KR20100027934A - 접착 보호층을 구비한 반도체 웨이퍼 - Google Patents

접착 보호층을 구비한 반도체 웨이퍼 Download PDF

Info

Publication number
KR20100027934A
KR20100027934A KR1020080122130A KR20080122130A KR20100027934A KR 20100027934 A KR20100027934 A KR 20100027934A KR 1020080122130 A KR1020080122130 A KR 1020080122130A KR 20080122130 A KR20080122130 A KR 20080122130A KR 20100027934 A KR20100027934 A KR 20100027934A
Authority
KR
South Korea
Prior art keywords
protective layer
adhesive
wafer
semiconductor wafer
electrically connecting
Prior art date
Application number
KR1020080122130A
Other languages
English (en)
Inventor
시안-총 차이
Original Assignee
유택(타이완) 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유택(타이완) 코포레이션 filed Critical 유택(타이완) 코포레이션
Publication of KR20100027934A publication Critical patent/KR20100027934A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

접착 보호층을 구비한 반도체 웨이퍼는, 제1 표면 및 상기 제1 표면의 반대에 있는 제2 표면을 갖는 웨이퍼 본체; 상기 웨이퍼 본체의 상기 제2 표면상에 형성된 복수의 전기 연결 패드; 및 상기 웨이퍼 본체의 상기 제2 표면 및 상기 복수의 전기 연결 패드 상에 형성된 접착 보호층;을 포함하며, 상기 접착 보호층은 감광 접착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어진다. 상기 보호층은 웨이퍼 표면 상의 회로를 외부 습기와 오염물로부터 분리할 뿐만 하니라 웨이퍼 상에 추가 접착제를 가할 필요 없이 보호층에 의해 연속 공정에서 회로 기판에 웨이퍼가 장착될 수 있도록 패터닝되고 접착될 수 있어, 이에 의해 패키지 제조 공정 동안 웨이퍼-기판 부착 절차를 매우 단순화시킨다.
웨이퍼, 반도체 웨이퍼, 접착 보호층

Description

접착 보호층을 구비한 반도체 웨이퍼{SEMICONDUCTOR WAFER WITH ADHESIVE PROTECTION LAYER}
본 발명은 반도체 웨이퍼에 관한 것으로 더욱 상세하게는 접착 보호층을 구비한 반도체 보호층에 관한 것이다.
반도체 제조 공정은 보통, 예를 들어, 적층, 패터닝, 도핑 및 열처리에 의해 반도체 웨이퍼를 제조하는 것으로부터 시작한다. 반도체 웨이퍼가 제조되면, 테스트, 패키지화 및 칩 조립과 같은 부가 공정이 수행된다. 리드프레임 기반의 패키지 또는 볼 그리드 어레이(BGA, ball grid array) 패키지를 형성하기 위한 패키지화 단계 동안, 칩은 추가의 접착제에 의해 패키지에 부착되어야만 하며, 그 후, 본딩 와이어를 통해 패키지 기판에 전기적으로 연결될 수 있다.
윈도우 타입 BGA 패키지를 제조하기 위하여, 예를 들어, 패키지 기판에 칩을 부착하기 위하여 접착층이 칩 또는 패키지 기판의 표면 상에 가해진다. 이러한 경우에, 칩의 전기 연결 패드를 노출하기 위하여 접착층에 적어도 하나의 개구를 형성하는 것이 필요하다. 접착층이 칩과 패키지 기판 사이에 삽입됨에 따라 2개의 경계면이 형성된다: 그 중 하나는 접착층과 칩의 커버층 사이에 있으며, 다른 하나 는 접착층과 패키지 기판 사이에 있다. 경계면을 형성하는 층을 구성하는 상이한 재료 때문에, 박리(delamination)가 칩과 접착층 사이 또는 접착층과 패키지 기판 사이에 쉽게 발생하며, 이에 의해 제조 수율을 바람직하지 않게 열화시킨다.
따라서, 본 명세서에서 해결될 문제점은 웨이퍼 기판 부착 공정이 단순화되도록 하고 부착된 층들 사이에서 박리를 방지하는 반도체 웨이퍼 또는 칩을 개발하는 것이다.
종래 기술의 단점의 관점에서, 본 발명의 목적은 제조 공정을 단순화할 수 있고 제조비를 절감할 수 있는 접착 보호층을 구비한 반도체 웨이퍼를 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼의 표면 상에 형성된 회로 및 전기 연결 패드를 보호할 수 있는 접착 보호층을 구비한 반도체 웨이퍼를 제공하는 것이며, 상기 접착층은 있다.
상술한 목적 및 기타 목적에 따라, 본 발명은, 제1 표면 및 상기 제1 표면의 반대에 있는 제2 표면을 갖는 웨이퍼 본체; 및 상기 웨이퍼 본체의 상기 제2 표면상에 형성된 복수의 전기 연결 패드; 및 상기 웨이퍼 본체의 상기 제2 표면 및 상기 복수의 전기 연결 패드 상에 형성된 접착 보호층;을 포함하며, 상기 접착 보호층은 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어져 상기 반도체 웨이퍼가 패키지 캐리어에 장착되어 싱귤레이션되도록 하는 접착 보호층을 구비한 반도체 웨이퍼를 제안한다.
또한, 본 발명은, 제1 표면 및 상기 제1 표면의 반대에 있는 제2 표면을 갖는 웨이퍼 본체; 및 상기 웨이퍼 본체의 상기 제1 및 제2 표면상에 형성된 복수의 전기 연결 패드; 및 상기 복수의 전기 연결 패드 및 상기 웨이퍼 본체의 상기 제1 및 제2 표면 상에 형성된 접착 보호층;을 포함하며, 상기 접착 보호층은 감광성 접 착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어져 상기 반도체 웨이퍼가 패키지 캐리어에 장착되어 싱귤레이션되도록 하는 접착 보호층을 구비한 다른 반도체 웨이퍼를 제안한다.
따라서, 본 발명의 반도체 웨이퍼를 이용하여, 보호층이 웨이퍼 표면 상의 회로를 외부 습기 및 오염원으로부터 분리하며, 보호층은 접착성이어서 웨이퍼 상에 추가 접착제를 가할 필요 없이 연속 공정에서 회로 기판에 웨이퍼가 장착되게 할 수 있게 하며, 이에 의해 패키지 제조 공정 동안에 웨이퍼 기판 부착 공정을 크게 단순화시키며, 바람직하게는 제조비를 절감한다.
본 발명에서 제안된 접착 보호층을 구비한 반도체 웨이퍼의 바람직한 실시예들이 도 1, 2, 3a 내지 3f, 4, 5a 및 5b를 참조하여 다음과 같이 설명된다. 도면은 단지 본 발명의 관계되는 구성요소를 도시하는 개략적인 도면이며, 실제 구성요소의 레이아웃은 더욱 복잡할 수 있다.
본 발명의 목적을 달성하기 위하여, 접착 보호층을 구비한 반도체 웨이퍼의 제조 방법이 제공되며, 상기 방법은 표면상에 형성된 미리 정의된 회로 레이아웃과 복수의 전기 연결 패드를 구비한 웨이퍼 본체를 제공하는 단계, 및 상기 웨이퍼 본체의 표면들 중 적어도 하나에 보호층을 형성하는 단계를 포함하며, 상기 보호층은 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함한다. 본 실시예에서, 보호층이 감광성 접착제를 포함하기 때문에, 웨이퍼 본체 상에 전기 연결 패드를 노출 시키고 전기 연결 패드가 본딩 와이어에 의해 패키지 기판에 전기적으로 연결되게 하도록 노광 및 현상 공정이 보호층 상에 선택적으로 수행될 수 있다.
또한, 본 발명은 접착 보호층을 구비한 반도체 웨이퍼의 다른 제조 방법을 제공하며, 상기 방법은, 표면 상에 형성된 미리 정의된 회로 레이아웃을 구비한 웨이퍼 본체를 제공하는 단계; 상기 웨이퍼 본체의 표면 중 적어도 하나 상에 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하는 보호층을 형성하는 단계; 웨이퍼 본체 상의 회로 레이아웃을 부분적으로 노출하기 위하여 보호층 상에 노광 및 현상 공정을 수행하는 단계; 상기 웨이퍼 본체 상의 상기 회로 레이아웃을 부분적으로 노출하기 위하여 상기 보호층 내에 복수의 개구를 형성하는 기술에 의해 상기 보호층 상에 노광 및 현상 공정을 수행하는 단계; 상기 보호층의 상기 개구 내에 복수의 전기 연결 패드를 형성하는 단계; 및 선택적으로, 상기 보호층 및 상기 전기 연결 패드 상에 본 발명에서 제안된 다른 보호층을 형성하는 단계를 포함한다.
본 발명의 보호층이 감광성 접착제를 포함하고 있기 때문에, 보호층과 웨이퍼 본체 사이의 접착은 노광과 현상 공정이 완료된 때에 더욱 향상된다. 본 발명에서, 보호층은, 감광성 접착제가 노출되고 현상되도록 먼저 노광되며, 그 다음 완료시까지 노광과 현상 공정이 계속되며; 선택적으로, 감광성 접착제가 완전히 경화되게(즉, c-스테이지) 하도록 더 조사(irradiated)될 수 있다. 이 대신에, 본 발명의 보호층은 열경화성 접착제를 포함할 수 있기 때문에, 열경화성 접착제가 부분적으로 경화된(즉, b-스테이지) 접착제가 되게 하거나 또는 전체 보호층이 b-스테이지가 되게 하도록 보호층은 임의의 단계에서 열처리가 선택적으로 될 수 있으며, 이에 의해 보호층의 접착을 더욱 향상시킨다. 또한, 보호층은 조사 및 열처리 모두를 받을 수 있어 이 경우 전체 보호층이 b-스테이지가 된다는 것을 알 수 있다. 더욱이, 본 발명의 보호층은 웨이퍼 본체 또는 패키지 기판과 상대적을 양립가능하는 유전 재료를 포함하며, 이에 의해 보호층과 웨이퍼 본체 또는 패키지 기판 사이의 접합 강도를 소정의 정도까지 향상시킨다.
본 명세서에서 사용된 "부분적으로 경화된" 또는 "b-스테이지"라는 용어는 재료 또는 접착제의 변환 비율이 80% 내지 100%까지 도달하지 않는다는 것을 의미한다. 바람직하게는 변환 비율은 35% 내지 80%이며, 이는 예를 들어 화합물에서 크로스링크 가능한 그룹의 35% 내지 80%가 크로스링크 반응을 겪으며, 재료 또는 접착제가 잡착을 갖도록 한다. "전체 보호층이 b-스테이지가 된다"라는 의미는 보호층 내에 함유된 크로스링크 가능한 기능기의 35% 내지 80%가 크로스링크 반응을 겪는다는 것을 의미한다. 본 명세서에서, "완전히 경화된" 또는 "c-스테이지"라는 용어는 재료 또는 접착제의 변환 비율이 80% 내지 100%까지 도달한다는 것을 의미한다. 바람직하게는 변환 비율은 90% 내지 100%이다.
도 1은 본 발명의 일 실시예에 따라 접착 보호층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다. 도 1에 도시된 바와 같이, 반도체 웨이퍼(10)는, 제1 표면(11)과 상기 제1 표면(11)의 반대에 있는 제2 표면(13)을 갖는 웨이퍼 본체(15); 상기 웨이퍼 본체(15)의 상기 제2 표면(13)상에 형성된 복수의 전기 연결 패드(17); 및 상기 복수의 전기 연결 패드(17)와 상기 웨이퍼 본체(15)의 상기 제2 표면(13) 상에 형성된 보호층(19)을 포함한다. 상기 보호층(19)은 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어진다.
도 2는 본 발명의 다른 실시예에 따른 접착층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다. 도 2에 도시된 바와 같이, 반도체 웨이퍼(20)는, 제1 표면(211) 및 상기 제1 표면(211)의 반대에 있는 제2 표면(213)을 갖는 웨이퍼 본체(215); 상기 웨이퍼 본체(215)의 제1 및 제2 표면(211, 213)상에 형성된 복수의 전기 연결 패드(217); 및 상기 복수의 전기 연결 패드(217)와 상기 웨이퍼 본체(215)의 제1 및 제2 표면(211, 213) 상에 형성된 보호층(219)을 포함한다. 상기 접착 보호층(219)은 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어진다. 본 실시예에서, 접착 보호층을 구비한 반도체 웨이퍼는 상술한 방법에 의해 제조될 수 있다.
본 발명에서, 전기 연결 패드는, 예를 들어(그러나, 이에 한정되지 않는다), 알루미늄 또는 구리로 이루어지며; 임의의 다른 적합한 도전성 금속 재료도 사용될 수 있다. 본 발명에서 보호층 재료는, 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하나 이에 한정되지 않는다. 감광성 접착제는 자외선을 흡수할 수 있는 폴리아크릴레이트 포토레지스트 또는 기타 광 경화성 포토레지스트와 같은 리소그라피 공정을 위한 적합한 감광성 재료일 수 있다. 열경화성 접착제의 예는 에폭시 수지 또는 감광성 접착제와 양립할 수 있는 다른 열적으로 크로스링크 가능한 재료를 포함한다. 유전 재료는, 폴리이미드, 실리콘 다이옥사이드, 실리콘 니트라이드 또는 그 조합일 수 있다.
본 발명의 반도체 웨이퍼는, 예를 들어, 실리콘 웨이퍼 또는 AsGa 웨이퍼이 다. 웨이퍼 본체는 미리 결정된 회로 레이아웃으로 형성되며, 그 제1 표면은 비활성 표면인 반면 그 제2 표면은 복수의 전자 소자와 회로(미도시)가 배치된 활성 표면이다. 이 대신에, 본 발명의 다른 실시예에서, 반도체 웨이퍼는 다중 칩 적층 애플리케이션에 적합하여, 웨이퍼 본체의 제1 및 제2 표면 각각은 미리 정의된 회로 레이아웃을 가지고 형성되고 전자 소자와 회로가 배치된 활성 표면이다.
도 2에 도시된 실시예에서, 본 발명의 반도체 웨이퍼(20)는 웨이퍼 본체(215)의 제1 표면(211) 상에 형성된 복수의 전기 연결 패드(217), 및 웨이퍼 본체(215)의 제1 표면(211)과 복수의 전기 연결 패드(217) 상에 형성된 보호층(219)을 더 포함한다.
반도체 웨이퍼를 회로 기판 또는 다른 웨이퍼와 같은 다른 전자 부품에 전기적으로 연결하기 위하여, 웨이퍼 본체 상의 보호층은 웨이퍼 본체 상의 전기 연결 패드가 노출되게 하는 다양한 기술에 의해 개구를 갖도록 형성될 수 있다. 본 발명의 다른 실시예에서, 보호층의 재료는 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하나 이에 한정되지 않는다. 감광성 접착제는 자외선을 흡수할 수 있는 폴리아크릴레이트 포토 레지스트나 다른 광 경화 포토레지스트와 같은 리소그라피 공정에 적합한 포토레지스트 재료일 수 있다. 이에 의해, 보호층의 개구는 리소그라피 공정에 의해 형성될 수 있다. 특히, 예를 들어, 보호층의 감광성 접착제가 네가티브 감광성 재료를 포함한다면, 보통 포토 마스크가 보호층에서 개구를 형성하기 위하여 미리 결정된 영역을 덮는데 이용되고 그 다음 노광과 현상 공정이 수행되어 이에 의해 보호층 내에서 개구를 획득할 수 있다. 본 발명의 보호층이 감광성 접착제를 포함하고 있기 때문에, 리소그라피 공정이 수행될 때 보호층의 접착이 향상될 수 있으며, 이에 의해 보호층이 웨이퍼 표면에 강력하게 부착되게 한다. 한편, 보호층의 개구를 형성하는 기술은 리소그라피에 한정되지 않으며, 레이저 또는 플라즈마 에칭도 바람직한 개구를 획득하는데 이용될 수 있다.
반도체 웨이퍼의 보호층 내에 개구를 갖는 본 실시예에서, 개구의 형상, 면적 또는 높이는 특별히 제한되지 않는다. 예들 들어, 보호층의 두께가 전기 연결 패드의 높이와 동일하거나 약간 더 크다면, 보호층에서의 개구의 개구의 높이는 0에 가깝다. 다른 경우에, 전기 연결 패드를 보호하거나 전기 연결 패드가 웨이퍼 표면에 강하게 고정되기 위하여, 반도체 웨이퍼의 보호층 내에 형성된 개구는 전기 연결 패드 각각의 적어도 일부를 노출한다. 도 3a에 도시된 바와 같이, 반도체 웨이퍼(30)의 보호층(319)은 전기 연결 패드(317)의 대응하는 하나의 적어도 일부를 각각 노출시키는 복수의 개구(312)를 가지면서 형성된다. 다른 실시예에서, 도 3b는 반도체 웨이퍼(30)의 제1 표면(311) 및 제2 표면(313) 상의 해당하는 보호층(319)이 전기 연결 패드(317)의 대응하는 하나의 적어도 일부를 각각 노출하는 복수의 개구(312)를 가지면서 형성된다.
예를 들어, 도 3c, 3d 및 3e에서 도시된 바와 같이 반도체 웨이퍼가 윈도우 타입 볼 그리드 어레이(WBGA, Window-Type Ball Grid Array)를 형성하기 위한 연속 윈도우 타입 반도체 패키지 공정에서 이용될 때, 반도체 웨이퍼의 보호층(319)은 전기 연결 패드(317) 모두를 노출하기 위한 적어도 하나의 개구(312)를 포함하여, 복수의 본딩 와이어가 노출된 전기 연결 패드에 연결되어 회로 기판의 본딩 패등에 전기적으로 연결되도록 회로 기판에 미리 형성된 홀을 관통할 수 있다. 유사하게, 도 3a 및 3b에 도시되거나 본 발명의 다른 실시예에서 설명된 반도체 웨이퍼도 WBGA 반도체 패키지에 적합하다. 본 발명의 범위를 한정하는 것이 아니라 본 발명의 목적을 더 설명하기 위하여 도 3f를 참조하면, 여기에서는 도 3e에 도시된 반도체 웨이퍼의 보호층(319)이 예가 되며, 반도체 웨이퍼는 절단 또는 싱귤레이션 공정이 수행된 후에 그 보호층(319)을 통해 패키지 캐리어(318)에 장착된다. 더욱이, WBGA 패키지에서 사용하기 위한 것 외에도, 본 발명의 반도체 웨이퍼는 다중 칩 적층 구조에도 적용가능하며, 반도체 웨이퍼의 보호층은 다른 싱귤레이션된 웨이퍼(칩)를 부착하는데 이용될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 개구를 갖는 접착 보호층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다. 도 4에 도시된 바와 같이, 본 반도체 웨이퍼(40)의 보호층(419)은 종래 기술의 의하여 개구(412)를 갖도록 형성되며, 개구(412)는 각각 반도체 웨이퍼(40)의 전기 연결 패드(417)의 상부 표면과 측부 표면을 노출시킨다.
본 발명의 반도체 웨이퍼는 보호층 상에 배치된 제거 가능한 커버층을 선택적으로 포함할 수 있다. 상기 제거가능한 커버층은 반도체 웨이퍼가 용이하게 포장되어 보호층의 만족스러운 부착을 유지하면서 운반될 수 있도록 한다. 제거가능한 커버층을 간단히 제거함으로써, 반도체 웨이퍼는 이어지는 제조 공정에 대하여 준비된다. 본 발명의 보호층이 감광성 접착제 및 열경화성 접착제를 포함하기 때문에, 열경화성 접착제나 감광성 접착제가 b-스테이지 접착제가 되게 하거나 또는 심지어 전체 보호층이 b-스테이지가 되도록 하기 위하여 공정의 임의의 단계에서 선택적으로 열처리가 또는 노광이 가해질 수 있다. 부분적으로 경화되는(b-스테이지) 정도는 재료 특성에 의존할 수 있으며, 또는 필요에 따라 조절될 수 있다. 더하여, 보호층 또는 보호층 내의 열경화성 접착제나 감광성 접착제가 b-스테이지 접착제가 되게 하기 위하여, 보호층은 감광성 접착제의 노광 이전, 그 동안 또는 이후에 처리될 수 있다. 선택적으로, 보호층은 감광성 접착제가 완전히 경화되게(c-스테이지) 하도록 더 조사될(irradiated) 수 있다. 이것은 보호층 내의 개구를 구조적으로 보호할 뿐만 아니라 보호층의 접착을 향상시킨다.
도 5a 및 5b는 각각 본 발명의 다른 반도체 웨이퍼(50)를 도시하며, 복수의 도전성 범프(514)가 공지된 기술에 의해 반도체 웨이퍼(50)의 전기 연결 패드(517)에 각각 형성된다. 도전성 범프(514)는 전기 연결 패드(517)를 보호하거나 더 큰 전기 연결 면적을 제공하는데 이용된다. 특히, 도 5b에 도시된 바와 같이, 복수의 도전성 범프(514)는 전기 연결 패드(517)의 측부 표면을 더 덮을 수 있다. 본 실시예에서, 도전성 범프는 알루미늄, 구리, 티타늄, 주석, 납, 금, 비스무트, 아연, 니켈, 지르코늄, 인듐, 안티몬, 텔루르 또는 그 조합으로 이루어질 수 있다.
반도체 웨이퍼의 보호층이 감광성 접착제, 열 경화 접착제 및 유전 재료로 이루어지기 때문에, 웨이퍼 표면상에 형성된 회로 및 전기 연결 패드가 보호될 수 있으며, 웨이퍼 상의 전기 연결을 위하여 미리 정의된 영역을 노출시키고, 부착이나 전기 연결 구축 등과 같은 후속 공정을 위하여 준비될 수 있게 하기 위한 리소그라피 공정을 수행하기가 편리하다. 이것은 부착에서의 이용을 위하여 웨이퍼의 표면 상에 추가 접착제를 가할 필요를 제거하며, 이에 의해 패키지 제조 공정 동안 회로 기판에 웨이퍼를 장착하는 과정을 매우 단순화시키며, 또한 제조비를 절감한다.
본 발명은 예시적인 바람직한 실시예를 이용하여 설명되었다. 그러나, 본 발명의 범위는 개시된 배열에 한정되지 않는다. 따라서, 특허청구범위의 범위는 모든 수정물 및 균등물을 포함하도록 최광의로 해석되어야만 한다.
도 1은 본 발명의 일 실시예에 따른 접착층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다;
도 2는 본 발명의 다른 실시예에 따른 접착층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다;
도 3a 내지 3e는 본 발명의 다양한 실시예에 따라 개구를 갖는 접착층을 구비한 반도체 웨이퍼를 각각 도시하는 개략적인 단면도이다;
도 3f는 패키지 캐리어 상에 장착된 본 발명에 따른 접착층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다;
도 4는 본 발명의 다른 실시예에 따른 개구를 갖는 접착층을 구비한 반도체 웨이퍼를 도시하는 개략적인 단면도이다; 그리고,
도 5a 및 5b는 본 발명에 따른 접착층 및 도전성 범프를 갖는 반도체 웨이퍼를 각각 도시하는 개략적인 단면도이다.

Claims (15)

  1. 제1 표면 및 상기 제1 표면의 반대에 있는 제2 표면을 갖는 웨이퍼 본체;
    상기 웨이퍼 본체의 상기 제2 표면상에 형성된 복수의 전기 연결 패드; 및
    상기 웨이퍼 본체의 상기 제2 표면 및 상기 복수의 전기 연결 패드 상에 형성된 접착 보호층;
    을 포함하며,
    상기 접착 보호층은 감광성 접착제, 열경화성 접착제 및 유전 재료를 포함하는 재료로 이루어져 상기 반도체 웨이퍼가 패키지 캐리어에 장착되어 싱귤레이션되도록 하는,
    접착 보호층을 구비한 반도체 웨이퍼
  2. 제1항에 있어서,
    상기 웨이퍼 본체의 상기 제1 표면은 비활성 표면이며,
    상기 웨이퍼 본체의 상기 제2 표면은 미리 결정된 회로 레이아웃이 형성된 활성 표면인 접착 보호층을 구비한 반도체 웨이퍼.
  3. 제1항에 있어서,
    상기 웨이퍼 본체의 상기 제1 및 제2 표면 각각은 미리 결정된 회로 레이아웃이 형성된 활성 표면인 접착 보호층을 구비한 반도체 웨이퍼.
  4. 제3항에 있어서,
    상기 웨이퍼 본체의 상기 제1 표면 상에 형성된 복수의 전기 연결 패드; 및
    상기 웨이퍼 본체의 상기 제1 표면 및 상기 복수의 전기 연결 패드 상에 형성된 다른 접착 보호층;
    을 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  5. 제1항에 있어서,
    상기 접착 보호층은 상기 전기 연결 패드 각각의 적어도 일부가 노출되는 복수의개구를 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  6. 제1항에 있어서,
    상기 접착 보호층은 상기 전기 연결 패드 모두가 노출되는 적어도 하나의 개구를 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  7. 제6항에 있어서,
    상기 접착 보호층의 상기 개구는 상기 전기 연결 패드의 상부 표면 및 측부 표면을 노출하는 접착 보호층을 구비한 반도체 웨이퍼.
  8. 제1항에 있어서,
    실리콘 웨이퍼 또는 AsGa 웨이퍼인 것을 접착 보호층을 구비한 반도체 웨이퍼.
  9. 제1항에 있어서,
    상기 전기 연결 패드는 알루미늄 또는 구리로 이루어진 접착 보호층을 구비한 반도체 웨이퍼.
  10. 제1항에 있어서,
    상기 유전 재료는 폴리이미드, 실리콘 디옥사이드, 실리콘 니트라이드 또는 그 조합인 접착 보호층을 구비한 반도체 웨이퍼.
  11. 제5항에 있어서,
    상기 전기 연결 패드 상에 각각 형성된 복수의 도전성 범프를 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  12. 제7항에 있어서,
    상기 전기 연결 패드 상에 각각 형성되고 상기 전기 연결 패드의 상기 측부 표면을 덮는 복수의 도전성 범프를 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  13. 제5항에 있어서,
    상기 상기 보호층의 상기 감광성 접착제는 경화된 감광성 접착제인 접착 보호층을 구비한 반도체 웨이퍼.
  14. 제1항에 있어서,
    상기 상기 보호층 상에 배치된 제거가능한 커버층을 더 포함하는 접착 보호층을 구비한 반도체 웨이퍼.
  15. 제11항에 있어서,
    상기 도전성 범프는 알루미늄, 구리, 티타늄, 주석, 납, 금, 비스무트, 아연, 니켈, 지르코늄, 인듐, 안티몬, 텔루르 또는 그 조합으로 이루어진 접착 보호층을 구비한 반도체 웨이퍼.
KR1020080122130A 2008-09-03 2008-12-03 접착 보호층을 구비한 반도체 웨이퍼 KR20100027934A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097133690A TW201011830A (en) 2008-09-03 2008-09-03 Self-adhesive semiconductor wafer
TW097133690 2008-09-03

Publications (1)

Publication Number Publication Date
KR20100027934A true KR20100027934A (ko) 2010-03-11

Family

ID=41724095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122130A KR20100027934A (ko) 2008-09-03 2008-12-03 접착 보호층을 구비한 반도체 웨이퍼

Country Status (4)

Country Link
US (1) US20100052161A1 (ko)
JP (1) JP2010062514A (ko)
KR (1) KR20100027934A (ko)
TW (1) TW201011830A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120034426A1 (en) * 2010-08-05 2012-02-09 3M Innovative Properties Company Article and method for bonding substrates with large topographies
CN103797569A (zh) * 2011-07-06 2014-05-14 弗莱克斯电子有限责任公司 金属凸块的焊料沉积系统和方法
WO2016204753A1 (en) * 2015-06-17 2016-12-22 Intel Corporation Two material high k thermal encapsulant system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793343B2 (ja) * 1987-12-28 1995-10-09 松下電器産業株式会社 半導体装置の製造方法
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2000349198A (ja) * 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2003188347A (ja) * 2001-12-19 2003-07-04 Nikon Corp 半導体装置、および半導体装置の製造方法
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JPWO2004070826A1 (ja) * 2003-02-06 2006-06-01 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
JP4131681B2 (ja) * 2003-06-20 2008-08-13 富士通株式会社 半導体装置の製造方法
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4123251B2 (ja) * 2005-07-07 2008-07-23 セイコーエプソン株式会社 半導体装置製造用基板、半導体装置の製造方法
US20080076974A1 (en) * 2006-04-28 2008-03-27 Semiconductor Energy Laboratory Co., Ltd. Biological information detection sensor device

Also Published As

Publication number Publication date
US20100052161A1 (en) 2010-03-04
JP2010062514A (ja) 2010-03-18
TW201011830A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US11289346B2 (en) Method for fabricating electronic package
US7868445B2 (en) Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
TWI479577B (zh) 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法
US7205674B2 (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US7019406B2 (en) Thermally enhanced semiconductor package
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI511211B (zh) 半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶圓級晶片尺度封裝周圍之方法
TWI649845B (zh) 半導體封裝結構及其製造方法
US9786611B2 (en) Method for manufacturing a semiconductor package
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
JP5588137B2 (ja) 半導体装置の製造方法
TW201919190A (zh) 封裝結構及其製造方法
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
KR102117980B1 (ko) 마스크 어셈블리 및 칩 패키지를 제조하기 위한 방법
TW201128721A (en) Manufacturing method of semiconductor device
US8153479B2 (en) Method of manufacturing semiconductor package
US20120013006A1 (en) Chip scale package and fabrication method thereof
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
TW202209570A (zh) 半導體裝置及製造半導體裝置的方法
KR20190055715A (ko) 반도체 디바이스 및 그 제조 방법
KR20100027934A (ko) 접착 보호층을 구비한 반도체 웨이퍼
US11973036B2 (en) Semiconductor package structure and method of manufacturing the same
JP6206092B2 (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application