TW201011830A - Self-adhesive semiconductor wafer - Google Patents
Self-adhesive semiconductor wafer Download PDFInfo
- Publication number
- TW201011830A TW201011830A TW097133690A TW97133690A TW201011830A TW 201011830 A TW201011830 A TW 201011830A TW 097133690 A TW097133690 A TW 097133690A TW 97133690 A TW97133690 A TW 97133690A TW 201011830 A TW201011830 A TW 201011830A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- protective layer
- wafer
- adhesive
- electrical connection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
201011830 几、贫明說明: 【發明所屬之技術領域】 本發明係有關於-種半導體晶圓,更詳而 於-種具有自黏性之半導體晶圓。 糸關 【先前技術】 通韦半導體製程由半導體晶片製作開始,例如疊層、 :=化、摻雜以及熱處理。—旦製作完成半導體晶片’半 ¥體晶片需要額外之製程例如賴、封裝以及晶片組裝。 〇 1後’於晶片的封裝製程階段’不論導線架技術或球拇陣 列技術皆須藉由黏著劑將晶片黏合於封裝基板 銲線電性連接封裝基板。 再乂 以開窗型球柵陣列封裝製程為例,不論是先於晶片表 封裝基板表面塗佈黏著劑後,再將晶片與基板黏合, 白需要一於黏著層形成開口以外露晶片之電性連接墊之 加工程序。此夕卜,由於晶片與封裝基板係藉由黏著劑固定 被此’然而黏著劑與晶片表面的覆蓋層以及基板所形成的 β兩^界面’往往因為的材質不同,使得層與層的分離發生 在ΒΒ片與黏著層之間或黏著層與基板之間,而造成製程良 率不佳。 ^因此’業界亟需一種簡化晶圓黏合基板之程序之半導 肢Β日圓或晶片,以及改善層與層分離的問題之技術。 【發明内容】 鑒於上述習知技術之缺點,本發明之一目的在於提供 種具有自黏性之半導體晶圓,俾簡化製程和降低製造成 5 110977 201011830 ) ♦ 本發明之另 的係在於提供一種具有曰鄉性之丰 導體晶圓,並藉由晶圓所含之保護層保護晶 和電性連接墊。 綠路 為達上述目的及其他相關目的,本發明提供一種 自純保護層之半導體晶圓,包括具有第—表面和相對之 第二表面的本體;複數個形成於該第二表面上之電性連拯 塾;以及形成於該本體第二表面及該複數個電性連接墊上 ❹ 之保護層;其中,該保護層之材料包括感紐黏著劑、孰 固化黏,乂及介電材料’且用以藉由該保護層使該經裁 切後之晶圓與封裝載板結合。 本發明復提供一種且有自忽从位盆a 但八,目黏性保護層之半導體晶 圓’包括具有第一表面和相對之箆_ ★ 仰耵又弟一表面的本體;形成於 該第一表面和該第二表面t▲ 、 複數個電性連接墊;以及形 成於該第一表面和該第二表面芬 ^ 衣甶及该複數個電性連接墊上 之保5蒦層,其中’該保護層之叔钮4 4 ,<材枓包括感光性黏著劑、埶 ©固化黏著劑以及介電材料,且用 … 竹且用以藉由該保護層使該經裁 切後之晶圓與封裝載板結合。 如上所述,本發明之半導體晶圓可藉由具有絕緣和黏 著性質的保護層阻絕晶圓表面電路與空氣水塵,並可利用 保護層的自黏性使晶圓與後續製程之電路基板結合,無須 在晶圓之預定結合表面塗覆黏著劑,大幅簡化例如封裝製 程期間與電路基板結合的H同時降低製造成本。 【實施方式】 110977 6 201011830 以下係藉由特定的且艚宭彻斗 . J八肢κ例5兒明本發明之實施方 式’熟悉此技藝之人士可由本說明蚩 _ 田+ ”兄阳I所揭不之内 瞭解本發明之其他優點與功效。 二 、…為達本發明之目的,本發明提供_種製造具自黏性之 半導體晶圓的方法’包括提供一表 + ^仍促l 衣面凡成線路佈局並形成 有複數個電性連接塾之本體,於該本體表面形成保護層, ‘ §亥保護層包括感光性黏著劑、熱固性黏著劑以及介電材 ❹ ^於本態樣之方法中,本發明之保護層包括感光性黏著 w ^此’可於視需要地’對該保護層進行曝光顯影製程 乂外路出忒包性連接墊,並經由銲線電性連接至封裝基 板。 、土 本發:月復提供一種製造具自黏性之半導體晶圓的方 ''匕括提供一表面完成線路佈局之本體,於該本體表面 形成保護層,該保護層包括感光性黏著劑、熱固性黏著劑 以及介電材料,接著,以所屬技術領域之習知方法對該保 =層進仃曝光顯影製程以形成複數個外露部分線路之開 D後’於該開口形成複數個電性連接墊’以及視需要地 於该保護層及電性連接墊上形成如本發明之保護層。 “本發明之保護層包括感光性黏著劑,因此,於完成曝 光顯影後,該保護層對該晶圓的黏著強度亦更加提升。此 卜本發明係先曝光該保護層至感光性黏著劑可曝光顯影 、勺知度並接著完成曝光顯影後,視需要地,再對該保護層 于、光使5亥感光性黏著劑全硬化(c-stage);或者,由 ;本發明之保護層復包括熱固性黏著劑,故可視需要地於 7 110977 201011830, 任何階段對該保護層進行熱處理,使該熱固性黏著劑轉為 半硬化階段(b-stage)黏著劑或使該整個保護層轉為半硬 化階段(b-stage),從而更加提升保護層之黏^強度。當 然,亦可對該保護層皆進行照光和熱處理以使該整兹 層轉為半硬化階段(b-stage)。再者,本發明之保護層包= 介電材料’該介電材料係選自與晶圓本身或與封裝基板二 -為相容的材料,是以,可一定程度地提升保護層與晶圓或 封裝基板的結合強度。 ❹本文中之「半硬化階段」或rb_stage」係指材料或黏 著劑的反應轉化率未達80至1〇〇%。較佳地,反應轉化率 為35至80%。反應轉化率係指,例如,化合物中%至 80 /〇之可父聯的g此基產生交聯反應,使得材料或點著劑 產^黏性。「保護層轉為半硬化階段」係指保護層所含的 可父聯的官能基的35至8〇%產生交聯反應^本文中之「全 硬化」或(c-stage)」係指材料或黏著劑的反應轉化率達 到80至1〇〇%,較佳地,反應轉化率達到%至。 籲 帛ΙΑ®係顯*本發明具有自黏性保護層之半導體曰 圓之剖面示意圖。該半導體晶圓10包括具有第-表面;; 和相對之第二表面13的本體15;形成於該第二表面13 上之祓數個電性連接墊17 ;以及形成於該第二表面I]及 該複數個電性連接塾17上之保護層19;其中,該保護層 =之材料包括感光性點著劑、熱固化黏著劑以及介電材 於另-具體實例’本發明又提供一種具有自點性保護 110977 8 201011830, 層之半導·體晶圓。如第2圖所示之半導體晶圓之剖面示意 圖,該半導體晶圓20包括具有第一表面2n和相對之第 —表面213的本體215;形成於該第一表面2h和該第二 表面上213之複數個電性連接墊217;以及形成於該第一 表面211和該第二表面213及該複數個電性連接墊^7 上=保護層其中,該保護層219之材料包括感光性 黏著劑、熱固化黏著劑以及介電材料。於本具體實例中, ❹ 可藉由如前述之方法製作具有自黏性保護層之半導體晶 圓。 於本發明中,該電性連接墊之材料的實例包括,但不 限於紹或銅,亦可使用其他適合的導電金屬材料。又 發明之保護層之材料包括,但不限於感光性黏著劑、 化黏著劑以及介電材料。其中,感光性黏著劑可為適: 於微影製程之光阻材料,例如,可吸收紫外光 稀酸醋系之光阻劑或其他光固性之光阻材料。熱固化= 劑之材料實例則包括環氧樹脂或其他可埶交聨且盥咸 ©性黏著劑相容的材料。本發明之介 ”感先 胺、二氧化石夕、氮石夕化物或其:;。電材科係選自聚亞酿 本發明之半導體晶圓係為—例如外⑴叫 砷化鎵(AsGa)晶圓等,該晶圓之本 ^ 該本體之第-表面係為非作用表面=成線路佈局且 J什丨F川衣甶,而該第二 設有多數電子元件及電路(未圖示)之作用表面·,、 本發明之另一態樣中,為多晶片堆叠應用上,^者二 和該第二表面皆為完成線路佈局而具有電子:二: 110977 9 201011830, 之作用▲面。 第2圖係顯示本發明之一具體實例,本發明之半導體 晶圓20復包括形成於該第一表面211上之複數個電性= .接塾217及形成於該第一表面211及該複數個電性連接塾 217上之保護層219。 ❹ 為使晶圓與如電路基板或晶圓等其他電子元件電性 連接,可於半導體晶圓之本體上的保護層以各種不同=法 形成開口以外露電性連接墊。於本發明之一具體實例中, 本發明之保護層之材料包括,但不限於感光性黏著劑、孰 =黏著劑以及介電柯料。其中,感光性黏著劑可為適: ㈣之光阻材料’例如,可吸收紫外光波長之聚 烯酉夂S曰系之光阻劑或其他光固性之光阻材料。是以 =微影製程得到所欲形成的開口。具體而言,以包含且 使用才料之感光性黏著劑的保護層為例,通常,係 顯影等區域’接著依序進行曝光和 •感光性卩!所欲的開ϋ °本發明之保護層含有 i著力=卜疋以,經過微影製程後亦可提升保護層的 黏者力以固接於該晶圓之表面。另一方面 ^ 法亦不限於微影方、去,言 y幵口的方 得到開口。 亦可使用雷射技術或電漿钱刻方式 開口 :::開::半導體晶圓的具體實例’並未特定限制 即接:m電性連接塾之高度時,則該開口的高度 另一方面’為了保護該電性連接塾或為使該 110977 10 201011830, 電性連誕墊固接於該晶 包括複數個開π係僅外露導體晶S之保護層所 •八。 係僅外路各該電性連接墊的至少一部 刀 如弟3 A圖所示,該俾士堇思),a 士 .電性連接墊317的至,,、一部層9具有複數個外露各該 、 夕 邛分表面之開口 312。第3B圖 則顯示該半導體晶圓3 。 弟表面311和第二表面313 ”蠖s 319皆具有複數個外露各該電性連接墊3口 的部分表面之開口 312。 ^舉例而言,若該半導體晶圓係用於後續之開窗型半導 ❹肢封裝製程,例如開窗型球栅陣列(Wind〇wType
Grid Array,WBGA)半導體封裝,則如第%、犯或圖 所不,該半導體晶圓之保護層319彳包括至少一個開口 312以外露各該電性連接塾317的全部表面,從而使複數 個銲線連接於該電性連接墊並通過電路基板預設之穿孔 電性連接至電路基板之銲墊。同樣地,第3A和第3B圖 或其他本發明所示之半導體晶圓亦適用於開窗型球栅陣 列半導體封裝。此外,進一步地以第3F圖說明本發明之 ©目的,但不意欲限制本發明之範疇,以第3£圖所示例之 本發明之半導體晶圓的保護層為例,係藉由該保護層319 使s亥經裁切後之晶圓與封裝載板3】8結合。再者,除用於 開窗型球栅陣列封裝方面外,當本發明之晶圓用於多晶片 堆疊時,該保護層亦可用於黏合另一裁切後之晶圓(晶 片)。 0Β 於本發明之另一態樣,如第4圖所示之半導體晶圓 40 ’利用習知的方法於該保護層形成開口 412,該保護層 11 110977 201011830, 419之開口 412係外露各該電性連接墊417的表面及侧 面。 ❹ ^此外,本發明之半導體晶圓可視需要復包括設於該保 .護層上之離型層,設有該離型層之半導體晶圓將更便於於 匕裝運送及維持戎保護層的黏著強度,且只要移除該離型 層,即可進行下-階段製程。又,由於本發明之保護層復 包括感光性黏著劑和熱固性黏著劑,故可視需要地於任何 階段對該保護層進行熱處理或曝光,使該熱固性黏著劑或 感光性黏著劑轉為半硬化階段㈣喂)黏㈣,或甚至使 该整個保護層轉為半硬化階段(b_stage)。惟該半硬化化的 程度則依材料本身而定或可視需要作調整。此外,亦可於 感光性點著劑曝光之前、期間或之後處理該保護層,使該 保護層或4保層中的熱固化黏著劑或感光性黏著劑轉 為半硬化卩自ί又(b-stage)之黏著劑。當然,視需要地,亦可 +該保-蒦層進仃照光,使該感光性黏著劑全硬化 (c stage)。藉此,除了提升保護層的黏 ❹持該保護層之開口的結構。 更加維 參考第5A和5B圖之本發明之又一半導體晶圓5〇, 數所週知的方法於各該電性連接墊517上形成複 數個導電凸塊5U以保護該電性連接墊或提供更大 按面積疋以’如第5B圖所示,該複數個導電凸塊 中 14 :::覆该電性連接墊517之側面。於該具體實例 中,§亥導電凸塊之材料係選自紹、銅、鈦、錫、錯、金、 紅、鋅、H鎂、銦、錄、碲或其所組成群組之一者。 110977 12 201011830. μ本么明之半導體晶圓藉由包含感光性黏著劑、熱固化 點=劑以及介電材料之保護層,除可保護晶圓表面的電路 2性連接#外’亦可方便地進行微影製料露出預定進 Γ電性連接的位置,以供後續的黏著和電性連接等製程。
If在晶圓之預定結合表面塗覆黏著劑,大幅簡化例如封 裝製程期間與電路基板結合的1序,並同時降低製造成 本0 上述實施例僅例示性說明本發明之原理及其功效,而 ::用於限制本發明。任何熟習此項技藝之人士均可在不違 =本發明之精神及範訂’對上述實施例進行修飾與改 此’舉凡所龍術領域中具有通常知識者在未脫離 本發月所揭示之精神與技術思想下所完成之—切等效修 飾或改變’仍應由後述之申請專利範圍所涵蓋。 【圖式簡單說明】 第1圖係顯示本發明具有自黏性保護 圓之剖面示意圖; 千等體日日 ❹ 第2圖係顯示本發明另一具有自黏性保護層之 體晶圓之剖面示意圖; 第3A至3E圖係顯示本發明具有開口及自黏性 層之半導體晶圓之剖面示意圖; ”濩 第3F圖係顯示本發明具有自黏性 圓結合於封裝載板之剖㈣意圖; 胃之+導體阳 之半二圖係顯示本發明另一具有開口及自黏性保護層 之半導肢晶圓之剖面示意圖;以及 110977 13 201011830, 笫5 A及5B圖係顯示本發明具有導電凸塊及自黏性 保護層之半導體晶圓之剖面示意圖。 【主要元件符號說明】 丨 10 ' 20 、 30 ' 40 、 50 晶圓 11 '211 ' 311 第一表面 312 ' 412 開口 318 封裝載板 13 、 213 、 313 第二表面 15 、 215 、 315 ❹ 本體 17 、 217 、 317 、 417 、 517 電性連接墊 19 、 219 、 319 、 419 保護層 514 導電凸塊 ❿ 14 110977
Claims (1)
- 201011830. 十、肀_專利範圍: 1. 一種具有自黏性保護層之半導體晶圓,包括: 本體’具有第一表面和相對之第二表面; •複數個形成於該第二表面上之電性連接墊;以及 形成於該本體之第二表面及該複數個電性連接 墊上之保護層; 其中’該保護層之材料包括感光性黏著劑、熱固 化黏著劑以及介電材料,且用以藉由該保護層使該經 ❹ 裁切後之晶圓與封裝載板結合。 2. 如申請專利範圍第1項之半導體晶圓,其中,該第一 表面為非作用表面且該第二表面為完成線路佈局之 作用表面。 3.如申請專利範圍第〗項之半導體晶圓其中,該第一 表面和該第二表面皆為完成線路佈局之作用表面。 4·=料利範圍第3項之半導體晶圓,復包括形成於 必=表面上之複數個電性連接墊及形成於該第-擊纟面及該複數個電性連接墊上之保護層。 5.如申請專利範圍第!或4項之半導體^圓,直中,今 :護層復包括複數個開口以外露各該電性連接墊: 至少一部分。 π i〜 6· 如申請專利範圍第1 保護層復包括至少一 的全部表面。 或4項之半導體晶圓,其中,該 個開口以外露各該電性連接墊 7. 如申請專利範圍第 6項之半導體晶圓,其中 該保護 110977 15 201011830. 廣之口外露各該電性連接塾的表面及側面。 、申咕專利圍第丨項之半導體晶圓,其中,該晶圓 為矽晶圓或砷化鎵晶圓。 士申w月專利範圍第1或4項之半導體晶圓,其中,該 電性連接墊之材料係選自鋁或銅。 10.如申請專利範圍第!項之半導體晶圓,其中,該介電 材料係選自聚亞醯胺、二氡化矽、氮矽化物或其組合。 申請專利範圍第5項之半導體晶圓,復包括複數個 © 導電凸塊形成於該電性連接墊上。 12. ^申請專利範圍第7項之半導體晶圓,復包括複數個 電凸塊形成於該電性連接塾上並包覆該電性連 墊之側面。 3. t申4專利範圍第5項之半導體晶圓,其中,該保護 層之感紐黏著劑為經硬化的的感級黏著劑。 •15月專利範圍第1或4項之半導體晶圓’復包括離 型層設於該保護層上。 ❿1中4專利難第11項之半導體晶圓,其中該導電 塊之材料係選自鋁、銅、鈦、錫、鉛、金、鉍、鋅、 錦結鎂、銦、錄、碌或其所組成群組之一者。 110977 16
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097133690A TW201011830A (en) | 2008-09-03 | 2008-09-03 | Self-adhesive semiconductor wafer |
KR1020080122130A KR20100027934A (ko) | 2008-09-03 | 2008-12-03 | 접착 보호층을 구비한 반도체 웨이퍼 |
US12/315,788 US20100052161A1 (en) | 2008-09-03 | 2008-12-04 | Semiconductor wafer with adhesive protection layer |
JP2008324826A JP2010062514A (ja) | 2008-09-03 | 2008-12-21 | 粘着性保護層を有する半導体ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097133690A TW201011830A (en) | 2008-09-03 | 2008-09-03 | Self-adhesive semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201011830A true TW201011830A (en) | 2010-03-16 |
Family
ID=41724095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097133690A TW201011830A (en) | 2008-09-03 | 2008-09-03 | Self-adhesive semiconductor wafer |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100052161A1 (zh) |
JP (1) | JP2010062514A (zh) |
KR (1) | KR20100027934A (zh) |
TW (1) | TW201011830A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120034426A1 (en) * | 2010-08-05 | 2012-02-09 | 3M Innovative Properties Company | Article and method for bonding substrates with large topographies |
CN103797569A (zh) * | 2011-07-06 | 2014-05-14 | 弗莱克斯电子有限责任公司 | 金属凸块的焊料沉积系统和方法 |
CN107636812B (zh) * | 2015-06-17 | 2021-07-27 | 英特尔公司 | 双材料高k热密封剂系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793343B2 (ja) * | 1987-12-28 | 1995-10-09 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3376203B2 (ja) * | 1996-02-28 | 2003-02-10 | 株式会社東芝 | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
JP2000349198A (ja) * | 1999-04-02 | 2000-12-15 | Nitto Denko Corp | チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 |
JP2002353347A (ja) * | 2001-05-24 | 2002-12-06 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
JP2003188347A (ja) * | 2001-12-19 | 2003-07-04 | Nikon Corp | 半導体装置、および半導体装置の製造方法 |
KR100593049B1 (ko) * | 2002-08-09 | 2006-06-28 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
JPWO2004070826A1 (ja) * | 2003-02-06 | 2006-06-01 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
TWI239685B (en) * | 2003-05-13 | 2005-09-11 | Jsr Corp | Flaky probe, its manufacturing method and its application |
JP4131681B2 (ja) * | 2003-06-20 | 2008-08-13 | 富士通株式会社 | 半導体装置の製造方法 |
JP3929966B2 (ja) * | 2003-11-25 | 2007-06-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP4123251B2 (ja) * | 2005-07-07 | 2008-07-23 | セイコーエプソン株式会社 | 半導体装置製造用基板、半導体装置の製造方法 |
US20080076974A1 (en) * | 2006-04-28 | 2008-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Biological information detection sensor device |
-
2008
- 2008-09-03 TW TW097133690A patent/TW201011830A/zh unknown
- 2008-12-03 KR KR1020080122130A patent/KR20100027934A/ko not_active Application Discontinuation
- 2008-12-04 US US12/315,788 patent/US20100052161A1/en not_active Abandoned
- 2008-12-21 JP JP2008324826A patent/JP2010062514A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20100027934A (ko) | 2010-03-11 |
JP2010062514A (ja) | 2010-03-18 |
US20100052161A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9934998B2 (en) | Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy | |
US10177078B2 (en) | Method for forming chip package structure | |
CN103325727B (zh) | 形成扇出封装体叠层器件的半导体方法和器件 | |
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
TWI226690B (en) | Semiconductor device and fabrication method thereof | |
JP5588137B2 (ja) | 半導体装置の製造方法 | |
US8334602B2 (en) | Die package including encapsulated die and method of manufacturing the same | |
TW201125051A (en) | Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP | |
TW201216421A (en) | Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation | |
JP2007103714A (ja) | 半導体装置及びその製造方法 | |
TW201128721A (en) | Manufacturing method of semiconductor device | |
TW201703162A (zh) | 金屬氧化物層狀結構及其形成方法 | |
TW200832649A (en) | Semiconductor device and method of manufacturing the same | |
TW202002215A (zh) | 半導體封裝及其製造方法 | |
US20200303335A1 (en) | Semiconductor device package and method for manufacturing the same | |
US10679914B2 (en) | Electronic package and method for manufacturing the same | |
US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
JP6468017B2 (ja) | 半導体装置の製造方法 | |
TW201011830A (en) | Self-adhesive semiconductor wafer | |
CN104051287A (zh) | 扇出互连结构及其形成方法 | |
JP2011108733A (ja) | 半導体装置及びその製造方法 | |
TW201637139A (zh) | 電子封裝結構及電子封裝件之製法 | |
TW200933844A (en) | Wafer level package with die receiving through-hole and method of the same | |
TWI710032B (zh) | 封裝堆疊結構及其製法暨封裝結構 | |
JP4978244B2 (ja) | 半導体装置及びその製造方法 |