JP2007103714A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007103714A
JP2007103714A JP2005292417A JP2005292417A JP2007103714A JP 2007103714 A JP2007103714 A JP 2007103714A JP 2005292417 A JP2005292417 A JP 2005292417A JP 2005292417 A JP2005292417 A JP 2005292417A JP 2007103714 A JP2007103714 A JP 2007103714A
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
semiconductor device
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005292417A
Other languages
English (en)
Other versions
JP4395775B2 (ja
Inventor
Osamu Yamagata
修 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005292417A priority Critical patent/JP4395775B2/ja
Priority to US11/524,957 priority patent/US7429793B2/en
Priority to TW095136496A priority patent/TW200729420A/zh
Priority to KR1020060097159A priority patent/KR101316645B1/ko
Priority to CN2006101421427A priority patent/CN1945816B/zh
Publication of JP2007103714A publication Critical patent/JP2007103714A/ja
Priority to US12/007,072 priority patent/US7981722B2/en
Application granted granted Critical
Publication of JP4395775B2 publication Critical patent/JP4395775B2/ja
Priority to US12/656,621 priority patent/US7892887B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、絶縁層中に埋め込まれる半導体チップのパッド電極が微細化した配線で上層配線に接続可能である半導体装置及びその製造方法を提供する。
【解決手段】電子回路が設けられた半導体を含んでパッケージ化された半導体装置であって、基板２０に、電子回路が形成された半導体本体（１０ａ，１０ｂ）と、半導体本体上に形成されたパッド電極（１１ａ，１１ｂ）と、パッド電極に接続して半導体本体表面から突出して形成された突起電極（１６ａ，１６ｂ）とを有する半導体チップ（１ａ，１ｂ）が、突起電極の形成面の裏面側からマウントされ、半導体チップを埋め込んで絶縁層２２が形成され、この絶縁層は、突起電極の頂部が露出する高さまで上面から平坦化研削されている構成とする。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に、ウェハレベルでパッケージ化されたシステムインパッケージ（ＳｉＰ）と呼ばれる形態の半導体装置及びその製造方法に関するものである。
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品の実装密度をいかに向上させるかが重要な課題として研究及び開発がなされてきた。
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
さらに、半導体基板（チップ）上に形成される再配線層を絶縁する絶縁層の層間に、能動素子を含む電子回路などが形成された半導体チップや、静電容量素子及びコイルなどの受動素子が埋め込まれ、ウェハレベルでパッケージ化されたシステムインパッケージ（ＳｉＰ）と呼ばれる複雑な形態のパッケージへと開発が進んでいる。
上記のＳｉＰの構成や製造方法は、例えば特許文献１〜３に開示されている。
上記の能動素子を有する半導体チップが絶縁層中に埋め込まれているタイプのウェハレベルＳｉＰの製造方法としては、例えば、基板上に半導体チップを搭載し、スピンコートもしくは印刷などにより感光性の樹脂で半導体チップを埋め込んで絶縁層を形成し、得られた絶縁層を露光及び現像によりパターニングして半導体チップのパッド電極を開口し、メッキ処理などで開口部内に導電層を埋め込んで再配線層を形成する。
上記のＳｉＰの製造方法では、半導体チップを埋め込んでいる樹脂からなる絶縁層を形成する工程において、５０μｍ以上の厚さで絶縁層の形成を行うには高粘度の樹脂が必要でスピンコートの１回の塗布での膜厚は最大１００μｍが限界であり、例えば数１００μｍの半導体チップの板厚に合わせて絶縁層を厚く形成する場合には、１回塗布するごとに仮乾燥を行い、１度目の層が２度目の塗布工程で溶解するのを防止して膜厚を確保する必要がある。
上記のようにして厚い半導体チップを樹脂の絶縁層で埋め込んだ工程の後、半導体チップのパッド電極を開口するようにパターニングするための露光工程において、露光量は露光すべき樹脂絶縁膜の膜厚に応じて大きくしなければならない。この結果、露光量を大きくすることに起因してパターン潰れが発生してしまい、安定したパターニングを行うことが困難となる。
特に、板厚の異なる複数の半導体チップを共通の樹脂絶縁層で埋め込む場合、半導体チップのパッド電極までの深さが異なるので、露光時の焦点深度が異なり、両パッド電極に焦点を合わせてそれぞれに高い解像度で開口部を形成することはできないという問題もある。このため従来方法では、等しい板厚の半導体チップしか搭載することができなかった。
特開２００５−１７５４０２号公報 特開２００５−１７５３２０号公報 特開２００５−１７５３１９号公報
本発明の目的は、半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、絶縁層中に埋め込まれる半導体チップのパッド電極が微細化した配線で上層配線に接続可能である半導体装置及びその製造方法を提供することである。
上記の課題を解決するため、本発明の半導体装置は、電子回路が設けられた半導体を含んでパッケージ化された半導体装置であって、基板と、前記電子回路が形成された半導体本体と、前記半導体本体上に形成されたパッド電極と、前記パッド電極に接続して前記半導体本体表面から突出して形成された突起電極とを有し、前記突起電極の形成面の裏面側から前記基板にマウントされた半導体チップと、前記半導体チップを埋め込んで形成され、前記突起電極の頂部が露出する高さまで、上面から平坦化研削された絶縁層とを有する。
上記の本発明の半導体装置は、電子回路が設けられた半導体を含んでパッケージ化された半導体装置であって、基板に、電子回路が形成された半導体本体と、半導体本体上に形成されたパッド電極と、パッド電極に接続して半導体本体表面から突出して形成された突起電極とを有する半導体チップが、突起電極の形成面の裏面側からマウントされ、半導体チップを埋め込んで絶縁層が形成され、この絶縁層は、突起電極の頂部が露出する高さまで上面から平坦化研削されている。
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、電子回路が設けられた半導体を含んでパッケージ化された半導体装置の製造方法であって、基板に、前記電子回路が形成された半導体本体と、前記半導体本体上に形成されたパッド電極と、前記パッド電極に接続して前記半導体本体表面から突出して形成された突起電極とを有する半導体チップを、前記突起電極の形成面の裏面側からマウントする工程と、前記半導体チップを埋め込んで絶縁層を形成する工程と、前記突起電極の頂部が露出する高さまで、前記絶縁層の上面から平坦化研削する工程とを有する。
上記の本発明の半導体装置の製造方法は、電子回路が設けられた半導体を含んでパッケージ化された半導体装置の製造方法であって、まず、基板に半導体チップをマウントする。半導体チップは、電子回路が形成された半導体本体と、半導体本体上に形成されたパッド電極と、パッド電極に接続して半導体本体表面から突出して形成された突起電極とを有しており、突起電極の形成面の裏面側からマウントするものである。
次に、半導体チップを埋め込んで絶縁層を形成し、さらに、突起電極の頂部が露出する高さまで、絶縁層の上面から平坦化研削する。
本発明の半導体装置は、半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、半導体チップを埋め込む絶縁層を平坦化研削して突起電極を露出させた構成となっており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能である。
本発明の半導体装置の製造方法は、半導体チップを絶縁膜中に埋め込んで形成するＳｉＰ形態の半導体装置の製造方法において、半導体チップを埋め込む絶縁層を平坦化研削して突起電極を露出させており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能である。
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
第１実施形態
図１は、本実施形態に係る半導体装置の模式断面図である。
例えば、シリコンからなる半導体基板２０上に、酸化シリコンなどの絶縁膜２１が形成されており、その上層に、例えばトランジスタなどの能動素子を含む電子回路が形成されたシリコンからなる、例えば２個の半導体チップ（１ａ，１ｂ）がダイアタッチフィルム１７によりマウントされている。
半導体チップ（１ａ，１ｂ）は、それぞれ、例えば、電子回路が形成された半導体本体（１０ａ，１０ｂ）の表面にパッド電極（１１ａ，１１ｂ）が形成されており、パッド電極（１１ａ，１１ｂ）を開口するように保護絶縁膜（１２ａ，１２ｂ）が形成されている。保護絶縁膜（１２ａ，１２ｂ）の上層に、保護絶縁膜（１２ａ，１２ｂ）と同様のパターンでパッド電極（１１ａ，１１ｂ）を開口する樹脂絶縁膜（１３ａ，１３ｂ）が形成されており、その保護絶縁膜（１２ａ，１２ｂ）及び樹脂絶縁膜（１３ａ，１３ｂ）に形成された開口部内から、所定の高さで、パッド電極（１１ａ，１１ｂ）に接続するバンプ（突起電極、１６ａ，１６ｂ）が形成されている。ここで、実際にはパッド電極（１１ａ，１１ｂ）と突起電極（１６ａ，１６ｂ）の界面にバンプ（１６ａ，１６ｂ）を形成するためのシード層が形成されているが、このシード層については、本図においては簡略化のために省略している。
例えば、上記の２個の半導体チップ（１ａ，１ｂ）の半導体本体（１０ａ，１０ｂ）の板厚（ｔ１，ｔ２）は互いに異なっているが、例えばそれぞれｔ１，ｔ２ともに数１００μｍであり、その差は例えば１００μｍ以内である。
例えば、半導体チップ（１ａ，１ｂ）を被覆して埋め込むように非感光性の絶縁性樹脂からなる第１絶縁層２２が形成されている。第１絶縁層２２は、半導体チップ（１ａ，１ｂ）のバンプ（１６ａ，１６ｂ）の頂部が露出する高さまで、上面から平坦化研削されている。
ここで、上記のように２個の半導体チップ（１ａ，１ｂ）の半導体本体（１０ａ，１０ｂ）の板厚（ｔ１，ｔ２）は互いに異なっているが、半導体本体（１０ａ，１０ｂ）の板厚（ｔ１，ｔ２）が異なる複数の半導体チップ（１ａ，１ｂ）間で、板厚（ｔ１，ｔ２）とバンプ（１６ａ，１６ｂ）の高さの総計が略等しくなるように、バンプ（１６ａ，１６ｂ）が形成されている。バンプ（１６ａ，１６ｂ）は、例えば直径１００μｍとし、高さは最大で１００μｍ、アスペクト比が１．０以下となるように形成されている。
上記の表面にバンプ（１６ａ，１６ｂ）の頂部が露出している第１絶縁層２２の上層に、感光性樹脂からなる第２絶縁層２３が形成されており、バンプ（１６ａ，１６ｂ）の頂部を露出する開口部が形成されている。
上記の第２絶縁層２３の開口部内及び第２絶縁層２３の上層に、バンプ（１６ａ，１６ｂ）に接続して、シード層２４及び銅層２６からなる第１配線が形成されている。
第１配線を被覆して、第２絶縁層２３の上層に第３絶縁層２７が形成されており、第３絶縁層２７には第１配線に達する開口部が形成されている。
第３樹脂層２７の開口部内及び第３絶縁層２７上に、第１配線に接続して、シード層２８及び銅層２９からなる第２配線が形成されている。
第２絶縁層２３と第３絶縁層２７が積層した絶縁層上において、第２配線に接続して導電性ポスト３０が形成されている。
また、導電性ポスト３０の外周部において、第２絶縁層２３と第３絶縁層２７が積層した絶縁層上に形成され、半導体装置が実装基板に実装されたときに発生する応力を緩和する絶縁性のバッファ層３１が形成されている。
さらにバッファ層３１の表面から突出するように導電性ポスト３０に接続してバンプ（突起電極）３２が形成されている。
上記のようにして、第２樹脂層２３と第３樹脂層２７及びバッファ層３１が積層して上層絶縁層が形成されており、半導体チップ（１ａ，１ｂ）のバンプ（１６ａ，１６ｂ）に接続するように上層絶縁層中に埋め込まれて第１配線、第２配線、導電性ポストなどの上層配線が形成されている。
上記の本実施形態の半導体装置は、半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、半導体チップを埋め込む絶縁層を平坦化研削してバンプ（突起電極）を露出させた構成となっており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能となっている半導体装置である。
上記の第１、第２配線あるいはさらに積層させた配線の一部は、静電容量素子やインダクタンスなどの受動素子を構成することができる。例えばこれらの受動素子を組み合わせることで、例えばＬＰＦ（Low Pass Filter）、ＢＰＦ（Band Pass Filter）あるいはＨＰＦ（High Pass Filter）などを構成することができ、また、これらと電子回路に設けられた能動素子との組み合わせで、いわゆるＳｉＰ形態の半導体装置を構成することができる。
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、例えば、φ２００ｍｍ、０．７２５ｍｍ厚の半導体ウェハ１０ｗにトランジスタなどの能動素子を含む電子回路を形成し、電子回路に接続するパッド電極１１と、パッド電極１１を開口し、電子回路を被覆するように保護絶縁膜１２を形成する。
次に、図２（ｂ）に示すように、例えば、ポリイミド系、フェノール系、エポキシ系などの感光性樹脂をスピンコート法などで１０μｍ程度の膜厚で塗布し、樹脂絶縁層１３を形成する。
例えば、感光性ポリイミドをスピンコートで形成する場合、（１０００ｒｐｍ，３０秒）＋（２０００ｒｐｍ，４０秒）＋（１０００ｒｐｍ，１０秒）＋（１５００ｒｐｍ，１０秒）で行い、プリベーク処理として（９０℃，１２０秒）＋（１００℃，１２０秒）の熱処理を行う。
次に、図２（ｃ）に示すように、例えば、パッド電極１１を開口するパターンで露光及び現像を行い、樹脂絶縁層１３にパッド電極１１を露出させる開口部を形成する。この露光は、例えば露光量１２５ｍＪ／ｃｍ２で行う。
上記の樹脂絶縁層１３のパターニングの後、樹脂絶縁層１３の硬化処理を行う。
次に、図３（ａ）に示すように、例えば、スパッタリング法により、樹脂絶縁層１３に形成された開口部の内壁面を被覆して、例えばＴｉを６００ｎｍ、続いてＣｕを６００ｎｍの膜厚でそれぞれ堆積させ、次工程における電解メッキ処理のシード層１４を形成する。
次に、図３（ｂ）に示すように、例えば、フォトリソグラフィー工程により、樹脂絶縁層１３に形成された開口部及びバンプ形成領域を開口するパターンのレジスト膜１５を形成する。
次に、図３（ｃ）に示すように、例えば、シード層１４を一方の電極とする電解メッキ処理により、レジスト膜１５の形成領域を除く領域に銅を成膜し、バンプ１６を形成する。銅メッキ処理は、例えば１．５ＡＳＤ（Ａ／ｄｍ２）条件とする。バンプ１６は、例えば直径１００μｍとし、高さは最大で１００μｍ、アスペクト比が１．０以下となるように形成する。
次に、図４（ａ）に示すように、例えば、溶剤処理などによりレジスト膜１５を剥離し、さらにバンプ１６をマスクとしてウェットエッチングなどを行い、各バンプ１６間におけるシード層１４を除去する。
次に、図４（ｂ）に示すように、必要に応じて、例えば、半導体ウェハ１０ｗの厚みが数１００μｍ程度になるまで、半導体ウェハ１０の裏面を＃２０００のホイールで研削する。
さらに、例えば、半導体ウェハ１０ｗの裏面にダイアタッチフィルム１７をラミネートして張り合わせる。ラミネート条件は、例えばスピード１ｍ／分、圧力１０Ｎ／ｃｍ、温度６５℃とする。
次に、図４（ｃ）に示すように、半導体ウェハ１０ｗをダイシングして所定形状の半導体チップ１とする。ダイシングの条件は、例えば、スピンドル回転数４０００ｒｐｍ、送りスピード１０ｍｍ／秒とする。
以上のようにして本実施形態の半導体装置に内蔵する半導体チップを形成する。得られる半導体チップの板厚は、上記のように数１００μｍ程度となっている。
上記のようにして半導体チップを複数種類作成する。
次に、図５（ａ）に示すように、表面に酸化シリコンなどの絶縁膜２１が形成されたウェハ状態の基板２０ｗ上に、基板２０ｗに予め形成されているアライメントマークを認識して、上記のようにして形成した厚さの異なる２個の半導体チップ（１ａ，１ｂ）をフェイスアップでダイアタッチフィルム１７の熱圧着によりマウントする。熱圧着条件は、例えば、荷重１．６Ｎ、温度１６０℃、時間２秒とする。
上記の２個の半導体チップ（１ａ，１ｂ）は、それぞれ、半導体本体（１０ａ，１０ｂ）の表面にパッド電極（１１ａ，１１ｂ）が形成されており、パッド電極（１１ａ，１１ｂ）を開口するように保護絶縁膜（１２ａ，１２ｂ）が形成され、保護絶縁膜（１２ａ，１２ｂ）の上層に、保護絶縁膜（１２ａ，１２ｂ）と同様のパターンでパッド電極（１１ａ，１１ｂ）を開口する樹脂絶縁膜（１３ａ，１３ｂ）が形成されており、その保護絶縁膜（１２ａ，１２ｂ）及び樹脂絶縁膜（１３ａ，１３ｂ）の形成された開口部内から、所定の高さで、パッド電極（１１ａ，１１ｂ）に接続するバンプ（突起電極、１６ａ，１６ｂ）が形成された構成である。なお、パッド電極（１１ａ，１１ｂ）と突起電極（１６ａ，１６ｂ）の界面に形成されているシード層については図示を省略している。
半導体チップ（１ａ，１ｂ）の半導体本体（１０ａ，１０ｂ）の板厚（ｔ１，ｔ２）は、例えば４００μｍ程度、あるいは７２５μｍ程度であり、ｔ１，ｔ２ともに数１００μｍとし、ｔ１，ｔ２は互いに異なっているが、その差は例えば１００μｍ以内とする。
次に、図５（ｂ）に示すように、例えば、エポキシ系、アクリル系、フェノール系、ポリイミド系の非感光樹脂材料を印刷方法もしくはモールド方法により半導体チップ（１ａ，１ｂ）全面が被覆されるように塗布して、第１絶縁層２２を形成する。
次に、図５（ｃ）に示すように、例えば、バンプ（１６ａ，１６ｂ）の頂部が露出する高さまで、第１絶縁層２２を上面から平坦化研削する。
平坦化の条件は、例えば、＃６００のホイールでスピンドル回転数３５００ｒｐｍとして行う。
上記のように、半導体チップ（１ａ，１ｂ）の板厚（ｔ１，ｔ２）が異なっていても、それぞれに１００μｍの高さのバンプが形成されており、両半導体チップ（１ａ，１ｂ）のバンプ（１６ａ，１６ｂ）が露出するように第１絶縁層２２を研削することで、複数の半導体チップ間で、板厚とバンプの高さの総計が略等しくなるように加工される。このように、バンプの高さを利用して、半導体チップ（１ａ，１ｂ）の板厚の差を吸収してバンプの頂部では等しい高さとすることが可能となる。
上記のように、半導体チップの厚みが４００μｍ以上あるとき、このチップを従来のように感光性材料のスピンコート法により埋め込む場合、一回の塗布で形成することはできないが、上記のように第１絶縁膜を研削してバンプを露出させるため、感光性材料を使用する必要がなく、絶縁層２２を１回の塗布で形成できる樹脂を選択することができ、かつ、導通を確保することができる。
次に、図６（ａ）に示すように、例えば、ポリイミド、フェノール、エポキシ系の感光性樹脂をスピンコートで塗布し、第２樹脂層２３を形成する。
例えば、感光性ポリイミドをスピンコートで７８μｍの膜厚で形成する場合、（７０００ｒｐｍ，２５秒）＋（１０００ｒｐｍ，１２５秒）＋（１０００ｒｐｍ，１０秒）＋（１５００ｒｐｍ，１０秒）の塗布条件で行い、プリベークとして（６０℃，２４０秒）＋（９０℃，２４０秒）＋（１１０℃，１２０秒）の熱処理を行う。
次に、図６（ｂ）に示すように、例えば、露光及び現像を行って、第２絶縁層２３に、半導体チップ（１ａ，１ｂ）のバンプ（１６ａ，１６ｂ）を開口する開口部を開口する。また、インダクタなどを形成する領域を開口してもよい。この露光は、例えば露光量３００ｍＪ／ｃｍ２で行う。
上記の第２絶縁層２３のパターニングの後、第２絶縁層２３の硬化処理を行う。
次に、図６（ｃ）に示すように、例えば、スパッタリング法により、第１絶縁層２２に形成された開口部の内壁面を被覆して、例えばＴｉを１６０ｎｍ、続いてＣｕを６００ｎｍの膜厚でそれぞれ堆積させ、次工程における電解メッキ処理のシード層２４を形成する。
次に、図７（ａ）に示すように、例えば、フォトリソグラフィー工程により、第１絶縁層２３に形成された開口部及び第１配線形成領域を開口するパターンのレジスト膜２５を形成する。
次に、図７（ｂ）に示すように、例えば、シード層２４を一方の電極とする電解メッキ処理により、レジスト膜２５の形成領域を除く領域に銅を成膜し、所定の配線回路パターンの銅層２６を形成する。メッキの条件は、例えば電流密度は４００ｍＡ／５０分とする。
次に、図７（ｃ）に示すように、例えば、溶剤処理などによりレジスト膜２５を剥離し、さらに銅層２６をマスクとしてウェットエッチングなどを行い、各銅層２６間におけるシード層２４を除去する。
これにより、シード層２４及び銅層２６からなる第１配線が形成される。
次に、上記と同様の工程を繰り返して、図８（ａ）に示すように、第３絶縁層２７と、シード層２８及び銅層２９からなる第２配線を積層させる。
ここでは、まず、第１配線を被覆して第２絶縁層２３の上層に第３絶縁層２７を形成し、露光及び現像し、第１配線に達する開口部を開口し、さらに、全面にＴｉとＣｕを堆積してシード層２８を形成し、第２配線形成領域を開口するレジスト膜をパターン形成し、シード層２８を一方の電極とする電解メッキ処理により銅層２９を形成し、レジスト膜を除去する。シード層２８は、次工程で導電性ポストを形成する電解メッキ処理工程においても用いるので、エッチングせずにおく。
次に、図８（ｂ）に示すように、例えば、フォトリソグラフィー工程により導電性ポストの形成領域を開口するパターンでレジスト膜をパターン形成し、さらにシード層２８を一方の電極とする電解メッキ処理により、第２配線に接続するように、銅からなる導電性ポスト３０を形成する。銅からなる導電性ポストの径は１８０μｍ、高さは８０μｍとする。
この後、レジスト膜を除去し、さらに導電性ポスト３０及び銅層２９をマスクとしてウェットエッチングなどを行い、各銅層２９間におけるシード層２８を除去する。
以上のようにして、また、以上のような工程を繰り返すことにより、第１絶縁層及び第２絶縁層さらにはそれ以上の樹脂層が積層した絶縁層が形成でき、また、絶縁層中に埋め込まれて、第１配線及び第２配線さらにはそれ以上の配線を積層することができる。
次に、図９（ａ）に示すように、例えば、印刷法あるいはモールド法により、導電性ポスト３０の外周部において第３絶縁層２７の上層に、エポキシ系、ポリイミド系、シリコーン系などの樹脂からなり、半導体装置が実装基板に実装されたときに発生する応力を緩和する絶縁性のバッファ層３１を形成する。
ポリイミド系樹脂の場合には、印刷法によりＮＶ値２７．５のペーストを使用し、スキージで印刷を行うことで形成する。硬化は（１００℃，１０分）＋（１５０℃，１０分）＋（２００℃，１０分）＋（２５０℃，６０分）の熱処理で行う。
次に、図９（ｂ）に示すように、例えば、バッファ層３１の上面から研削を行い、導電性ポスト３０の頂部を露出させる。条件は、例えば＃６００のホイールを用いて３５００ｒｐｍ，０．５ｍｍ／秒とする。
上記のように研削した後で、バッファ層３８の上面縁部の形状は上記のような形状を保っている。
次に、図１０（ａ）に示すように、例えば、露出した導電性ポスト上にはんだボールまたははんだペーストにてバンプ（突起電極）３２を形成する。
次に、図１０（ｂ）に示すように、基板２０ｗの裏面側から研削して薄型化した後、ダイシングラインにおいてダイシングを行うことで、図１に示すような構成の半導体装置を製造することができる。
上記の半導体装置において、内蔵する半導体チップを薄型化した場合、基板をも薄く加工すると半導体装置全体の総厚を７２５μｍまで薄くすることができる。これ以上の薄型化をおこなう場合は、搭載した半導体チップをさらに研削する。ＬＧＡの場合は、総厚２５０μｍまで薄型化が可能となる構造である。
本実施形態に係る半導体装置の製造方法によれば、半導体チップを絶縁膜中に埋め込んで形成するＳｉＰ形態の半導体装置の製造方法において、半導体チップを埋め込む絶縁層を平坦化研削して突起電極を露出させており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能である。
第２実施形態
図１１は、本実施形態に係る半導体装置の模式断面図である。
実質的に第１実施形態に係る半導体装置と同様である。絶縁層中に埋め込まれる半導体チップ（１ｃ，１ｄ）は、第１実施形態と同様に、半導体本体（１０ｃ，１０ｄ）の表面にパッド電極（１１ｃ，１１ｄ）が形成されており、パッド電極（１１ｃ，１１ｄ）を開口するように保護絶縁膜（１２ｃ，１２ｄ）が形成され、保護絶縁膜（１２ｃ，１２ｄ）の上層に、保護絶縁膜（１２ｃ，１２ｄ）と同様のパターンでパッド電極（１１ｃ，１１ｄ）を開口する樹脂絶縁膜（１３ｃ，１３ｄ）が形成されており、その保護絶縁膜（１２ｃ，１２ｄ）及び樹脂絶縁膜（１３ｃ，１３ｄ）の形成された開口部内から、所定の高さで、パッド電極（１１ｃ，１１ｄ）に接続するバンプ（突起電極、１６ｃ，１６ｄ）が形成された構成であり、パッド電極（１１ｃ，１１ｄ）と突起電極（１６ｃ，１６ｄ）の界面に形成されているシード層については図示を省略している。
ここで、上記の半導体チップ（１ｃ，１ｄ）の半導体本体（１０ｃ，１０ｄ）の板厚（ｔ３，ｔ４）は、いずれも数１０μｍにまで薄型化されており、ｔ１，ｔ２は互いに異なっているが、その差は例えば１００μｍ以内とする。
上記の本実施形態の半導体装置は、半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、半導体チップを埋め込む絶縁層を平坦化研削してバンプ（突起電極）を露出させた構成となっており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能となっている半導体装置である。
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
絶縁層中に埋め込まれる半導体チップ（１ｃ，１ｄ）は、第１実施形態と同様にして形成できる。
但し、ウェハレベルで裏面から研削し、板厚（ｔ３，ｔ４）がいずれも数１０μｍとなるまで薄型化する。
次に、図１２（ａ）に示すように、表面に酸化シリコンなどの絶縁膜２１が形成されたウェハ状態の基板２０ｗ上に、基板２０ｗに予め形成されているアライメントマークを認識して、上記のようにして形成した２個の半導体チップ（１ｃ，１ｄ）をフェイスアップでダイアタッチフィルム１７の熱圧着によりマウントする。
次に、図１２（ｂ）に示すように、例えば、エポキシ系、アクリル系、フェノール系、ポリイミド系の非感光樹脂材料、あるいは、感光性樹脂材料を、印刷方法もしくはモールド方法により半導体チップ（１ｃ，１ｄ）全面が被覆されるように塗布して、第１絶縁層２２ａを形成する。
次に、図１２（ｃ）に示すように、例えば、バンプ（１６ｃ，１６ｄ）の頂部が露出する高さまで、第１絶縁層２２ａの上面から平坦化研削する。
平坦化の条件は、例えば、＃６００のホイールでスピンドル回転数３５００ｒｐｍとして行う。
以降の工程は、第１実施形態と同様にして行うことができる。
本実施形態に係る半導体装置の製造方法によれば、半導体チップを絶縁膜中に埋め込んで形成するＳｉＰ形態の半導体装置の製造方法において、半導体チップを埋め込む絶縁層を平坦化研削して突起電極を露出させており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能である。
ここで、半導体チップ（１ｃ，１ｄ）が数１０μｍ程度にまで薄型化されているので、感光性樹脂材料を１層塗布して形成する場合でも問題なく第１絶縁層を形成することができる。実際には感光させないで研削によりバンプの頂部を露出させるので、第１実施形態と同様に非感光性樹脂材料によって形成してもよい。
第３実施形態
図１１は、本実施形態に係る半導体装置の模式断面図である。
実質的に第１実施形態に係る半導体装置と同様である。絶縁層中には１個の半導体チップ１ｅが埋め込まれていることが異なる。半導体チップ１ｅは、第１実施形態と同様に、半導体本体１０ｅの表面にパッド電極１１ｅが形成されており、パッド電極１１ｅを開口するように保護絶縁膜１２ｅが形成され、保護絶縁膜１２ｅの上層に、保護絶縁膜１２ｅと同様のパターンでパッド電極１１ｅを開口する樹脂絶縁膜１３ｅが形成されており、その保護絶縁膜１２ｅ及び樹脂絶縁膜１３ｅの形成された開口部内から、所定の高さで、パッド電極１１ｅに接続するバンプ（突起電極、１６ｅ）が形成された構成であり、パッド電極１１ｅとバンプ１６ｅの界面に形成されているシード層については図示を省略している。
上記以外は、実質的に第１実施形態と同様である。
半導体チップ１ｅの半導体本体１０ｅの板厚は、例えば数１００μｍ程度、あるいは、数１０μｍにまで薄型化されている。
上記の本実施形態の半導体装置は、半導体チップを絶縁膜中に埋め込んでなるＳｉＰ形態の半導体装置において、半導体チップを埋め込む絶縁層を平坦化研削してバンプ（突起電極）を露出させた構成となっており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能となっている半導体装置である。
上記の本実施形態に係る半導体装置の製造方法は、搭載する半導体チップを１個とすることにより、第１実施形態と同様にして行うことができる。
本実施形態に係る半導体装置の製造方法によれば、半導体チップを絶縁膜中に埋め込んで形成するＳｉＰ形態の半導体装置の製造方法において、半導体チップを埋め込む絶縁層を平坦化研削して突起電極を露出させており、フォトリソグラフィー工程によらず、微細化して半導体チップのパッド電極を上層配線に接続することが可能である。
本実施形態の半導体装置及びその製造方法によれば、以下の利点を享受できる。
（１）埋め込む半導体チップを薄化しなくてもチップ埋め込み型のウェーハレベルＳｉＰが実現できる。
（２）埋め込み用樹脂に高価な感光性樹脂を使用する必要がなく、安価な非感光性樹脂を採用できる。
（３）埋め込み用半導体チップの厚みが厚くてもＳｉＰの全厚を厚くすることなく、薄型化にも対応することができる。例えば、電気的特性検査法では４００μｍ厚のウェハ状態で供給されているなど、一部の半導体ウェハやチップは４００μｍ程度の厚みを有し、ウェハあるいはチップの状態で市場に流通されており、このような半導体チップあるいは半導体ウェハから得られるチップをＳｉＰに採用する場合にもそのままの状態で用いることが可能になる。
本発明は上記の説明に限定されない。
例えば、基板にも電子回路が形成されていてもよい。この場合には絶縁層に埋め込まれる配線が基板に接続するように形成される。
半導体チップを埋め込む樹脂絶縁層の材料は、上記のように非感光性樹脂材料が用いることができるが、感光性樹脂材料を用いてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、システムインパッケージ形態の半導体装置に適用できる。
また、本発明の半導体装置の製造方法は、システムインパッケージ形態の半導体装置を製造する方法に適用できる。
図１は、本発明の第１施形態に係る半導体装置の模式断面図である。 図２（ａ）〜（ｃ）は、本発明の第１施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図３（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図４（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図５（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図６（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図７（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図８（ａ）及び図８（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図９（ａ）及び図９（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図１０（ａ）及び図１０（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図１１は、本発明の第２施形態に係る半導体装置の模式断面図である。 図１２（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図１３は、本発明の第３施形態に係る半導体装置の模式断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ…半導体チップ、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ…半導体本体、１０ｗ…半導体ウェハ、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ…パッド電極、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ…保護絶縁膜、１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ…樹脂絶縁膜、１４…シード層、１５…レジスト膜、１６，１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ…バンプ（突起電極）、１７…ダイアタッチフィルム、２０，２０ｗ…基板、２１…絶縁膜、２２…第１絶縁層、２３…第２絶縁層、２４…シード層、２５…レジスト膜、２６…銅層、２７…第３絶縁層、２８…シード層、２９…銅層、３０…導電性ポスト、３１…バッファ層、３２…バンプ

Claims (12)

  1. 電子回路が設けられた半導体を含んでパッケージ化された半導体装置であって、
    基板と、
    前記電子回路が形成された半導体本体と、前記半導体本体上に形成されたパッド電極と、前記パッド電極に接続して前記半導体本体表面から突出して形成された突起電極とを有し、前記突起電極の形成面の裏面側から前記基板にマウントされた半導体チップと、
    前記半導体チップを埋め込んで形成され、前記突起電極の頂部が露出する高さまで、上面から平坦化研削された絶縁層と
    を有する半導体装置。
  2. 前記絶縁層の上層に、前記突起電極に接続する上層配線と、前記上層配線を埋め込む上層絶縁層が形成されている
    請求項１に記載の半導体装置。
  3. 前記半導体チップとして複数の半導体チップが前記絶縁層中に埋め込まれている
    請求項１に記載の半導体装置。
  4. 前記複数の半導体チップの板厚が異なる
    請求項３に記載の半導体装置。
  5. 前記板厚が異なる前記複数の半導体チップ間で、前記板厚と前記突起電極の高さの総計が略等しくなるように、前記突起電極が形成されている
    請求項４に記載の半導体装置。
  6. 前記絶縁層が非感光性樹脂から形成されている
    請求項１に記載の半導体装置。
  7. 電子回路が設けられた半導体を含んでパッケージ化された半導体装置の製造方法であって、
    基板に、前記電子回路が形成された半導体本体と、前記半導体本体上に形成されたパッド電極と、前記パッド電極に接続して前記半導体本体表面から突出して形成された突起電極とを有する半導体チップを、前記突起電極の形成面の裏面側からマウントする工程と、
    前記半導体チップを埋め込んで絶縁層を形成する工程と、
    前記突起電極の頂部が露出する高さまで、前記絶縁層の上面から平坦化研削する工程と
    を有する半導体装置の製造方法。
  8. 前記絶縁層の上層から平坦化研削する工程の後に、前記絶縁層の上層に前記突起電極に接続する上層配線と前記上層配線を埋め込む上層絶縁層とを形成する工程をさらに有する
    請求項７に記載の半導体装置の製造方法。
  9. 前記半導体チップをマウントする工程において複数の半導体チップをマウントし、前記絶縁層を形成する工程において前記複数の半導体チップを埋め込み、前記絶縁層を平坦化研削する工程において前記複数の半導体チップのそれぞれの突起電極の頂部が露出する高さまで研削する
    請求項７に記載の半導体装置の製造方法。
  10. 前記複数の半導体チップとして、板厚が異なる複数の半導体チップを用いる
    請求項９に記載の半導体装置の製造方法。
  11. 前記複数の半導体チップとして、前記板厚が異なる前記複数の半導体チップ間で前記板厚と前記突起電極の高さの総計が略等しくなるように前記突起電極が形成されている、複数の半導体チップを用いる
    請求項１０に記載の半導体装置の製造方法。
  12. 前記絶縁層を形成する工程において、非感光性樹脂により形成する
    請求項７に記載の半導体装置の製造方法。
JP2005292417A 2005-10-05 2005-10-05 半導体装置及びその製造方法 Expired - Fee Related JP4395775B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005292417A JP4395775B2 (ja) 2005-10-05 2005-10-05 半導体装置及びその製造方法
US11/524,957 US7429793B2 (en) 2005-10-05 2006-09-22 Semiconductor device having an electronic circuit disposed therein
KR1020060097159A KR101316645B1 (ko) 2005-10-05 2006-10-02 반도체 장치 및 그 제조 방법
TW095136496A TW200729420A (en) 2005-10-05 2006-10-02 Semiconductor apparatus and its manufacturing method
CN2006101421427A CN1945816B (zh) 2005-10-05 2006-10-08 半导体器件及其制造方法
US12/007,072 US7981722B2 (en) 2005-10-05 2008-01-07 Semiconductor device and fabrication method thereof
US12/656,621 US7892887B2 (en) 2005-10-05 2010-02-04 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292417A JP4395775B2 (ja) 2005-10-05 2005-10-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007103714A true JP2007103714A (ja) 2007-04-19
JP4395775B2 JP4395775B2 (ja) 2010-01-13

Family

ID=37995191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292417A Expired - Fee Related JP4395775B2 (ja) 2005-10-05 2005-10-05 半導体装置及びその製造方法

Country Status (5)

Country Link
US (3) US7429793B2 (ja)
JP (1) JP4395775B2 (ja)
KR (1) KR101316645B1 (ja)
CN (1) CN1945816B (ja)
TW (1) TW200729420A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835227B2 (en) 2011-05-30 2014-09-16 Lapis Semiconductor Co., Ltd. Semiconductor device fabrication method and semiconductor device
JP2017098300A (ja) * 2015-11-18 2017-06-01 株式会社村田製作所 電子デバイス
CN109962064A (zh) * 2017-11-02 2019-07-02 三星电子株式会社 半导体装置及其制造方法、和包括其的半导体封装件
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
KR100923542B1 (ko) * 2007-11-14 2009-10-27 한국생산기술연구원 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
KR100926088B1 (ko) * 2007-11-14 2009-11-11 한국생산기술연구원 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US8129266B2 (en) * 2008-07-09 2012-03-06 Semiconductor Componenets Industries, LLC Method of forming a shielded semiconductor device and structure therefor
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US8381833B2 (en) * 2009-09-24 2013-02-26 Robert Bosch Gmbh Counterbalance for eccentric shafts
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8987830B2 (en) 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
US20110215465A1 (en) * 2010-03-03 2011-09-08 Xilinx, Inc. Multi-chip integrated circuit
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
JP5539077B2 (ja) 2010-07-09 2014-07-02 ローム株式会社 半導体装置
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20120161319A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Ball grid array method and structure
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9147671B2 (en) * 2014-02-26 2015-09-29 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9852998B2 (en) 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
CN106298726A (zh) * 2015-05-27 2017-01-04 佳邦科技股份有限公司 半导体封装结构以及半导体封装方法
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
KR102508551B1 (ko) * 2015-12-11 2023-03-13 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
US10283479B2 (en) * 2016-05-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures and methods of forming the same
US10177078B2 (en) * 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
JP2018107370A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US10541228B2 (en) 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
US10163832B1 (en) * 2017-10-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10651148B2 (en) * 2017-12-13 2020-05-12 Intel Corporation Staggered die stacking across heterogeneous modules
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US10833053B1 (en) * 2019-07-17 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
KR20210086198A (ko) * 2019-12-31 2021-07-08 삼성전자주식회사 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223832A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd マルチチップモジュールおよびその製造方法
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002313993A (ja) * 2001-04-18 2002-10-25 Casio Micronics Co Ltd 半導体装置およびその製造方法並びにその接合構造
JP2004047617A (ja) * 2002-07-10 2004-02-12 Sony Corp 電子部品の実装構造及びその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112308A (en) * 1976-03-29 1978-09-05 Burr-Brown Research Corporation Optical coupling system
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
JP3450238B2 (ja) * 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
EP1455392A4 (en) * 2001-12-07 2008-05-07 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
US7034345B2 (en) * 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
TWI221327B (en) * 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
TWI233188B (en) * 2003-10-07 2005-05-21 United Microelectronics Corp Quad flat no-lead package structure and manufacturing method thereof
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP4052237B2 (ja) 2003-12-12 2008-02-27 ソニー株式会社 半導体装置およびその製造方法
JP4599834B2 (ja) 2003-12-12 2010-12-15 ソニー株式会社 半導体装置およびその製造方法
JP4329524B2 (ja) 2003-12-15 2009-09-09 ソニー株式会社 半導体装置およびその製造方法
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP3925503B2 (ja) * 2004-03-15 2007-06-06 カシオ計算機株式会社 半導体装置
US7053469B2 (en) * 2004-03-30 2006-05-30 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package and manufacturing method thereof
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US7242101B2 (en) * 2004-07-19 2007-07-10 St Assembly Test Services Ltd. Integrated circuit die with pedestal
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223832A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd マルチチップモジュールおよびその製造方法
JPH1197616A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002313993A (ja) * 2001-04-18 2002-10-25 Casio Micronics Co Ltd 半導体装置およびその製造方法並びにその接合構造
JP2004047617A (ja) * 2002-07-10 2004-02-12 Sony Corp 電子部品の実装構造及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835227B2 (en) 2011-05-30 2014-09-16 Lapis Semiconductor Co., Ltd. Semiconductor device fabrication method and semiconductor device
JP2017098300A (ja) * 2015-11-18 2017-06-01 株式会社村田製作所 電子デバイス
CN109962064A (zh) * 2017-11-02 2019-07-02 三星电子株式会社 半导体装置及其制造方法、和包括其的半导体封装件
CN109962064B (zh) * 2017-11-02 2024-02-09 三星电子株式会社 半导体装置及其制造方法、和包括其的半导体封装件
WO2022196188A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
US7892887B2 (en) 2011-02-22
CN1945816B (zh) 2010-12-08
US7429793B2 (en) 2008-09-30
KR20070038426A (ko) 2007-04-10
US20070096306A1 (en) 2007-05-03
JP4395775B2 (ja) 2010-01-13
KR101316645B1 (ko) 2013-10-10
US20100144092A1 (en) 2010-06-10
TWI325616B (ja) 2010-06-01
CN1945816A (zh) 2007-04-11
TW200729420A (en) 2007-08-01
US7981722B2 (en) 2011-07-19
US20080138937A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP4395775B2 (ja) 半導体装置及びその製造方法
JP3953027B2 (ja) 半導体装置およびその製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TWI593082B (zh) 半導體元件及製造方法
JP4403407B2 (ja) 半導体装置およびその製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2006294692A (ja) 半導体装置およびその製造方法
JP2007103716A (ja) 半導体装置及びその製造方法
JP4380551B2 (ja) 半導体装置およびその製造方法
JP2008047732A (ja) 半導体装置及びその製造方法
JP5245209B2 (ja) 半導体装置及びその製造方法
JP4591100B2 (ja) 半導体装置およびその製造方法
JP4599834B2 (ja) 半導体装置およびその製造方法
JP2007318059A (ja) 半導体装置及びその製造方法
JP4200812B2 (ja) 半導体装置とその製造方法および電子回路装置
JP4052237B2 (ja) 半導体装置およびその製造方法
JP4844287B2 (ja) 半導体装置及びその製造方法
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
JP2008300560A (ja) 半導体装置及びその製造方法
JP2007103715A (ja) 半導体装置及びその製造方法
JP5098211B2 (ja) 半導体装置及びその製造方法
JP4894343B2 (ja) 半導体装置の製造方法
JP2007103717A (ja) 半導体装置及びその製造方法
JP4325478B2 (ja) 半導体装置およびその製造方法
JP2006216769A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees