JP3867639B2 - 混成集積回路装置 - Google Patents

混成集積回路装置 Download PDF

Info

Publication number
JP3867639B2
JP3867639B2 JP2002223639A JP2002223639A JP3867639B2 JP 3867639 B2 JP3867639 B2 JP 3867639B2 JP 2002223639 A JP2002223639 A JP 2002223639A JP 2002223639 A JP2002223639 A JP 2002223639A JP 3867639 B2 JP3867639 B2 JP 3867639B2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit device
temperature
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002223639A
Other languages
English (en)
Other versions
JP2004064008A (ja
Inventor
浩二 沼崎
斎藤　　光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002223639A priority Critical patent/JP3867639B2/ja
Priority to US10/625,613 priority patent/US6953987B2/en
Publication of JP2004064008A publication Critical patent/JP2004064008A/ja
Application granted granted Critical
Publication of JP3867639B2 publication Critical patent/JP3867639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means

Description

【０００１】
【発明の属する技術分野】
本発明は、発熱素子と温度制約素子を搭載した回路基板がリードフレームの台座に貼り付けられ、全体が樹脂でモールドされた混成集積回路装置に関する。
【０００２】
【従来の技術】
混成集積回路装置の回路基板に搭載される素子には、抵抗体のように大きな使用電流のもとで発熱する素子（以下、発熱素子という）と、半導体のように使用温度に制約がある素子（以下、温度制約素子という）とがある。発熱素子の発生する熱は温度制約素子に悪影響を及ぼすため、従来の混成集積回路装置では、発熱素子に放熱部材を取り付けて放熱量を上げたり、発熱素子と温度制約素子をそれぞれ別の回路基板に搭載して使用してきた。
【０００３】
近年、混成集積回路装置の小型化の要請に伴って、温度制約素子と発熱素子を一枚の回路基板に搭載した混成集積回路装置が使用されつつある。例えば自動車で用いられる混成集積回路装置では、電子回路ユニット（ＥＣＵ）を小型化するために、モータやランプ等を駆動するための回路が、一枚のＥＣＵの回路基板に取り込まれるようになった。
【０００４】
図１０（ａ）〜（ｃ）に示す混成集積回路装置１００がその一例で、自動車で用いられるランプ駆動回路を取り込んだＥＣＵである。図１０（ａ）は電気回路の模式図で、図１０（ｂ）は混成集積回路装置１００の上面の模式図であり、図１０（ｃ）は図１０（ｂ）におけるＡ−Ａの断面図である。
【０００５】
図１０（ａ）の一点鎖線で囲まれた部分がＥＣＵ内に形成されるランプ駆動回路で、パワートランジスタ５１および抵抗４１から構成されている。ＥＣＵ内には、他に、ロジックＩＣやメモリＩＣからなる制御回路（図示を省略）がある。ＥＣＵの外部にあるバッテリ９２に接続されたランプ９１は、抵抗４１を介してパワートランジスタ５１に接続されており、制御回路からの信号によりパワートランジスタ５１を流れる電流が制御されて駆動される。
【０００６】
パワートランジスタ５１と抵抗４１は、使用時に大きな電流が流れて発熱するため、どちらも発熱素子である。抵抗４１は、一般的な許容温度は３００〜５００℃であり、使用温度に対して余裕があり温度制約素子ではない。一方、半導体素子であるパワートランジスタ５１は、許容温度は１５０℃以下であり、使用温度に制約がある温度制約素子である。また、ロジックＩＣやメモリＩＣの半導体素子は、使用電流が小さく発熱しないため発熱素子ではないが、使用温度に制約がある温度制約素子である。
【０００７】
図１０（ｂ）に示す混成集積回路装置１００では、発熱素子の代表例である抵抗４１と、温度制約素子の代表例であるパワートランジスタ５１とが、回路基板である一枚のアルミナ（Ａｌ２Ｏ３）基板３上に搭載されている。このようにして、図１０（ａ）のランプ駆動回路が、一枚のアルミナ基板３に形成されている。
【０００８】
図１０（ｂ），（ｃ）に示すように、発熱素子４１と温度制約素子５１が搭載されたアルミナ基板３は、銅（Ｃｕ）からなるリードフレーム２の台座２ａに接着剤によって貼り付けられている。アルミナ基板３に形成されたパッド３０とリードフレーム２のリードピン２ｂは、ワイヤボンディングによるワイヤ６で接続されている。また、アルミナ基板３、台座２ａおよびワイヤ６からなる全体は、図１０（ｂ），（ｃ）の破線で示したように、リードピン２ｂが突き出るようにして、樹脂１によりモールド封止されている。
【０００９】
【発明が解決しようとする課題】
図１０（ｂ），（ｃ）に示す混成集積回路装置１００では、発熱素子の代表例である抵抗４１と、温度制約素子の代表例であるパワートランジスタ５１とが、回路基板である一枚のアルミナ基板３上に搭載されている。従って、発熱素子４１で発生した熱が温度制約素子５１に伝達し、温度制約素子５１が温度上昇して動作不良を起こし易い状態になっている。このため、印加電力を制限して発熱素子４１の発熱量を抑え、温度制約素子５１に伝達する熱を抑制するといった方法がとられる。しかしながら、この方法では印加電力を制限しているため、本来の個々の素子４１，４２が持つ許容電力に対して、全体として十分な許容電力を確保できていない。
【００１０】
アルミナ基板３のサイズを大きくして放熱性能を上げ、温度制約素子５１に伝達する熱を抑制するといった方法を取ることもできる。しかしながら、この方法は混成集積回路装置１００の小型化の要請に相反し、混成集積回路装置１００が大型化してしまう。また、アルミナ基板３に放熱フィンを備えることによって放熱性能を上げ、温度制約素子５１，５２に伝達する熱を抑制するといった方法を取ることもできる。しかしながら、この方法では混成集積回路装置１００の製造コストが増大してしまう。
【００１１】
以上に述べた熱伝達の問題は、発熱素子と温度制約素子を搭載した回路基板をリードフレームの台座上に貼り付け、全体が樹脂によってモールドされた混成集積回路装置だけでなく、マルチチップパッケージ装置においても発生する。発熱チップと温度制約チップを同じリードフレームの台座上に貼り付けたマルチチップパッケージ装置においては、発熱チップで発生した熱がリードフレームの台座を介して直接温度制約チップに伝達する。従って、前記の混成集積回路装置に較べ、さらに温度制約チップが動作不良を起こし易い状態になる。
【００１２】
そこで本発明は、発熱素子と温度制約素子を搭載した回路基板がリードフレームの台座に貼り付けられ、全体が樹脂でモールドされた混成集積回路装置において、全体として十分な許容電力を確保し、かつ小型で低コストな混成集積回路装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１〜７に記載の発明は、混成集積回路装置に関する発明である。
【００１４】
上記目的を達成するために、請求項１に記載の混成集積回路装置は、動作時に発熱が生じる発熱素子と使用温度に制約を有する温度制約素子とが同じ回路基板に搭載され、前記回路基板がリードフレームの台座上に接着剤により貼り付けられ、前記回路基板と台座が樹脂でモールドされた混成集積回路装置において、前記台座には、発熱素子と温度制約素子の間に位置する部分を含めて、前記発熱素子を取り囲むように、刳り貫き部が形成されることを特徴としている。また、請求項２に記載の混成集積回路装置は、前記刳り貫き部が、前記発熱素子の直下に位置する台座部分を含んで形成されることを特徴としている。
【００１５】
一般的に、回路基板を構成する絶縁材料とリードフレームを構成する金属材料では熱伝導率に大きな差があり、リードフレームの熱伝導率のほうが回路基板の熱伝導率よりかなり大きい。従って、発熱素子と温度制約素子を搭載した回路基板がリードフレームの台座上に貼り付けられ、前記回路基板と台座が樹脂でモールドされた混成集積回路装置においては、発熱素子で発生した熱の多くが台座を介して温度制約素子に伝達する。
【００１６】
本発明のリードフレームの台座には、発熱素子と温度制約素子の間に位置した部分を含めて、前記発熱素子を取り囲むように、また、前記発熱素子の直下に位置する台座部分を含んで、刳り貫き部が形成される。これによって、発熱素子で発生した熱の台座を介した周囲への伝達経路が、刳り貫き部の存在により制限される。従って、この刳り貫き部が熱伝達の障害となり、発熱素子で発生した熱の台座を介した温度制約素子への伝達が抑制される。これによって、温度制約素子の温度上昇が抑えられ、混成集積回路装置の全体として許容電力を十分に確保することができる。また、回路基板を大きくすることもなく、新たな放熱部品の追加もないため、小型で低コストな混成集積回路装置とすることができる。
【００１７】
請求項３に記載の発明は、前記リードフレームの台座が、同じリードフレームから形成されるリードピンより厚く形成され、前記台座の回路基板が貼り付けられていない側の面が、モールド樹脂から露出していることを特徴としている。
【００１８】
これによれば、前記刳り貫き部の効果に加えて、厚く形成された台座をヒートシンクとして使用することにより、温度制約素子の温度上昇を防止したり、発熱素子の発生する熱を混成集積回路装置の外部へ逃がすことができる。
【００２１】
請求項４に記載の発明は、刳り貫き部がプレス加工により打ち抜き形成されることを特徴としている。これによれば、モールド時に打ち抜き形成された刳り貫き部に熱伝導率の小さな樹脂が充填されるため、発熱素子で発生した熱の温度制約素子への伝達が抑制される。
【００２３】
請求項５〜７に記載の発明は、刳り貫き部がプレス加工により窪み形成されることを特徴としている。これによれば、回路基板の接着時に窪み形成された刳り貫き部に熱伝導率の小さな接着剤が充填され、もしくは刳り貫き部に空洞が形成されるため、発熱素子で発生した熱の温度制約素子への伝達が抑制される。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２９】
（第１の実施形態）
図１（ａ）〜（ｄ）に、本実施形態における混成集積回路装置１０１を示す。図１（ａ）は、混成集積回路装置１０１の上面の模式図である。また、図１（ｂ）は図１（ａ）におけるＡ−Ａの断面図であり、図１（ｃ）は図１（ｂ）におけるＣ部の拡大図である。また、図１（ｄ）は下面図である。以下、図１（ａ）〜（ｄ）に示した混成集積回路装置１０１について説明するが、図１０（ｂ），（ｃ）に示した従来の混成集積回路装置１００と同様の部分については同一の符号をつけ、その説明を省略する。
【００３０】
図１（ａ）〜（ｄ）に示した混成集積回路装置１０１は、図１０（ｂ），（ｃ）に示した従来の混成集積回路装置１００と同様に、発熱素子の代表例である抵抗４１と、温度制約素子の代表例であるパワートランジスタ５１とが、同じアルミナ基板３上に搭載されている。図１（ｃ）のＣ部拡大図に示すように、アルミナ基板３はリードフレーム２の台座２ａに接着剤７で貼り付けられている。また、発熱素子４１と温度制約素子５１が搭載されたアルミナ基板３と台座２ａは、全体が、樹脂１によってモールド封止されている。
【００３１】
本実施形態の混成集積回路装置１０１は、図１０（ｂ），（ｃ）に示した従来の混成集積回路装置１００と異なり、リードフレーム２の台座２ａに刳り貫き部２０が形成されている。
【００３２】
一般的に、回路基板を構成する絶縁材料とリードフレームを構成する金属材料には熱伝導率に大きな差がある。例えば、アルミナ基板３の熱伝導率は０．０３Ｗ／ｍｍ・Ｋであり、銅からなる台座２ａの熱伝導率は０．４０３Ｗ／ｍｍ・Ｋである。また、モールド樹脂１の熱伝導率はさらに小さくて、０．００１Ｗ／ｍｍ・Ｋである。従って、台座２ａの熱伝導率はアルミナ基板３の熱伝導率より１０倍以上大きい。このようにして、図１０（ｂ），（ｃ）に示した従来の混成集積回路装置１００においては、発熱素子４１である抵抗で発生した熱のかなりの部分が、台座２ａを介して温度制約素子であるパワートランジスタ５１に伝達する。
【００３３】
一方、本実施形態の混成集積回路装置１０１においては、台座２ａに刳り貫き部２０が形成されている。この刳り貫き部２０は、発熱素子４１である抵抗の直下に位置する部分を含み、発熱素子４１を取り囲むように台座２ａに形成されている。この刳り貫き部２０により、発熱素子４１で発生する熱の周囲への伝達経路が制限され、温度制約素子５１への熱伝達も抑制される。このようにして温度制約素子５１の温度上昇を抑制することができ、温度制約素子５１を許容温度以下にすることで、全体の印加電力を制限するといった必要もなくなる。従って、本実施形態の混成集積回路装置１０１においては、全体として十分な許容電力を確保することができる。
【００３４】
また、本実施形態の混成集積回路装置１０１は、回路基板であるアルミナ基板３を大きくしたり新たな放熱部品を追加することなく、発熱素子４１と温度制約素子５１の間の熱の問題を解決している。従って、本実施形態の混成集積回路装置１０１は、小型で低コストな混成集積回路装置とすることができる。
【００３５】
尚、本実施形態の混成集積回路装置１０１では、発熱素子４１を取り囲むように刳り貫き部２０を形成して熱の伝達経路を制限したことから、発熱素子４１の温度は刳り貫き部２０を形成しない場合に較べて上昇する。従って、本実施形態は、発熱素子４１の許容温度が高く設計されており、温度上昇に対し十分に余裕がある発熱素子４１を搭載する混成集積回路装置に適している。
【００３６】
次に、図１（ａ）〜（ｄ）に示す混成集積回路装置１０１の製造方法を、図２（ａ）〜（ｃ）と図３（ａ），（ｂ）に示す工程別の上面図を用いて説明する。
【００３７】
最初に、図２（ａ），（ｂ）に示すように、アルミナ基板３とリードフレーム２を別々に準備する。図２（ａ）に示すように、アルミナ基板３上にはパッド３０等の配線パターンが形成され、抵抗４１とパワートランジスタ５１の各素子が搭載される。図２（ｂ）に示すように、リードフレーム２には、プレス加工によって、台座２ａ、リードピン２ｂ、台座保持部２ｃ、リードピン保持部２ｄ、フレーム２ｅおよび刳り貫き部２０が打ち抜き形成される。
【００３８】
次に、図２（ｃ）に示すように、リードフレーム２の台座２ａ上に、図２（ａ）で準備したアルミナ基板３を、接着剤により貼り付ける。その後、アルミナ基板３に形成されたパッド３０とリードピン２ｂとを、ワイヤボンディングによるワイヤ６で接続する。
【００３９】
次に、図３（ａ）の破線で示すように、リードフレーム２の台座保持部２ｃとリードピン保持部２ｄの内側にある台座２ａ、回路基板３およびワイヤ６の全体を、樹脂１によりモールド封止する。
【００４０】
最後に、図３（ｂ）に示すように、プレス加工によってリードピン２ｂ、リードピン保持部２ｄおよび台座保持部２ｃを切断して、混成集積回路装置１０１が完成する。尚、図３（ｂ）の混成集積回路装置１０１内には、切り離された台座保持部２ｃの一部が台座２ａに連結して残るが、簡単化のために図示は省略した。
【００４１】
本実施形態の混成集積回路装置１０１では、従来の混成集積回路装置１００と較べて、台座２ａに刳り貫き部２０が追加形成されている。この刳り貫き部２０の形成は、図２（ｂ）に示したリードフレーム２のプレス加工の打ち抜き型を変更するだけである。従って、図２（ａ）〜（ｃ）と図３（ａ），（ｂ）に示した製造方法は従来と同様で、製造コストも従来と変わらない。
【００４２】
（第２の実施形態）
第１実施形態では、発熱素子の直下に位置する部分を含み、発熱素子を取り囲むように台座に刳り貫き部が形成された混成集積回路装置を示した。本実施形態は、温度制約素子の直下に位置する部分を含み、温度制約素子を取り囲むように台座に刳り貫き部が形成された混成集積回路装置に関する。以下、本実施形態を図に基づいて説明する。
【００４３】
図４に、本実施形態における混成集積回路装置１０２の下面の模式図を示す。尚、図１（ｄ）に示した第１実施形態の混成集積回路装置１０１と同様の部分については同一の符号をつけ、その説明は省略する。
【００４４】
図４に示すように、本実施形態における混成集積回路装置１０２では、第１実施形態における混成集積回路装置１０１と異なり、刳り貫き部２１が、温度制約素子５１の直下に位置する部分を含んで、温度制約素子５１を取り囲むように台座２ａに形成されている。
【００４５】
第１実施形態の混成集積回路装置１０１では、発熱素子４１を取り囲むように台座２ａに形成された刳り貫き部２０により、発熱素子４１で発生した熱の周囲への伝達が抑制された。本実施形態の混成集積回路装置１０２では、温度制約素子５１を取り囲むように台座２ａに形成された刳り貫き部２１により、周囲からの温度制約素子５１へ流入する熱の伝達が抑制される。従って、この場合も、発熱素子４１で発生した熱の温度制約素子５１への伝達が抑制される。
【００４６】
尚、第１実施形態は温度上昇に対して余裕がある発熱素子４１を搭載する混成集積回路装置１０１に適していた。一方、本実施形態の混成集積回路装置１０２では、発熱素子４１の直下に対応する位置には台座２ａが存在しているため、発熱素子４１の熱は周りに放熱される。従って、本実施形態は温度上昇に対して余裕がない発熱素子４１を搭載する混成集積回路装置に適する。また、本実施形態は温度制約素子５１を取り囲むように台座２ａに刳り貫き部２１を形成して熱の伝達経路を制限している。このため、発熱量の小さい温度制約素子５１を搭載した混成集積回路装置に適している。
【００４７】
（第３の実施形態）
第１実施形態では、発熱素子の直下に位置する部分を含み、発熱素子を取り囲むように台座に刳り貫き部が形成された混成集積回路装置を示した。本実施形態は、発熱素子の直下に位置する部分には台座の一部を残し、その周りで発熱素子を取り囲むように刳り貫き部が形成された混成集積回路装置に関する。以下、本実施形態を図に基づいて説明する。
【００４８】
図５に、本実施形態における混成集積回路装置１０３の下面の模式図を示す。尚、図１（ｄ）に示した第１実施形態の混成集積回路装置１０１と同様の部分については同一の符号をつけ、その説明は省略する。
【００４９】
図５に示すように、本実施形態における混成集積回路装置１０３では第１実施形態における混成集積回路装置１０１と異なり、発熱素子４１の直下に位置する部分には、台座の一部である直下ランド２２ａが残されている。直下ランド２２ａはランド保持部２２ｂによって台座２ａの本体部分に連結し、刳り貫き部２２は発熱素子４１を取り囲むように台座２ａに形成されている。
【００５０】
第１実施形態の場合と同様に、刳り貫き部２２の存在により発熱素子４１で発生した熱の温度制約素子５１への伝達が抑制されるが、本実施形態の場合には、ランド保持部２２ｂによって熱の伝達方向と伝達量をさらに制御できる。発熱素子４１で発生した熱は、最初に直下ランド２２ａに伝達し、ランド保持部２２ｂを通って周りに伝達していく。従って、ランド保持部２２ｂの取り付け位置および幅を適宜設定することで、発熱素子４１で発生した熱の伝達方向と伝達量を変えることができる。これにより、回路基板３上における発熱素子４１と温度制約素子５１の種々の許容温度と配置に対応して、最適な熱負荷のバランスに設計することができる。
【００５１】
（第４の実施形態）
第１実施形態では、発熱素子の直下に位置する部分を含み、発熱素子を取り囲むように台座に刳り貫き部が形成された混成集積回路装置を示した。また、第２実施形態では、温度制約素子の直下に位置する部分を含み、温度制約素子を取り囲むように台座に刳り貫き部が形成された混成集積回路装置を示した。本実施形態は、発熱素子と温度制約素子の間に位置する部分で台座に刳り貫き部が形成された混成集積回路装置に関する。以下、本実施形態を図に基づいて説明する。
【００５２】
図６（ａ），（ｂ）に、各々、本実施形態における混成集積回路装置１０４，１０５の下面の模式図を示す。尚、図１（ｄ）に示した第１実施形態の混成集積回路装置１０１と同様の部分については同一の符号をつけ、その説明は省略する。
【００５３】
図６（ａ）に示す混成集積回路装置１０４では、第１実施形態における混成集積回路装置１０１と異なり、刳り貫き部２３が、発熱素子４１と温度制約素子５１の間に位置する部分に形成されている。
【００５４】
第１実施形態の混成集積回路装置１０１では、発熱素子４１を取り囲むように台座２ａに形成された刳り貫き部２０により、発熱素子４１で発生した熱の周囲への伝達が抑制された。また、第２実施形態の混成集積回路装置１０２では、温度制約素子５１を取り囲むように台座２ａに形成された刳り貫き部２１により、周囲より温度制約素子５１へ流入する熱の伝達が抑制された。本実施形態の混成集積回路装置１０４では、発熱素子４１と温度制約素子５１の間に位置する部分で台座２ａに形成された刳り貫き部２３により、熱の伝達経路が制限される。従ってこの場合も、発熱素子４１で発生した熱の温度制約素子５１への伝達が抑制される。
【００５５】
図６（ｂ）に示すように、刳り貫き部２４によって、台座２ａが、発熱ランド２４ａと温度制約ランド２４ｂに完全に分離するようにしてもよい。図６（ｂ）に示す混成集積回路装置１０５では、図６（ａ）に示す混成集積回路装置１０４と比較し、発熱素子４１で発生した熱の温度制約素子５１への伝達がさらに抑制される。
【００５６】
尚、図６（ｂ）の台座２ａは発熱ランド２４ａと温度制約ランド２４ｂに完全に分離されているが、製造途中においては図２（ｂ）に示すように、台座保持部２ｃによってフレーム２ｅに連結している。従って、回路基板３の搭載は、他の実施形態と同様にして、図２（ｃ）に示した工程で行なうことができる。
【００５７】
（第５の実施形態）
第１〜第４実施形態の混成集積回路装置に形成された刳り貫き部は、プレス加工により台座の一部が完全に打ち抜かれた刳り貫き部であった。本実施形態は、プレス加工により台座の一部に窪みが形成された刳り貫き部を有する混成集積回路装置に関する。以下、本実施形態を図に基づいて説明する。
【００５８】
図７（ａ），（ｂ）に、各々、本実施形態における混成集積回路装置１０６，１０７の断面の模式図を示す。図７（ａ），（ｂ）は、第１実施形態の図１（ｃ）のＣ部拡大図に対応する図である。尚、図１（ｃ）と同様の部分については同一の符号をつけ、その説明は省略する。
【００５９】
図７（ａ），（ｂ）に示すように、本実施形態の混成集積回路装置１０６では、第１実施形態の図１（ｃ）に示す台座２ａが完全に打ち抜かれた刳り貫き部２０と異なり、台座２ａに窪みが形成された刳り貫き部２５となっている。図７（ａ）は、窪みが形成された刳り貫き部２５が回路基板３の接着時に接着剤７によって完全に埋め込まれた場合であり、図７（ｂ）は接着剤７によって完全に埋め込まれることなく、空洞が形成された場合である。
【００６０】
第１実施形態の混成集積回路装置１０１では、刳り貫き部２０は熱伝導率の低い樹脂１によってモールドされるが、図７（ａ）の窪みが形成された刳り貫き部２５では、接着剤７が充填される。接着剤７の熱伝導率は０．００１Ｗ／ｍｍ・Ｋ以下が好まく、窪みの深さを調整することで、発熱素子４１から温度制約素子５１への熱の伝達を制御することができる。尚、言うまでもなく、図７（ｂ）に示すように、窪みが形成された刳り貫き部２５は空洞であってもよい。
【００６１】
本実施形態の刳り貫き部２５の窪み形成は、プレス加工の型を変更するだけで、図２（ｂ）に示すリードフレーム２のプレス加工時に、他の部分の打ち抜き加工と同時に行なうことができる。従って、製造コストが増大することもない。尚、本実施形態の場合、アルミナ基板３を台座２ａへ貼り付けるに際して、接着剤７の余りが刳り貫き部２５の窪みに蓄えられるため、工程管理が容易になる。
【００６２】
（第６の実施形態）
第１〜第５実施形態の混成集積回路装置においては、リードフレームを構成する台座と他の構成要素（リードピン等）は同じ厚さであった。また、各素子を搭載した回路基板と台座の全体が、樹脂によってモールドされた混成集積回路装置であった。本実施形態は、リードフレームの台座が他の構成要素に較べて厚く形成され、回路基板を搭載しない側の台座の下面がモールド樹脂から露出した混成集積回路装置に関する。以下、本実施形態を図に基づいて説明する。
【００６３】
図８に、本実施形態における混成集積回路装置１０８の断面の模式図を示す。尚、図１（ｂ）と同様の部分については同一の符号をつけ、その説明は省略する。
【００６４】
図８に示すように、本実施形態の混成集積回路装置１０８では、リードフレーム２’の台座２ａ’がリードピン２ｂ’に較べて厚く形成されている。また、台座２ａ’の回路基板３を搭載しない側の下面は、モールド樹脂１から露出している。これにより、本実施形態の混成集積回路装置１０８においては、厚く形成された台座２ａ’をヒートシンクとして使用することにより、温度制約素子の温度上昇を防止したり、発熱素子４１の発生する熱を混成集積回路装置１０８の外部へ逃がすことができる。
【００６５】
図８の混成集積回路装置１０８では、窪みが形成された刳り貫き部２６となっているが、刳り貫き部２６は台座２ａ’が完全に打ち抜かれたものであってもよい。また、刳り貫き部２６は発熱素子４１の周りに形成されているが、温度制約素子５１の周りに形成してもよい。刳り貫き部２６の存在により、第１〜第５実施形態の混成集積回路装置１０１〜１０７で説明したのと同様に、発熱素子４１から温度制約素子５１への熱の伝達を制御することができる。
【００６６】
本実施形態に用いられている台座２ａ’とリードピン２ｂ’の厚みの異なるリードフレーム２’は、図２（ｂ）で説明したリードフレーム２のプレス加工時に、プレス加工の型を変更するだけで、同じように加工形成することができる。
【００６７】
尚、本実施形態の混成集積回路装置１０８では、リードフレーム２’の厚い台座２ａ’がヒートシンクとして利用できることから、特に温度制約の厳しい温度制約素子５１や特に発熱量の大きな発熱素子４１を搭載する混成集積回路装置に適している。
【００６８】
（第７の実施形態）
第１〜第６実施形態は、発熱素子と温度制約素子を搭載した回路基板がリードフレームの台座に貼り付けられ、全体が樹脂でモールドされた混成集積回路装置に関するものであった。本実施形態は、発熱チップと温度制約チップが同じリードフレームの台座面上に貼り付けられ、各チップと台座が樹脂でモールドされたマルチチップパッケージ装置に関する。以下、本実施形態を図に基づいて説明する。
【００６９】
図９（ａ）〜（ｃ）に、本実施形態におけるマルチチップパッケージ装置２０１を示す。図９（ａ）は、マルチチップパッケージ装置２０１の上面の模式図である。また、図９（ｂ）は図９（ａ）におけるＡ−Ａの断面図であり、図９（ｃ）は下面図である。以下、図９（ａ）〜（ｃ）に示したマルチチップパッケージ装置２０１について説明するが、図１（ａ）〜（ｄ）に示したの混成集積回路装置１０１と同様の部分については同一の符号をつけ、その説明を省略する。
【００７０】
図９（ａ）〜（ｃ）に示したマルチチップパッケージ装置２０１には、発熱チップの代表例であるパワートランジスタチップ４２と、温度制約チップの代表例であるロジックＩＣチップ５２とが、同じリードフレーム２の台座２ａ面上に接着剤７で貼り付けられている。また、各チップ４２，５２に形成されたパッド（図示を省略）とリードフレーム２のリードピン２ｂが、ワイヤボンディングによるワイヤ６で接続され、各チップ４２，５２同士もワイヤ６０で接続される。さらに発熱チップ４２と温度制約チップ５２が搭載された台座２ａは、全体が、樹脂１によってモールド封止されている。
【００７１】
第１〜第６実施形態で示したの混成集積回路装置１０１〜１０８では、発熱素子４１で発生した熱は、中間にあるアルミナ基板３を介して台座２ａに伝わり、次に台座２ａを介して温度制約素子５１に伝達する。一方、本実施形態のマルチチップパッケージ装置２０１では、発熱チップ４２で発生した熱は、台座２ａを介して直接、温度制約チップ５２に伝達する。従って、発熱チップ４２で発生した熱の大部分が温度制約チップ５２に伝達し、中間にあるアルミナ基板３を介する混成集積回路装置１０１〜１０８の場合よりも、温度制約チップ５２に対する温度条件はさらに厳しくなる。
【００７２】
図９（ａ）〜（ｃ）に示した本実施形態のマルチチップパッケージ装置２０１では、図６（ａ）に示した第４実施形態の混成集積回路装置１０４と同様に、台座２ａの発熱チップ４２と温度制約チップ５２の間に位置する部分に、刳り貫き部２７が形成されている。従って、マルチチップパッケージ装置２０１においても、図６（ａ）の混成集積回路装置１０４と同様に、刳り貫き部２７の存在により熱の伝達経路が制限され、発熱チップ４２で発生した熱の温度制約チップ５２への伝達が抑制される。このようにして、混成集積回路装置と同様に、マルチチップパッケージ装置においても、リードフレームに刳り貫き部を形成することで、十分な許容電力を持ち小型で低コストなマルチチップパッケージ装置を得ることができる。
【００７３】
尚、図９（ａ）〜（ｃ）のマルチチップパッケージ装置２０１では、刳り貫き部２７を発熱チップ４２と温度制約チップ５２の間に位置する台座部分に形成しているが、発熱チップ４２を取り囲むように形成してもよいし、温度制約チップ５２を取り囲むように形成してもよい。また、図９（ａ）〜（ｃ）のマルチチップパッケージ装置２０１では、同じ厚さの台座２ａとリードピン２ｂが用いられ、各チップ４２，５２と台座２ａの全体が樹脂１によってモールドされている。これに限らず、図８の混成集積回路装置１０８と同様に、リードフレームの台座がリードピンより厚く形成され、台座の発熱チップと温度制約チップが貼り付けられていない側の面が、モールド樹脂から露出するようにしたマルチチップパッケージ装置であってもよい。これによって、厚く形成された台座をヒートシンクとして使用することにより、温度制約チップの温度上昇を防止したり、発熱チップの発生する熱をマルチチップパッケージ装置の外部へ逃がすことができる。
【００７４】
マルチチップパッケージ装置の製造については、図２（ａ）〜（ｃ）と図３（ａ），（ｂ）に示した混成集積回路装置の製造方法と同様の方法で製造することができ、その説明は省略する。
【００７５】
（他の実施形態）
第１〜第６実施形態で示した混成集積回路装置では、発熱素子として抵抗を代表例として説明した。発熱素子としてはこれらに限定されるものではなく、例えば、インダクタンス等であってもよい。また、前記の各実施形態で温度制約素子の代表例として説明したパワートランジスタは発熱素子でもある。本発明においては、発熱量が大きくて周辺に配置される素子に熱影響を及ぼす素子は発熱素子であり、この発熱素子を搭載する混成集積回路装置に対して、本発明を適用することができる。
【００７６】
また、第１〜第６実施形態で示した混成集積回路装置では、温度制約素子としてパワートランジスタを代表例として説明した。パワートランジスタは、自己発熱によって動作温度が上がり、許容温度との差に余裕がない状態の素子であるが、温度制約素子としてはこれに限定されるものではない。例えばメモリＩＣやロジックＩＣも温度制約素子である。本発明においては、周辺から伝達される熱によって温度が上がり、動作が制約される素子は温度制約素子であり、この温度制約素子を搭載する混成集積回路装置に対して、本発明を適用することができる。
【００７７】
さらに、前記の各実施形態では回路基板としてアルミナ基板を例にして説明したが、他のセラミック基板や、ガラスエポキシ等の樹脂基板であってもよい。リードフレームの金属材料に較べて熱伝導率が小さな回路基板に、発熱素子および温度制約素子を混在して搭載する混成集積回路装置に対して、本発明は好適である。
【００７８】
第７実施形態で示したのマルチチップパッケージ装置では、発熱チップとしてパワートランジスタチップを代表例として説明した。発熱チップとしてはこれらに限定されるものではなく、例えば、ＬＤＭＯＳチップであってもよい。本発明においては、発熱量が大きくて周辺に配置されるチップに熱影響を及ぼすチップは発熱チップであり、この発熱チップを搭載するマルチチップパッケージ装置に対して、本発明を適用することができる。
【００７９】
また、第７実施形態で示したマルチチップパッケージ装置では、温度制約チップとしてロジックＩＣチップを代表例として説明した。温度制約チップとしてはこれらに限定されるものではなく、例えば、メモリＩＣチップであってもよい。本発明においては、周辺から伝達される熱によって温度が上がり、動作が制約されるチップは温度制約チップであり、この温度制約チップを搭載するマルチチップパッケージ装置に対して、本発明を適用することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１実施形態における混成集積回路装置の上面の模式図である。（ｂ）は（ａ）におけるＡ−Ａの断面図であり、（ｃ）は（ｂ）におけるＣ部の拡大図である。また（ｄ）は、下面図である。
【図２】（ａ）〜（ｃ）は、本発明の混成集積回路装置の製造方法を示す工程別の上面図である。
【図３】（ａ），（ｂ）は、本発明の混成集積回路装置の製造方法を示す工程別の上面図である。
【図４】本発明の第２実施形態における混成集積回路装置の下面の模式図である。
【図５】本発明の第３実施形態における混成集積回路装置の下面の模式図である。
【図６】（ａ），（ｂ）は、本発明の第４実施形態における混成集積回路装置の下面の模式図である。
【図７】（ａ），（ｂ）は、本発明の第５実施形態における混成集積回路装置の断面の模式図である。
【図８】本発明の第６実施形態における混成集積回路装置の断面の模式図である。
【図９】（ａ）は本発明の第７実施形態におけるマルチチップパッケージ装置の上面の模式図で、（ｂ）は（ａ）におけるＡ−Ａの断面図であり、（ｃ）は下面図である。
【図１０】（ａ）は電気回路の模式図で、（ｂ）は従来の混成集積回路装置の上面の模式図であり、（ｃ）は（ｂ）におけるＡ−Ａの断面図である。
【符号の説明】
１００〜１０８ 混成集積回路装置
２０１ マルチチップパッケージ装置
１ （モールド）樹脂
２、２’ リードフレーム
２ａ、２ａ’ 台座
２ｂ、２ｂ’ リードピン
２ｃ 台座保持部
２ｄ リードピン保持部
２ｅ フレーム
２０〜２７ 刳り貫き部
２２ａ 直下ランド
２２ｂ ランド保持部
２４ａ 発熱ランド
２４ｂ 温度制約ランド
３ 回路基板
３０ パッド
４１ 発熱素子
４２ 発熱チップ
５１ 温度制約素子
５２ 温度制約チップ
６，６０ ワイヤ
７ 接着剤

Claims (7)

  1. 動作時に発熱が生じる発熱素子と、使用温度に制約を有する温度制約素子とが、同じ回路基板に搭載され、
    前記回路基板がリードフレームの台座上に接着剤により貼り付けられ、前記回路基板と台座が樹脂でモールドされた混成集積回路装置において、
    前記台座には、前記発熱素子と前記温度制約素子の間に位置する部分を含めて、前記発熱素子を取り囲むように、刳り貫き部が形成されることを特徴とする混成集積回路装置。
  2. 前記刳り貫き部が、前記発熱素子の直下に位置する台座部分を含んで形成されることを特徴とする請求項１に記載の混成集積回路装置。
  3. 前記リードフレームの台座が、同じリードフレームから形成されるリードピンより厚く形成され、
    前記台座の回路基板が貼り付けられていない側の面が、前記モールド樹脂から露出していることを特徴とする請求項１または２に記載の混成集積回路装置。
  4. 前記刳り貫き部が、プレス加工により、打ち抜き形成されることを特徴とする請求項１乃至３のいずれか１項に記載の混成集積回路装置。
  5. 前記刳り貫き部が、プレス加工により、窪み形成されることを特徴とする請求項１乃至３のいずれか１項に記載の混成集積回路装置。
  6. 前記窪み形成された刳り貫き部に、空洞が形成されることを特徴とする請求項５に記載の混成集積回路装置。
  7. 前記窪み形成された刳り貫き部に、前記接着剤が充填されることを特徴とする請求項５に記載の混成集積回路装置。
JP2002223639A 2002-07-31 2002-07-31 混成集積回路装置 Expired - Fee Related JP3867639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002223639A JP3867639B2 (ja) 2002-07-31 2002-07-31 混成集積回路装置
US10/625,613 US6953987B2 (en) 2002-07-31 2003-07-24 Composite integrated circuit device having restricted heat conduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002223639A JP3867639B2 (ja) 2002-07-31 2002-07-31 混成集積回路装置

Publications (2)

Publication Number Publication Date
JP2004064008A JP2004064008A (ja) 2004-02-26
JP3867639B2 true JP3867639B2 (ja) 2007-01-10

Family

ID=31943341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002223639A Expired - Fee Related JP3867639B2 (ja) 2002-07-31 2002-07-31 混成集積回路装置

Country Status (2)

Country Link
US (1) US6953987B2 (ja)
JP (1) JP3867639B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534613B2 (ja) * 2004-06-09 2010-09-01 株式会社デンソー 電子装置
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
DK2004155T3 (en) * 2006-03-29 2018-04-30 Wista Lab Ltd PROTEIN AGGREGATION INHIBITORS
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5167203B2 (ja) * 2009-06-29 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5301497B2 (ja) * 2010-05-20 2013-09-25 三菱電機株式会社 半導体装置
US8546904B2 (en) * 2011-07-11 2013-10-01 Transcend Information, Inc. Integrated circuit with temperature increasing element and electronic system having the same
JP5315405B2 (ja) * 2011-12-16 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2015156423A (ja) * 2014-02-20 2015-08-27 ローム株式会社 半導体装置
JP2016021469A (ja) * 2014-07-14 2016-02-04 日立金属株式会社 伝送モジュール及びそれに用いられる回路基板
US9763333B2 (en) * 2015-03-09 2017-09-12 Cooper Technologies Company Shared resistor pad bypass
CN106486451B (zh) * 2015-08-28 2019-04-16 苏州普福斯信息科技有限公司 Tsop封装引线框防分层结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
DE69227937T2 (de) 1991-02-12 1999-05-12 Matsushita Electronics Corp Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
JPH06140274A (ja) * 1992-03-19 1994-05-20 Tamura Seisakusho Co Ltd 複合電子部品
JPH0645476A (ja) * 1992-07-21 1994-02-18 Fujitsu Ltd 混成集積回路の製造方法
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
DE4417586A1 (de) * 1993-08-03 1995-02-09 Hewlett Packard Co Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
JPH0766355A (ja) 1993-08-30 1995-03-10 Sony Corp 半導体装置
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module
JPH09293802A (ja) 1996-04-26 1997-11-11 Toshiba Corp 半導体パッケージ
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP2001077270A (ja) 1999-09-07 2001-03-23 Nec Corp 半導体装置および半導体放熱構造製造方法
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP2003051578A (ja) * 2001-08-07 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Also Published As

Publication number Publication date
US6953987B2 (en) 2005-10-11
JP2004064008A (ja) 2004-02-26
US20040145038A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
US6528882B2 (en) Thermal enhanced ball grid array package
JP3867639B2 (ja) 混成集積回路装置
US5285352A (en) Pad array semiconductor device with thermal conductor and process for making the same
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
JP3516789B2 (ja) 半導体パワーモジュール
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
TWI226687B (en) Package for integrated circuit with thermal vias and method thereof
US7551455B2 (en) Package structure
US7034385B2 (en) Topless semiconductor package
JP2003115681A (ja) 電子部品の実装構造
JP5341339B2 (ja) 回路装置
JP3243920B2 (ja) 半導体装置
JP2005332918A (ja) 電子装置
US8120169B2 (en) Thermally enhanced molded leadless package
JP2004335493A (ja) 半導体装置の実装構造
JPH03174749A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JP2008140979A (ja) パッケージ型半導体装置
JP4013780B2 (ja) 半導体装置の実装構造
CN218004831U (zh) 半导体器件
JP5145596B2 (ja) 半導体装置
JP4225246B2 (ja) 電子装置の製造方法
JP2006294740A (ja) 電子装置
JP3955704B2 (ja) 電気接続箱

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees