JP4200812B2 - 半導体装置とその製造方法および電子回路装置 - Google Patents
半導体装置とその製造方法および電子回路装置 Download PDFInfo
- Publication number
- JP4200812B2 JP4200812B2 JP2003138875A JP2003138875A JP4200812B2 JP 4200812 B2 JP4200812 B2 JP 4200812B2 JP 2003138875 A JP2003138875 A JP 2003138875A JP 2003138875 A JP2003138875 A JP 2003138875A JP 4200812 B2 JP4200812 B2 JP 4200812B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrical component
- electrode
- wiring portion
- external electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置とその製造方法および電子回路装置に関し、特に受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）形態の半導体装置と、その製造方法およびそれを実装基板に実装してなる電子回路装置に関する。
【０００２】
【従来の技術】
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
【０００３】
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package ）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
【０００４】
さらに、受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰと呼ばれる複雑な形態のパッケージへと開発が進んでいる。
図１３は、上記の従来におけるＳｉＰ形態の半導体装置の一例の断面図である。
例えば、ＦＲ−４の樹脂基板１００上に配線１０１が形成され、これらを被覆して設けられたプリプレグが固化されて絶縁層１０２が形成されている。
絶縁層１０２には配線１０１に達する開口部１０２ａが形成されており、プラグ１０３が埋め込まれている。
プラグ１０３に接続して、下部電極１０４、誘電体膜１０５および上部電極１０６が積層されてなる受動素子の１つである容量素子や配線１０７が形成されている。
容量素子や配線１０７を被覆して設けられたプリプレグが固化されて絶縁層１０８が形成されている。
絶縁層１０８には容量素子の上部電極１０６や配線１０７に達する開口部１０８ａが形成されており、プラグ１０９が埋め込まれている。
プラグ１０９に接続して配線１１０が形成され、さらにバンプ１１１ａを有する半導体チップ１１１がフェースダウンで、即ち、バンプ１１１ａ形成面側から配線１１０に接続するようにマウントされている。
配線１１０や半導体チップ１１１を被覆して設けられたプリプレグが固化されて絶縁層１１２が形成されている。
絶縁層１１２には配線１１０に達する開口部１１２ａが形成されており、プラグ１１３が埋め込まれており、絶縁層１１２の表面においてプラグ１１３に接続するように導電層１１４を介してバンプ１１５が形成されている。
また、絶縁層１１２には、一部に切欠部１１２ｂが設けられて配線１１０ａが露出しており、容量素子などの外付け電気部品１１６がハンダ１１７などを介して接続されている。
【０００５】
また、例えば特許文献１には、ＢＧＡ（ボールグリッドアレイ）チップの対をなす電源用パッドとグランド用パッドの間隔を、プリント配線基板においてＢＧＡチップの搭載面の反対側の面に実装されるデカップリングコンデンサの電極間隔と見合うようにされた半導体集積回路が開示されている。
【０００６】
上記のような構成の半導体装置において、ＷＬＣＳＰ（ウェハレベルチップサイズパッケージ）に受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）を構成する場合、例えば、ＩＣチップ特性の変動とパッケージプロセスでの配線幅、絶縁層の厚さ、および、コンタクト抵抗などの変動により、フィルタの場合ではインサーションロスや透過帯域のシフトが発生しており、ＩＣチップとの整合回路やフィルタに用いるインダクタンスや静電容量素子などの受動素子の特性のばらつきを考慮してＳｉＰの設計を行なっている。
上記のようなＳｉＰに内蔵される素子の経時変化を含めた変化率について、一般的には５％以内に抑えることが目標とされている。
しかしながら、全てのフィルタ特性をあわせ込むことは困難であり、特性に大きな影響を及ぼすクリティカルな素子については内蔵することができず、図１３の外付け電気部品１１６のように外付けにしなければならない。
【０００７】
【特許文献１】
特開平９−２２３８６１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のようなＳｉＰにおいて、静電容量素子では限られた面積で単位容量を必要とするため、高誘電膜の形成が必要となる。
しかし、成膜温度６００℃程度では、樹脂基板上の電極材の変形や、マイグレーション絶縁層の熱劣化、樹脂基板全体の熱応力による反りなどの不具合が生じてしまう。
反対に、低温プロセスにすると単位当たりの容量が小さく、結晶化が進まないため、耐圧が小さくなってしまうという問題が生じる。
【０００９】
抵抗素子についても１０００℃程度の高温焼成を必要とし、同様の不具合が発生する。
また、内蔵の場合には、レーザなどによるトリミングを行なう場合があり、その洗浄方法によるコンタミネーション、基板へのダメージから工程に入れることが困難となっている。
【００１０】
本発明は上記の状況に鑑みてなされたものであり、従って本発明の目的は、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置と、その製造方法およびそれを実装基板に実装してなる電子回路装置を提供することである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、シリコン基板と、前記シリコン基板上に形成された受動素子と、前記受動素子を被覆する絶縁層と、前記受動素子に接続するように前記絶縁層内に形成された配線部と、前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、前記配線部に接続するように前記絶縁層の表面に形成された突起電極とを有する。
【００１２】
上記の本発明の半導体装置は、シリコン基板上に受動素子が形成され、これを被覆して絶縁層が形成されている。
受動素子に接続するように絶縁層内に配線部が形成され、また、この配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、さらに配線部に接続するように絶縁層の表面に突起電極が形成されている。
【００１３】
上記の目的を達成するため、本発明の半導体装置の製造方法装置は、シリコン基板上に受動素子を形成する工程と、前記受動素子に接続するように配線部を形成し、前記配線部に接続するように能動素子を含む半導体チップを内蔵しながら、前記受動素子を被覆して絶縁層を形成する工程と、前記配線部に接続するように前記保護層の表面に突起電極を形成する工程とを有する。
【００１４】
上記の本発明の半導体装置の製造方法は、シリコン基板上に受動素子を形成する。
次に、受動素子に接続するように配線部を形成し、配線部に接続するように能動素子を含む半導体チップを内蔵しながら、受動素子を被覆して絶縁層を形成する。
次に、配線部に接続するように保護層の表面に突起電極を形成する。
【００１５】
上記の目的を達成するため、本発明の電子回路装置は、半導体チップを内蔵し、前記半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置であって、前記パッケージ形態の半導体装置は、シリコン基板と、前記シリコン基板上に形成された受動素子と、前記受動素子を被覆する絶縁層と、前記受動素子に接続するように前記絶縁層内に形成された配線部と、前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、前記配線部に接続するように前記絶縁層の表面に形成された突起電極とを有する。
【００１６】
上記の本発明の電子回路装置は、半導体チップを内蔵し、半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置である。
パッケージ形態の半導体装置は、シリコン基板上に受動素子が形成され、受動素子が絶縁層により被覆され、受動素子に接続するように絶縁層内に配線部が形成され、配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、配線部に接続するように絶縁層の表面に突起電極が形成された構成である。
【００１７】
【発明の実施の形態】
以下に、本発明の半導体装置とその製造方法および電子回路装置の実施の形態について、図面を参照して説明する。
【００１８】
図１は本実施形態に係るＳｉＰ形態の半導体装置の模式断面図である。
例えば、シリコン基板１０上に酸化シリコンからなる下地絶縁膜１１が形成され、その上層に、例えばアルミニウムあるいは銅からなる下部電極１２、Ｔａ2Ｏ5 、ＢＳＴ、ＰＺＴ、ＢａＴｉＯ3 、窒化シリコン、ＰＩ（ポリイミド）あるいは酸化シリコンなどからなる誘電体膜１３、酸化シリコンあるいは窒化シリコンなどの誘電体膜の保護層１４、および、アルミニウムあるいは銅からなる上部電極１５が積層されており、誘電体膜１３を介して下部電極１２と上部電極１５が対向している部分が受動素子の１つである静電容量素子Ｃとなっている。
【００１９】
また、下地絶縁膜１１上にアルミニウムあるいは銅からなる配線１６が形成されており、静電容量素子および配線１６を被覆してＰＩ、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）、エポキシ樹脂、ポリアミドイミド樹脂などからなる第１絶縁層１７が形成されている。
第１絶縁層１７には、下部電極１２、上部電極１５および配線１６に達する開口部１７ａが形成されており、開口部１７ａ内に、バリアメタル膜（アンダーバンプメタル：ＵＢＭ膜とも称する）１８を介して、銅からなるプラグ１９ａと第１絶縁層１７上の配線１９ｂが一体に形成されている。
また、一部の配線はらせん状に形成され、受動素子の１つであるインダクタンス２０（Ｌ）が構成されている。
【００２０】
第１絶縁層１７上に、パッド２１ａを有する半導体チップ２１がフェースアップで、即ち、パッド２１ａ形成面の反対側の面側から、接着剤層２２により接着されてマウントされている。ここで、半導体チップ２１には能動素子が形成されており、半導体チップ２１のパッド２１ａ形成面におけるパッド２１ａを除く領域は酸化シリコンなどの保護層２１ｂで覆われている。
配線１９ｂや半導体チップ２１を被覆してＰＩなどからなる第２絶縁層２３が形成されている。
【００２１】
第２絶縁層２３には、半導体チップ２１のパッド２１ａおよび配線１９ｂに達する開口部２３ａが形成されており、開口部２３ａ内に、バリアメタル膜（ＵＢＭ膜）２４を介して、銅からなるプラグ２５ａと第２絶縁層２３上の配線２５ｂが一体に形成されている。
配線１９ｂに接続して、銅からなるポスト２７が形成されており、その間隙における第２絶縁層２３の上層にＰＩなどからなる絶縁性のバッファ層２８が形成されている。
この銅のポスト２７は、ポスト２７の間隙の第３絶縁層と、ガラスエポキシ系材料からなるＦＲ−４などの実装基板（マザー基板）との接続信頼性向上のためのバッファとしての役割を負う。
バッファ層２８の表面においてポスト２７に接続するように導電層２９を介してバンプ（突起電極）３０が形成されている。
また、一部の導電層２９ａにはバンプが形成されておらず、静電容量素子などの外付け電気部品３１の電極３１ａがハンダ３２などを介して接続されている。上記の構成において、プラグ（１９ａ、２５ａ）、配線（１９ｂ，２５ｂ）およびポスト２７などを総称して配線部を称することもある。また、第１絶縁層１７、第２絶縁層２３およびバッファ層２８などを総称して絶縁層と称することもある。
【００２２】
上記のように、本実施形態に係る半導体装置は、シリコン基板上に静電容量素子、インダクタンスおよび抵抗素子などの受動素子が形成されており、これを被覆して絶縁層が形成されており、受動素子に接続するように絶縁層内に配線部が形成され、また、この配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、さらに配線部に接続するように絶縁層の表面にバンプ（突起電極）が形成されている構成となっている。
上記の本実施形態に係る半導体装置は、シリコン基板上に受動素子が形成されているので、シリコン基板の耐熱性が高いことから、静電容量素子や抵抗素子などの受動素子を形成するのに必要な高温プロセスにおいても変形や反りなどを引き起こさず、耐熱性が向上したＳｉＰ形態の半導体装置である。
【００２３】
上記の半導体装置における外付け電気部品３１は、例えば、シリコン基板上に形成された受動素子、配線部および半導体チップを含む電子回路の調整用の電気部品である。例えばフィルタなどを構成する場合、特性に大きな影響を及ぼすクリティカルな素子について上記のように外付けで対応することができる。
また、上記の半導体装置における配線部は、例えば銅を含有する。銅は抵抗が低く電子回路の駆動速度の向上に寄与する。
【００２４】
次に、上記の本実施形態の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、オリフラまたはノッチを持つ多結晶／単結晶のシリコン基板（厚さ７２５μｍ、抵抗率１〜２０Ωｃｍ）１０について、ＣＶＤ（化学気相成長）法あるいは熱拡散法により、例えば４００ｎｍの膜厚の酸化シリコンを形成し、下地絶縁膜１１とする。
以降の工程においては、図３（ａ）に示すように、ウェハレベルでプロセスを進める。シリコン基板Ｗ（１０）の各ＳｉＰとなる領域Ａ毎に同様の加工がなされる。
【００２５】
次に、例えばスパッタリング法あるいは蒸着法などによりアルミニウムあるいは銅などを厚さ１μｍで堆積させ、パターン加工して下部電極１２とする。誘電体膜と接するところには酸化反応防止のためにＴｉＮ膜を５０ｎｍの膜厚で形成する。
次に、ＣＶＤ法またはスパッタリング法などにより、Ｔａ2 Ｏ5 、ＢＳＴ、ＰＺＴ、ＢａＴｉＯ3 、窒化シリコン、ＰＩ、および酸化シリコンなどから、必要な単位容量および耐圧に応じて選択して堆積させ、誘電体層１３とする。例えば、０. １ｐ〜４０ｐＦ程度のキャパシタではＴａ2 Ｏ5 を採用する。Ｔａ2 Ｏ5膜厚４０ｎｍでの単位容量は、７ｆＦ／μｍ2 程度である。耐圧は、１μＡ／ｃｍ2において４Ｖ程度である。
次に、ＣＶＤ法などにより、酸化シリコンあるいは窒化シリコンを堆積して誘電体層の保護層１４を形成し、ＲＩＥ（反応性イオンエッチング）などにより電極取り出し用の窓開けを行なう。
次に、例えばスパッタリング法あるいは蒸着法などによりアルミニウムあるいは銅などを厚さ１μｍで堆積させ、パターン加工して上部電極１５とする。以上のようにして、下部電極１２、誘電体層１３および上部電極１５からなる静電容量素子を形成する。
一方、上記の上部電極１５の形成と同時に絶縁膜１１上のその他の配線１６をパターン形成しておく。
【００２６】
次に、図２（ｂ）に示すように、スピンコート法、印刷法あるいはディスペンス法などにより、ＰＩ、ＰＢＯ、エポキシ樹脂あるいはポリアミドイミド樹脂などを供給し、少なくとも５０μｍの膜厚で第１絶縁層１７を形成する。これは受動素子へのシリコン基板からの影響を防止するためである。
【００２７】
感光性ＰＩを用いる場合には、以下の成膜条件により５０μｍ厚として成膜する。
【００２８】
未硬化の感光性ＰＩの粘度：２００Ｐ
スピンコート：８００ｒｐｍ／３０秒＋１５００ｒｐｍ／３０秒
プリベーク：９０℃／３００秒＋１１０℃／３００秒
ポストキュア：１５０℃／０．５時間＋２５０℃／１時間
【００２９】
次に、下部電極１２、上部電極１５および配線１６に達する開口部１７ａを第１絶縁膜１７に形成する。
【００３０】
開口部径：３０μｍφ
露光波長：ブロードバンドの光（ｇ線以降を含む光）
露光エネルギー：４００ｍＪ／ｃｍ2
現像：Ｊ．Ｅ．Ｔ（Ｊｕｓｔ Ｅｔｃｈ Ｔｉｍｅ）×１．５倍にてスプレー現像
【００３１】
次に、スカム処理を行い、シードスパッタリングを以下条件で行なって、Ｔｉ／Ｃｕからなるバリアメタル膜（ＵＢＭ膜）１８を形成する。
【００３２】
Ｔｉ／Ｃｕ：１６０ｎｍ／６００ｎｍの成膜
真空度：３．６×１０-3Ｐａ
スパッタリング圧力：６．１×１０-1Ｐａ
Ａｒ流量：１１０〜１１５ｃｍ3 ／ｍｉｎ
スパッタリング電力：２０００〜３０００Ｗ
【００３３】
次に、図２（ｃ）に示すように、開口部１７ａと配線形成領域以外にメッキされるのを防止するために、レジスト塗布、現像、スカム処理を行い、開口部１７ａと配線形成領域を開口するパターンのレジスト膜（不図示）を成膜する。
次に、レジスト膜をマスクとして電解メッキにより銅をメッキし、銅からなるプラグ１９ａと第１絶縁層１７上の配線１９ｂを一体に形成する。また、受動素子の１つであるインダクタンス２０も同時にパターン形成する。
電解メッキ後、レジスト膜を除去し、アッシャー処理を行い、銅の酸化膜除去のため、ライトエッチを行い、銅エッチングおよびバリアメタル膜（ＵＢＭ膜）１８のエッチングを行う。
【００３４】
次に、第１絶縁層１７上に、パッド２１ａを有する半導体チップ２１を、フェースアップで、即ち、パッド２１ａ形成面の反対側の面側から、接着剤層２２により接着してマウントする。
【００３５】
ここで、上記の半導体チップ２１の形成方法について説明する。
半導体チップ２１は樹脂で埋め込むため、薄型化が必須となる。薄型化するため、ＩＣチップとなるウェハの表面にバックグラインド用保護テープをラミネートし、裏面から研削する。バックグラインド用保護テープ自体に粘着層があるので、加熱することなく、加圧ローラにて貼り付けを行うことができる。例えば、非ＵＶタイプのサポートタイプで、総厚２９５μｍのものを用いることができる。
保護テープ貼り付け後、ＧａＡｓの場合は、＃６００砥石、スピンドル回転数３０００ｒｐｍで粗研削し、＃２０００砥石、スピンドル回転数３０００ｒｐｍで７０μｍの研削を行う。２段階の砥石を使用し、仕上がりを５０μｍ厚とする。
【００３６】
５０μｍ厚のウェハ状態で、ダイアタッチフィルム（ＤＡＦ）をウェーハ裏面にラミネートする。ＤＡＦは、ダイシング用シートと一体型のもので、ダイシングシート（ポリオレフィン）１００μｍ厚、接着層５μｍ厚、ダイアタッチフィルム１０〜５０μｍ厚の３層が積層された構造である。ラミネートは、手動または自動機で行なう。自動機の場合の条件例を以下に示す。
【００３７】
日東電工製（ＰＭ−８５００）を使用する場合
温度：４０℃
圧力：１５Ｎ／ｃｍ2
ラミネート速度：１０ｍｍ／秒
【００３８】
上記条件で、ダイシング用リングに貼りあわせ後、バックグラインド保護テープを剥離しダイシングを行なう。
ダイシング条件は、上記ダイシングフィルムとの一体型ではウェーハ材料により以下のような条件により分けて行なう。
【００３９】
シリコン（５０μｍ厚）の場合
ブレード：２０５０ ２７ＨＥＣＣ（ＤＩＳＣＯ社）
スピンドル回転数：３０００ｒｐｍ
送り速度：３０ｍｍ／秒
ＧａＡｓ（５０μｍ厚）の場合
ブレード：ＺＨ２２６Ｊ−ＳＥ ２７ＨＡＢＢ（ＤＩＳＣＯ社）
スピンドル回転数：３０００ｒｐｍ
送り速度：５ｍｍ／秒
切り込み量：４０〜８５μｍ
【００４０】
上記条件によりフルカットダイシングを行い、図３（ｂ）に示すように個片化された半導体チップＣＰ（２１）を得る。
次に、個片化された半導体チップ２１を上記のように受動素子が形成されたシリコン基板にマウントするが、このときの半導体チップ２１をダイシングテープからピックアップする条件は、例えば以下の通りである。
【００４１】
ニードルを用いたピックアップの場合
プランジアップ速度（ニードルの突き上げ速度）：８０〜１００ｍｍ／秒
ピックアップ保持時間（突き上げ状態で止める時間）：５０×１０ｍ・秒
ピックアップリフト（最も近づいたときのニードル先端からピックアップまでの距離）：４００μｍ
エキスパンド（チップ間距離）：５μｍ
ニードルレスの場合
ストローク：３０００μｍ
速度：１０ｍｍ／秒
【００４２】
ツールは、セラミックス、ラバーあるいは全芳香族ポリイミド樹脂からなる超耐熱性プラスチックなどからなる。
【００４３】
マウントは、ステージ温度１１０℃、荷重１Ｎ／Ｄｉｅ、時間１秒で、ピール強度１ｋｇｆ以上において行う。
シリコン基板との合わせ精度は、５μｍである。精度測定は、画像処理にて、シリコン基板のターゲットとＩＣチップ裏面の重心補正により行う。
マウント後は、ポストキュアを１６０℃で１時間行う。
【００４４】
次に、図４（ａ）に示すように、スピンコート法、印刷法あるいはディスペンス法などにより、ＰＩ、ＰＢＯ、エポキシ樹脂あるいはポリアミドイミド樹脂などを供給し、半導体チップ２１の上面まで埋め込み、第２絶縁層２３を形成する。
【００４５】
次に、図４（ｂ）に示すように、配線１９ｂに達する開口部２３ａ（開口径３０μｍ）を第２絶縁膜２３に形成する。
次に、スカム処理を行い、シードスパッタリングを以下条件で行なって、Ｔｉ／Ｃｕからなるバリアメタル膜（ＵＢＭ膜）２４を形成する。
【００４６】
次に、図５に示すように、レジスト塗布、現像、スカム処理を行い、開口部２３ａと配線形成領域を開口するパターンのレジスト膜（不図示）を成膜し、電解メッキにより銅をメッキし、銅からなるプラグ２５ａと第２絶縁層２３上の配線２５ｂを一体に形成する。
電解メッキ後、レジスト膜を除去し、アッシャー処理を行い、銅の酸化膜除去のため、ライトエッチを行う。
次に、感光性ドライフィルム２６をラミネートし、露光後、カバーフィルムを剥離し、現像、スカム処理を行う。これにより、感光性ドライフィルム２６にポスト用の開口部２６ａを形成する。
【００４７】
次に、電解メッキにより、開口部２６ａ内に例えばφ１５０μｍ高さ１００μｍｔの銅のポスト２７を形成する。
次にドライフィルム２６を剥離し、Ｃｕエッチング、ＵＢＭエッチングを行なう。以上で図６に示す状態となる。
【００４８】
以降の工程としては、Ｃｕポストが立った状態で、エポキシ樹脂、ＰＢＯ、ＰＩ、フェノール樹脂などを用いてスピンコートまたは印刷、トランスファーモールドにて封止し、絶縁性のバッファ層２８を形成する。
印刷の場合は、Ｃｕポストの上面より少なくとも１０μｍの膜厚で塗布とスキージを行い、±３０μｍ程度まで仕上げる。
樹脂硬化後に、研削により銅のポスト２７の頭出しを行う。このときの条件は、例えば＃６００砥石、スピンドル回転数、３０００ｒｐｍとする。
【００４９】
次に、銅のポスト２７の活性化処理後、ポスト２７に接続するように導電層２９を形成し、さらにその上部にバンプ（突起電極）３０を形成する。
バンプ３０は、ハンダボール、無鉛ハンダボール、ランドグリッドアレイ（ＬＧＡ）、印刷バンプなどを用いることができる。
ハンダボールの場合は、ランドにフラックスを塗布しハンダまたは無鉛ハンダボールバンプを搭載し、リフローにて溶融接合を行なう。
ハンダペーストを印刷する場合は、ハンダペーストを印刷した後にリフローにて溶融接合を行なう。
接合後、フラックス洗浄で完了する。
この後、シリコン基板１０をダイシングして個片化処理し、個々のＳｉＰ形態の半導体装置とすることができる。
【００５０】
上記のバンプ３０の形成工程において、同時に外付け電気部品用電極２９ａに外付け電気部品３１を接続することができる。
この場合、上記の導電層２９を形成する工程において、配線部に接続するようにバッファ層２８の表面に外付け電気部品用電極２９ａを予め形成しておくことで対応することができる。バンプを形成していない空き導電層２９を外付け電気部品用電極２９ａとして用いてもよい。
例えば、バンプを形成するためのハンダペーストを印刷するときに、外付け電気部品用電極２９ａにもハンダペーストを供給し、外付け電気部品３１の電極３１ａと外付け電気部品用電極２９ａとが重なるように外付け電気部品３１をマウントし、リフローにて溶融接合を行って外付け電気部品３１を接続する。このリフローにおいて、バンプを同時に形成することができる。
【００５１】
上記の本実施形態の半導体装置の製造方法においては、静電容量素子は抵抗素子などの受動素子の形成工程において、必要に応じて６００℃や１０００℃などの高温プロセスを行う。
本実施形態においては、これらの静電容量素子は抵抗素子などの受動素子を形成する基板をシリコン基板としているため、高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置を製造することができる。
【００５２】
このパッケージのバンプ３０の配置は、図７（ａ）に示すペリフェラル型や図７（ｂ）に示すエリアアレイ型とすることができる。
ペリフェラル型においては、バンプ３０がシリコン基板１０の外周部近傍に配置されており、アリアアレイ型ではバンプ形成面の全面に配置されている。図中、半導体チップ２１の埋め込まれている領域やプラグ（１９ａ，２５ａ）や配線（１９ｂ，２５ｂ）の形成位置を実線で示している。
【００５３】
外付け電気部品３１が１００５外形では、０．８ｍｍピッチ〜１．０ｍｍピッチまで対応可能であり、図８（ａ）に示すように、外付け電気部品３１の電極３１ａを外付け電気部品用電極２９ａに接続して搭載することができる。
一方で、外付け電気部品３１が異形部品（１００５外形や１６０８外形とは異なる外形）の場合は、銅のポストの位置を変更し、図８（ｂ）に示すように外付け電気部品用電極２９ａの位置を調整し、外付け電気部品３１の電極３１ａの位置に合わせる。または、パッケージでの電気的特性評価用のソケットに溝加工することで対応する。
【００５４】
また、図９（ａ）に示すように、外付け電気部品３１の取り付け高さ（ｈ１）とＳｉＰのバンプ３０の高さ（ｈ２）について、ｈ１＜ｈ２の場合、このＳｉＰをこのまま実装基板に実装しても実装基板にはＳｉＰのバンプが接触し、外付け電気部品が実装基板に接触することはない。
【００５５】
一方、図９（ｂ）に示すように、ｈ１＞ｈ２となる場合は、このままではＳｉＰのバンプ３０が実装基板に接するより前に外付け電気部品３１が実装基板に接触してしまう。
ここで、図９（ｃ）に示すように、実装基板４０には、電極４１が形成され、その形成面に保護層４２が形成されているものとする。上記のようにｈ１＞ｈ２となる場合には、実装基板４０側に外付け電気部品３１の高さ分の凹部（掘り込み）４０ａを入れるか、またはピッチに余裕がある場合にはバンプを高くすることで、外付け電気部品と実装基板との接触を回避した電子回路装置とすることができる。
【００５６】
本実施形態の半導体装置によれば、以下の効果を享受することができる。
１．外付け電気部品を搭載しても面積が増加することがないＳｉＰ構造を実現できる。
２．外付け電気部品は回路に合わせてリペア可能であり、フィルタや整合回路によりマッチングした部品を搭載することができる。
３．外付け電気部品は、ＳｉＰの外部電極がハンダボールの場合、ハンダボール搭載時と一括取り付けが可能となり、工程の追加を必要としない。
４．実装基板に掘り込みを行なうことで、バンプの高さより厚い電気部品の搭載に容易に対応でき、電気部品の制約がない。
５．電子部品のほかに、アンテナ、水晶発振子や放熱板も同じ工程でパッケージに外付けが可能である。
【００５７】
（実施例）
図１０は本実施形態に係るＳｉＰ形態の半導体装置を携帯電話用のＧＳＭ（Global System for Mobile Communications ）スイッチモジュールに適用したときの回路図である。
ＧＳＭスイッチモジュールは、ダイプレクサＤＩＰ、単極双投回路ＳＰＤＴ、単極四投回路ＳＰ４Ｔ、マッチング回路ＭＣ１、ローパスフィルタＬＰＦ、および、マッチング回路ＭＣ２を有する。
ここで、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４ＴはＧａＡｓ半導体チップＣＰ上に実現される。
一方、ダイプレクサＤＩＰ、マッチング回路ＭＣ１、ローパスフィルタＬＰＦ、および、マッチング回路ＭＣ２は、それぞれ受動素子である静電容量素子とインダクタンスから構成されており、後述のように性能を十分に出すために外付けにする必要があるクリティカルな素子を除いて、本実施形態においてシリコン基板上に形成されている。
【００５８】
アンテナＡＮＴが静電容量素子を介してダイプレクサＤＩＰに接続されており、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４Ｔに分岐して接続されている。
単極双投回路ＳＰＤＴは送信経路ＥＧＳＭ＿ＴＸと受信経路ＥＧＳＭ＿ＲＸを選択する回路であり、一方、単極四投回路ＳＰ４Ｔは１つの送信経路ＤＣＳ／ＰＣＳ＿ＴＸと２つの受信経路ＤＣＳ＿ＲＸとＰＣＳ＿ＲＸおよびＵＭＴＳから選択する回路である。ＵＭＴＳ（Universal Mobile Telecommunications System）からは、モジュール外に設けられるデュプレクサ（Duplexer）を介して送信経路ＵＭＴＳ＿ＴＸと受信経路ＵＭＴＳ＿ＲＸに接続され、送信と受信を同時に行う。
【００５９】
図１１は上記のローパスフィルタＬＰＦを詳細に示した回路図である。
単極四投回路ＳＰ４Ｔと送信経路ＤＣＳ／ＰＣＳ＿ＴＸの間に、３つの静電容量素子（Ｃ１，Ｃ２，Ｃ３）と、インダクタンス（Ｌ１，Ｌ２，Ｌ３）が設けられている。
ここで、静電容量素子Ｃ１はローパスフィルタＬＰＦの特性を決定するクリティカルな素子となっており、フィルタの性能を十分に出すために外付け電気部品により実現されている。静電容量素子Ｃ１を除く他の素子とは、図１中のプラグ（１９ａ，２５ａ）、配線（１９ｂ，２５ｂ）あるいはポスト２７などにより接続されている。
【００６０】
図１２は上記のＧＳＭスイッチモジュールを含む実現する回路のレイアウト図である。
インダクタンスＬや配線などはそれぞれシリコン基板上に形成されており、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４Ｔを実現するＧａＡｓ半導体チップＣＰが埋め込まれて配置、接続されている。
ここで、ローパスフィルタＬＰＦに含まれる静電容量素子Ｃ１は外付け電気部品３１として外付けされている構成である。
各インダクタンスＬや半導体チップＣＰに接続するように、グラウンドＧＮＤや各送受信経路などがバンプに接続する構成となっている。
【００６１】
本発明は上記の実施形態に限定されない。
例えば、実施例としてＧＳＭスイッチモジュールを挙げているが、これに限らず、種々の受動素子がシリコン基板上に形成され、種々の半導体チップが埋め込まれてなるＳｉＰ形態の半導体装置に適用することができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００６２】
【発明の効果】
本発明の半導体装置は、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置である。
【００６３】
本発明の半導体装置の製造方法によれば、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置を製造することができる。
【００６４】
本発明の電子回路装置は、上記の向上したＳｉＰ形態の半導体装置を実装基板に実装してなる電子回路装置である。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係る半導体装置の模式断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図３】図３（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す平面図である。
【図４】図４（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図５】図５は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図６】図６は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図７】図７（ａ）および（ｂ）は本発明の実施形態に係る半導体装置のバンプの配置を示す平面図である。
【図８】図８（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の外付け電気部品用電極の配置を示す平面図である。
【図９】図９（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の模式断面図であり、図９（ｃ）は図９（ｂ）の半導体装置を実装基板に実装した電子回路装置の模式断面図である。
【図１０】図１０は実施例に係るＧＳＭスイッチモジュールの回路図である。
【図１１】図１１はローパスフィルタの回路図である。
【図１２】図１２はＧＳＭスイッチモジュールを含む実現する回路のレイアウト図である。
【図１３】図１３は、従来におけるＳｉＰ形態の半導体装置の一例の断面図である。
【符号の説明】
１０…シリコン基板、１１…下地絶縁膜、１２…下部電極、１３…誘電体層、１４…保護層、１５…上部電極、１６…配線、１７…第１絶縁層、１７ａ…開口部、１８…バリアメタル膜、１９ａ…プラグ、１９ｂ…配線、２０…インダクタンス、２１…半導体チップ、２１ａ…パッド、２１ｂ…保護層、２２…接着剤層２３…第２絶縁層、２３ａ…開口部、２４…バリアメタル膜、２５ａ…プラグ、２５ｂ…配線、２６…ドライフィルム、２７…ポスト、２８…バッファ層、２９…導電層、２９ａ…外付け電気部品用電極、３０…バンプ（突起電極）、３１…外付け電気部品、３１ａ…電極、３２…ハンダ、４０…実装基板、４０ａ…凹部（掘り込み）、４１…電極、４２…保護層、Ｗ…シリコン基板、Ａ…各ＳｉＰとなる領域、ＣＰ…半導体チップ、ＡＮＴ…アンテナ、ＤＩＰ…ダイプレクサ、ＳＰＤＴ…単極双投回路、ＳＰ４Ｔ…単極四投回路、ＭＣ１…マッチング回路、ＬＰＦ…ローパスフィルタ、ＭＣ２…マッチング回路、Ｌ１，Ｌ２，Ｌ３，Ｌ…インダクタンス、Ｃ１，Ｃ２，Ｃ３…静電容量素子。
【発明の属する技術分野】
本発明は半導体装置とその製造方法および電子回路装置に関し、特に受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）形態の半導体装置と、その製造方法およびそれを実装基板に実装してなる電子回路装置に関する。
【０００２】
【従来の技術】
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
【０００３】
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package ）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
【０００４】
さらに、受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰと呼ばれる複雑な形態のパッケージへと開発が進んでいる。
図１３は、上記の従来におけるＳｉＰ形態の半導体装置の一例の断面図である。
例えば、ＦＲ−４の樹脂基板１００上に配線１０１が形成され、これらを被覆して設けられたプリプレグが固化されて絶縁層１０２が形成されている。
絶縁層１０２には配線１０１に達する開口部１０２ａが形成されており、プラグ１０３が埋め込まれている。
プラグ１０３に接続して、下部電極１０４、誘電体膜１０５および上部電極１０６が積層されてなる受動素子の１つである容量素子や配線１０７が形成されている。
容量素子や配線１０７を被覆して設けられたプリプレグが固化されて絶縁層１０８が形成されている。
絶縁層１０８には容量素子の上部電極１０６や配線１０７に達する開口部１０８ａが形成されており、プラグ１０９が埋め込まれている。
プラグ１０９に接続して配線１１０が形成され、さらにバンプ１１１ａを有する半導体チップ１１１がフェースダウンで、即ち、バンプ１１１ａ形成面側から配線１１０に接続するようにマウントされている。
配線１１０や半導体チップ１１１を被覆して設けられたプリプレグが固化されて絶縁層１１２が形成されている。
絶縁層１１２には配線１１０に達する開口部１１２ａが形成されており、プラグ１１３が埋め込まれており、絶縁層１１２の表面においてプラグ１１３に接続するように導電層１１４を介してバンプ１１５が形成されている。
また、絶縁層１１２には、一部に切欠部１１２ｂが設けられて配線１１０ａが露出しており、容量素子などの外付け電気部品１１６がハンダ１１７などを介して接続されている。
【０００５】
また、例えば特許文献１には、ＢＧＡ（ボールグリッドアレイ）チップの対をなす電源用パッドとグランド用パッドの間隔を、プリント配線基板においてＢＧＡチップの搭載面の反対側の面に実装されるデカップリングコンデンサの電極間隔と見合うようにされた半導体集積回路が開示されている。
【０００６】
上記のような構成の半導体装置において、ＷＬＣＳＰ（ウェハレベルチップサイズパッケージ）に受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）を構成する場合、例えば、ＩＣチップ特性の変動とパッケージプロセスでの配線幅、絶縁層の厚さ、および、コンタクト抵抗などの変動により、フィルタの場合ではインサーションロスや透過帯域のシフトが発生しており、ＩＣチップとの整合回路やフィルタに用いるインダクタンスや静電容量素子などの受動素子の特性のばらつきを考慮してＳｉＰの設計を行なっている。
上記のようなＳｉＰに内蔵される素子の経時変化を含めた変化率について、一般的には５％以内に抑えることが目標とされている。
しかしながら、全てのフィルタ特性をあわせ込むことは困難であり、特性に大きな影響を及ぼすクリティカルな素子については内蔵することができず、図１３の外付け電気部品１１６のように外付けにしなければならない。
【０００７】
【特許文献１】
特開平９−２２３８６１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のようなＳｉＰにおいて、静電容量素子では限られた面積で単位容量を必要とするため、高誘電膜の形成が必要となる。
しかし、成膜温度６００℃程度では、樹脂基板上の電極材の変形や、マイグレーション絶縁層の熱劣化、樹脂基板全体の熱応力による反りなどの不具合が生じてしまう。
反対に、低温プロセスにすると単位当たりの容量が小さく、結晶化が進まないため、耐圧が小さくなってしまうという問題が生じる。
【０００９】
抵抗素子についても１０００℃程度の高温焼成を必要とし、同様の不具合が発生する。
また、内蔵の場合には、レーザなどによるトリミングを行なう場合があり、その洗浄方法によるコンタミネーション、基板へのダメージから工程に入れることが困難となっている。
【００１０】
本発明は上記の状況に鑑みてなされたものであり、従って本発明の目的は、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置と、その製造方法およびそれを実装基板に実装してなる電子回路装置を提供することである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、シリコン基板と、前記シリコン基板上に形成された受動素子と、前記受動素子を被覆する絶縁層と、前記受動素子に接続するように前記絶縁層内に形成された配線部と、前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、前記配線部に接続するように前記絶縁層の表面に形成された突起電極とを有する。
【００１２】
上記の本発明の半導体装置は、シリコン基板上に受動素子が形成され、これを被覆して絶縁層が形成されている。
受動素子に接続するように絶縁層内に配線部が形成され、また、この配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、さらに配線部に接続するように絶縁層の表面に突起電極が形成されている。
【００１３】
上記の目的を達成するため、本発明の半導体装置の製造方法装置は、シリコン基板上に受動素子を形成する工程と、前記受動素子に接続するように配線部を形成し、前記配線部に接続するように能動素子を含む半導体チップを内蔵しながら、前記受動素子を被覆して絶縁層を形成する工程と、前記配線部に接続するように前記保護層の表面に突起電極を形成する工程とを有する。
【００１４】
上記の本発明の半導体装置の製造方法は、シリコン基板上に受動素子を形成する。
次に、受動素子に接続するように配線部を形成し、配線部に接続するように能動素子を含む半導体チップを内蔵しながら、受動素子を被覆して絶縁層を形成する。
次に、配線部に接続するように保護層の表面に突起電極を形成する。
【００１５】
上記の目的を達成するため、本発明の電子回路装置は、半導体チップを内蔵し、前記半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置であって、前記パッケージ形態の半導体装置は、シリコン基板と、前記シリコン基板上に形成された受動素子と、前記受動素子を被覆する絶縁層と、前記受動素子に接続するように前記絶縁層内に形成された配線部と、前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、前記配線部に接続するように前記絶縁層の表面に形成された突起電極とを有する。
【００１６】
上記の本発明の電子回路装置は、半導体チップを内蔵し、半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置である。
パッケージ形態の半導体装置は、シリコン基板上に受動素子が形成され、受動素子が絶縁層により被覆され、受動素子に接続するように絶縁層内に配線部が形成され、配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、配線部に接続するように絶縁層の表面に突起電極が形成された構成である。
【００１７】
【発明の実施の形態】
以下に、本発明の半導体装置とその製造方法および電子回路装置の実施の形態について、図面を参照して説明する。
【００１８】
図１は本実施形態に係るＳｉＰ形態の半導体装置の模式断面図である。
例えば、シリコン基板１０上に酸化シリコンからなる下地絶縁膜１１が形成され、その上層に、例えばアルミニウムあるいは銅からなる下部電極１２、Ｔａ2Ｏ5 、ＢＳＴ、ＰＺＴ、ＢａＴｉＯ3 、窒化シリコン、ＰＩ（ポリイミド）あるいは酸化シリコンなどからなる誘電体膜１３、酸化シリコンあるいは窒化シリコンなどの誘電体膜の保護層１４、および、アルミニウムあるいは銅からなる上部電極１５が積層されており、誘電体膜１３を介して下部電極１２と上部電極１５が対向している部分が受動素子の１つである静電容量素子Ｃとなっている。
【００１９】
また、下地絶縁膜１１上にアルミニウムあるいは銅からなる配線１６が形成されており、静電容量素子および配線１６を被覆してＰＩ、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）、エポキシ樹脂、ポリアミドイミド樹脂などからなる第１絶縁層１７が形成されている。
第１絶縁層１７には、下部電極１２、上部電極１５および配線１６に達する開口部１７ａが形成されており、開口部１７ａ内に、バリアメタル膜（アンダーバンプメタル：ＵＢＭ膜とも称する）１８を介して、銅からなるプラグ１９ａと第１絶縁層１７上の配線１９ｂが一体に形成されている。
また、一部の配線はらせん状に形成され、受動素子の１つであるインダクタンス２０（Ｌ）が構成されている。
【００２０】
第１絶縁層１７上に、パッド２１ａを有する半導体チップ２１がフェースアップで、即ち、パッド２１ａ形成面の反対側の面側から、接着剤層２２により接着されてマウントされている。ここで、半導体チップ２１には能動素子が形成されており、半導体チップ２１のパッド２１ａ形成面におけるパッド２１ａを除く領域は酸化シリコンなどの保護層２１ｂで覆われている。
配線１９ｂや半導体チップ２１を被覆してＰＩなどからなる第２絶縁層２３が形成されている。
【００２１】
第２絶縁層２３には、半導体チップ２１のパッド２１ａおよび配線１９ｂに達する開口部２３ａが形成されており、開口部２３ａ内に、バリアメタル膜（ＵＢＭ膜）２４を介して、銅からなるプラグ２５ａと第２絶縁層２３上の配線２５ｂが一体に形成されている。
配線１９ｂに接続して、銅からなるポスト２７が形成されており、その間隙における第２絶縁層２３の上層にＰＩなどからなる絶縁性のバッファ層２８が形成されている。
この銅のポスト２７は、ポスト２７の間隙の第３絶縁層と、ガラスエポキシ系材料からなるＦＲ−４などの実装基板（マザー基板）との接続信頼性向上のためのバッファとしての役割を負う。
バッファ層２８の表面においてポスト２７に接続するように導電層２９を介してバンプ（突起電極）３０が形成されている。
また、一部の導電層２９ａにはバンプが形成されておらず、静電容量素子などの外付け電気部品３１の電極３１ａがハンダ３２などを介して接続されている。上記の構成において、プラグ（１９ａ、２５ａ）、配線（１９ｂ，２５ｂ）およびポスト２７などを総称して配線部を称することもある。また、第１絶縁層１７、第２絶縁層２３およびバッファ層２８などを総称して絶縁層と称することもある。
【００２２】
上記のように、本実施形態に係る半導体装置は、シリコン基板上に静電容量素子、インダクタンスおよび抵抗素子などの受動素子が形成されており、これを被覆して絶縁層が形成されており、受動素子に接続するように絶縁層内に配線部が形成され、また、この配線部に接続するように絶縁層内に能動素子を含む半導体チップが内蔵され、さらに配線部に接続するように絶縁層の表面にバンプ（突起電極）が形成されている構成となっている。
上記の本実施形態に係る半導体装置は、シリコン基板上に受動素子が形成されているので、シリコン基板の耐熱性が高いことから、静電容量素子や抵抗素子などの受動素子を形成するのに必要な高温プロセスにおいても変形や反りなどを引き起こさず、耐熱性が向上したＳｉＰ形態の半導体装置である。
【００２３】
上記の半導体装置における外付け電気部品３１は、例えば、シリコン基板上に形成された受動素子、配線部および半導体チップを含む電子回路の調整用の電気部品である。例えばフィルタなどを構成する場合、特性に大きな影響を及ぼすクリティカルな素子について上記のように外付けで対応することができる。
また、上記の半導体装置における配線部は、例えば銅を含有する。銅は抵抗が低く電子回路の駆動速度の向上に寄与する。
【００２４】
次に、上記の本実施形態の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、オリフラまたはノッチを持つ多結晶／単結晶のシリコン基板（厚さ７２５μｍ、抵抗率１〜２０Ωｃｍ）１０について、ＣＶＤ（化学気相成長）法あるいは熱拡散法により、例えば４００ｎｍの膜厚の酸化シリコンを形成し、下地絶縁膜１１とする。
以降の工程においては、図３（ａ）に示すように、ウェハレベルでプロセスを進める。シリコン基板Ｗ（１０）の各ＳｉＰとなる領域Ａ毎に同様の加工がなされる。
【００２５】
次に、例えばスパッタリング法あるいは蒸着法などによりアルミニウムあるいは銅などを厚さ１μｍで堆積させ、パターン加工して下部電極１２とする。誘電体膜と接するところには酸化反応防止のためにＴｉＮ膜を５０ｎｍの膜厚で形成する。
次に、ＣＶＤ法またはスパッタリング法などにより、Ｔａ2 Ｏ5 、ＢＳＴ、ＰＺＴ、ＢａＴｉＯ3 、窒化シリコン、ＰＩ、および酸化シリコンなどから、必要な単位容量および耐圧に応じて選択して堆積させ、誘電体層１３とする。例えば、０. １ｐ〜４０ｐＦ程度のキャパシタではＴａ2 Ｏ5 を採用する。Ｔａ2 Ｏ5膜厚４０ｎｍでの単位容量は、７ｆＦ／μｍ2 程度である。耐圧は、１μＡ／ｃｍ2において４Ｖ程度である。
次に、ＣＶＤ法などにより、酸化シリコンあるいは窒化シリコンを堆積して誘電体層の保護層１４を形成し、ＲＩＥ（反応性イオンエッチング）などにより電極取り出し用の窓開けを行なう。
次に、例えばスパッタリング法あるいは蒸着法などによりアルミニウムあるいは銅などを厚さ１μｍで堆積させ、パターン加工して上部電極１５とする。以上のようにして、下部電極１２、誘電体層１３および上部電極１５からなる静電容量素子を形成する。
一方、上記の上部電極１５の形成と同時に絶縁膜１１上のその他の配線１６をパターン形成しておく。
【００２６】
次に、図２（ｂ）に示すように、スピンコート法、印刷法あるいはディスペンス法などにより、ＰＩ、ＰＢＯ、エポキシ樹脂あるいはポリアミドイミド樹脂などを供給し、少なくとも５０μｍの膜厚で第１絶縁層１７を形成する。これは受動素子へのシリコン基板からの影響を防止するためである。
【００２７】
感光性ＰＩを用いる場合には、以下の成膜条件により５０μｍ厚として成膜する。
【００２８】
未硬化の感光性ＰＩの粘度：２００Ｐ
スピンコート：８００ｒｐｍ／３０秒＋１５００ｒｐｍ／３０秒
プリベーク：９０℃／３００秒＋１１０℃／３００秒
ポストキュア：１５０℃／０．５時間＋２５０℃／１時間
【００２９】
次に、下部電極１２、上部電極１５および配線１６に達する開口部１７ａを第１絶縁膜１７に形成する。
【００３０】
開口部径：３０μｍφ
露光波長：ブロードバンドの光（ｇ線以降を含む光）
露光エネルギー：４００ｍＪ／ｃｍ2
現像：Ｊ．Ｅ．Ｔ（Ｊｕｓｔ Ｅｔｃｈ Ｔｉｍｅ）×１．５倍にてスプレー現像
【００３１】
次に、スカム処理を行い、シードスパッタリングを以下条件で行なって、Ｔｉ／Ｃｕからなるバリアメタル膜（ＵＢＭ膜）１８を形成する。
【００３２】
Ｔｉ／Ｃｕ：１６０ｎｍ／６００ｎｍの成膜
真空度：３．６×１０-3Ｐａ
スパッタリング圧力：６．１×１０-1Ｐａ
Ａｒ流量：１１０〜１１５ｃｍ3 ／ｍｉｎ
スパッタリング電力：２０００〜３０００Ｗ
【００３３】
次に、図２（ｃ）に示すように、開口部１７ａと配線形成領域以外にメッキされるのを防止するために、レジスト塗布、現像、スカム処理を行い、開口部１７ａと配線形成領域を開口するパターンのレジスト膜（不図示）を成膜する。
次に、レジスト膜をマスクとして電解メッキにより銅をメッキし、銅からなるプラグ１９ａと第１絶縁層１７上の配線１９ｂを一体に形成する。また、受動素子の１つであるインダクタンス２０も同時にパターン形成する。
電解メッキ後、レジスト膜を除去し、アッシャー処理を行い、銅の酸化膜除去のため、ライトエッチを行い、銅エッチングおよびバリアメタル膜（ＵＢＭ膜）１８のエッチングを行う。
【００３４】
次に、第１絶縁層１７上に、パッド２１ａを有する半導体チップ２１を、フェースアップで、即ち、パッド２１ａ形成面の反対側の面側から、接着剤層２２により接着してマウントする。
【００３５】
ここで、上記の半導体チップ２１の形成方法について説明する。
半導体チップ２１は樹脂で埋め込むため、薄型化が必須となる。薄型化するため、ＩＣチップとなるウェハの表面にバックグラインド用保護テープをラミネートし、裏面から研削する。バックグラインド用保護テープ自体に粘着層があるので、加熱することなく、加圧ローラにて貼り付けを行うことができる。例えば、非ＵＶタイプのサポートタイプで、総厚２９５μｍのものを用いることができる。
保護テープ貼り付け後、ＧａＡｓの場合は、＃６００砥石、スピンドル回転数３０００ｒｐｍで粗研削し、＃２０００砥石、スピンドル回転数３０００ｒｐｍで７０μｍの研削を行う。２段階の砥石を使用し、仕上がりを５０μｍ厚とする。
【００３６】
５０μｍ厚のウェハ状態で、ダイアタッチフィルム（ＤＡＦ）をウェーハ裏面にラミネートする。ＤＡＦは、ダイシング用シートと一体型のもので、ダイシングシート（ポリオレフィン）１００μｍ厚、接着層５μｍ厚、ダイアタッチフィルム１０〜５０μｍ厚の３層が積層された構造である。ラミネートは、手動または自動機で行なう。自動機の場合の条件例を以下に示す。
【００３７】
日東電工製（ＰＭ−８５００）を使用する場合
温度：４０℃
圧力：１５Ｎ／ｃｍ2
ラミネート速度：１０ｍｍ／秒
【００３８】
上記条件で、ダイシング用リングに貼りあわせ後、バックグラインド保護テープを剥離しダイシングを行なう。
ダイシング条件は、上記ダイシングフィルムとの一体型ではウェーハ材料により以下のような条件により分けて行なう。
【００３９】
シリコン（５０μｍ厚）の場合
ブレード：２０５０ ２７ＨＥＣＣ（ＤＩＳＣＯ社）
スピンドル回転数：３０００ｒｐｍ
送り速度：３０ｍｍ／秒
ＧａＡｓ（５０μｍ厚）の場合
ブレード：ＺＨ２２６Ｊ−ＳＥ ２７ＨＡＢＢ（ＤＩＳＣＯ社）
スピンドル回転数：３０００ｒｐｍ
送り速度：５ｍｍ／秒
切り込み量：４０〜８５μｍ
【００４０】
上記条件によりフルカットダイシングを行い、図３（ｂ）に示すように個片化された半導体チップＣＰ（２１）を得る。
次に、個片化された半導体チップ２１を上記のように受動素子が形成されたシリコン基板にマウントするが、このときの半導体チップ２１をダイシングテープからピックアップする条件は、例えば以下の通りである。
【００４１】
ニードルを用いたピックアップの場合
プランジアップ速度（ニードルの突き上げ速度）：８０〜１００ｍｍ／秒
ピックアップ保持時間（突き上げ状態で止める時間）：５０×１０ｍ・秒
ピックアップリフト（最も近づいたときのニードル先端からピックアップまでの距離）：４００μｍ
エキスパンド（チップ間距離）：５μｍ
ニードルレスの場合
ストローク：３０００μｍ
速度：１０ｍｍ／秒
【００４２】
ツールは、セラミックス、ラバーあるいは全芳香族ポリイミド樹脂からなる超耐熱性プラスチックなどからなる。
【００４３】
マウントは、ステージ温度１１０℃、荷重１Ｎ／Ｄｉｅ、時間１秒で、ピール強度１ｋｇｆ以上において行う。
シリコン基板との合わせ精度は、５μｍである。精度測定は、画像処理にて、シリコン基板のターゲットとＩＣチップ裏面の重心補正により行う。
マウント後は、ポストキュアを１６０℃で１時間行う。
【００４４】
次に、図４（ａ）に示すように、スピンコート法、印刷法あるいはディスペンス法などにより、ＰＩ、ＰＢＯ、エポキシ樹脂あるいはポリアミドイミド樹脂などを供給し、半導体チップ２１の上面まで埋め込み、第２絶縁層２３を形成する。
【００４５】
次に、図４（ｂ）に示すように、配線１９ｂに達する開口部２３ａ（開口径３０μｍ）を第２絶縁膜２３に形成する。
次に、スカム処理を行い、シードスパッタリングを以下条件で行なって、Ｔｉ／Ｃｕからなるバリアメタル膜（ＵＢＭ膜）２４を形成する。
【００４６】
次に、図５に示すように、レジスト塗布、現像、スカム処理を行い、開口部２３ａと配線形成領域を開口するパターンのレジスト膜（不図示）を成膜し、電解メッキにより銅をメッキし、銅からなるプラグ２５ａと第２絶縁層２３上の配線２５ｂを一体に形成する。
電解メッキ後、レジスト膜を除去し、アッシャー処理を行い、銅の酸化膜除去のため、ライトエッチを行う。
次に、感光性ドライフィルム２６をラミネートし、露光後、カバーフィルムを剥離し、現像、スカム処理を行う。これにより、感光性ドライフィルム２６にポスト用の開口部２６ａを形成する。
【００４７】
次に、電解メッキにより、開口部２６ａ内に例えばφ１５０μｍ高さ１００μｍｔの銅のポスト２７を形成する。
次にドライフィルム２６を剥離し、Ｃｕエッチング、ＵＢＭエッチングを行なう。以上で図６に示す状態となる。
【００４８】
以降の工程としては、Ｃｕポストが立った状態で、エポキシ樹脂、ＰＢＯ、ＰＩ、フェノール樹脂などを用いてスピンコートまたは印刷、トランスファーモールドにて封止し、絶縁性のバッファ層２８を形成する。
印刷の場合は、Ｃｕポストの上面より少なくとも１０μｍの膜厚で塗布とスキージを行い、±３０μｍ程度まで仕上げる。
樹脂硬化後に、研削により銅のポスト２７の頭出しを行う。このときの条件は、例えば＃６００砥石、スピンドル回転数、３０００ｒｐｍとする。
【００４９】
次に、銅のポスト２７の活性化処理後、ポスト２７に接続するように導電層２９を形成し、さらにその上部にバンプ（突起電極）３０を形成する。
バンプ３０は、ハンダボール、無鉛ハンダボール、ランドグリッドアレイ（ＬＧＡ）、印刷バンプなどを用いることができる。
ハンダボールの場合は、ランドにフラックスを塗布しハンダまたは無鉛ハンダボールバンプを搭載し、リフローにて溶融接合を行なう。
ハンダペーストを印刷する場合は、ハンダペーストを印刷した後にリフローにて溶融接合を行なう。
接合後、フラックス洗浄で完了する。
この後、シリコン基板１０をダイシングして個片化処理し、個々のＳｉＰ形態の半導体装置とすることができる。
【００５０】
上記のバンプ３０の形成工程において、同時に外付け電気部品用電極２９ａに外付け電気部品３１を接続することができる。
この場合、上記の導電層２９を形成する工程において、配線部に接続するようにバッファ層２８の表面に外付け電気部品用電極２９ａを予め形成しておくことで対応することができる。バンプを形成していない空き導電層２９を外付け電気部品用電極２９ａとして用いてもよい。
例えば、バンプを形成するためのハンダペーストを印刷するときに、外付け電気部品用電極２９ａにもハンダペーストを供給し、外付け電気部品３１の電極３１ａと外付け電気部品用電極２９ａとが重なるように外付け電気部品３１をマウントし、リフローにて溶融接合を行って外付け電気部品３１を接続する。このリフローにおいて、バンプを同時に形成することができる。
【００５１】
上記の本実施形態の半導体装置の製造方法においては、静電容量素子は抵抗素子などの受動素子の形成工程において、必要に応じて６００℃や１０００℃などの高温プロセスを行う。
本実施形態においては、これらの静電容量素子は抵抗素子などの受動素子を形成する基板をシリコン基板としているため、高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置を製造することができる。
【００５２】
このパッケージのバンプ３０の配置は、図７（ａ）に示すペリフェラル型や図７（ｂ）に示すエリアアレイ型とすることができる。
ペリフェラル型においては、バンプ３０がシリコン基板１０の外周部近傍に配置されており、アリアアレイ型ではバンプ形成面の全面に配置されている。図中、半導体チップ２１の埋め込まれている領域やプラグ（１９ａ，２５ａ）や配線（１９ｂ，２５ｂ）の形成位置を実線で示している。
【００５３】
外付け電気部品３１が１００５外形では、０．８ｍｍピッチ〜１．０ｍｍピッチまで対応可能であり、図８（ａ）に示すように、外付け電気部品３１の電極３１ａを外付け電気部品用電極２９ａに接続して搭載することができる。
一方で、外付け電気部品３１が異形部品（１００５外形や１６０８外形とは異なる外形）の場合は、銅のポストの位置を変更し、図８（ｂ）に示すように外付け電気部品用電極２９ａの位置を調整し、外付け電気部品３１の電極３１ａの位置に合わせる。または、パッケージでの電気的特性評価用のソケットに溝加工することで対応する。
【００５４】
また、図９（ａ）に示すように、外付け電気部品３１の取り付け高さ（ｈ１）とＳｉＰのバンプ３０の高さ（ｈ２）について、ｈ１＜ｈ２の場合、このＳｉＰをこのまま実装基板に実装しても実装基板にはＳｉＰのバンプが接触し、外付け電気部品が実装基板に接触することはない。
【００５５】
一方、図９（ｂ）に示すように、ｈ１＞ｈ２となる場合は、このままではＳｉＰのバンプ３０が実装基板に接するより前に外付け電気部品３１が実装基板に接触してしまう。
ここで、図９（ｃ）に示すように、実装基板４０には、電極４１が形成され、その形成面に保護層４２が形成されているものとする。上記のようにｈ１＞ｈ２となる場合には、実装基板４０側に外付け電気部品３１の高さ分の凹部（掘り込み）４０ａを入れるか、またはピッチに余裕がある場合にはバンプを高くすることで、外付け電気部品と実装基板との接触を回避した電子回路装置とすることができる。
【００５６】
本実施形態の半導体装置によれば、以下の効果を享受することができる。
１．外付け電気部品を搭載しても面積が増加することがないＳｉＰ構造を実現できる。
２．外付け電気部品は回路に合わせてリペア可能であり、フィルタや整合回路によりマッチングした部品を搭載することができる。
３．外付け電気部品は、ＳｉＰの外部電極がハンダボールの場合、ハンダボール搭載時と一括取り付けが可能となり、工程の追加を必要としない。
４．実装基板に掘り込みを行なうことで、バンプの高さより厚い電気部品の搭載に容易に対応でき、電気部品の制約がない。
５．電子部品のほかに、アンテナ、水晶発振子や放熱板も同じ工程でパッケージに外付けが可能である。
【００５７】
（実施例）
図１０は本実施形態に係るＳｉＰ形態の半導体装置を携帯電話用のＧＳＭ（Global System for Mobile Communications ）スイッチモジュールに適用したときの回路図である。
ＧＳＭスイッチモジュールは、ダイプレクサＤＩＰ、単極双投回路ＳＰＤＴ、単極四投回路ＳＰ４Ｔ、マッチング回路ＭＣ１、ローパスフィルタＬＰＦ、および、マッチング回路ＭＣ２を有する。
ここで、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４ＴはＧａＡｓ半導体チップＣＰ上に実現される。
一方、ダイプレクサＤＩＰ、マッチング回路ＭＣ１、ローパスフィルタＬＰＦ、および、マッチング回路ＭＣ２は、それぞれ受動素子である静電容量素子とインダクタンスから構成されており、後述のように性能を十分に出すために外付けにする必要があるクリティカルな素子を除いて、本実施形態においてシリコン基板上に形成されている。
【００５８】
アンテナＡＮＴが静電容量素子を介してダイプレクサＤＩＰに接続されており、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４Ｔに分岐して接続されている。
単極双投回路ＳＰＤＴは送信経路ＥＧＳＭ＿ＴＸと受信経路ＥＧＳＭ＿ＲＸを選択する回路であり、一方、単極四投回路ＳＰ４Ｔは１つの送信経路ＤＣＳ／ＰＣＳ＿ＴＸと２つの受信経路ＤＣＳ＿ＲＸとＰＣＳ＿ＲＸおよびＵＭＴＳから選択する回路である。ＵＭＴＳ（Universal Mobile Telecommunications System）からは、モジュール外に設けられるデュプレクサ（Duplexer）を介して送信経路ＵＭＴＳ＿ＴＸと受信経路ＵＭＴＳ＿ＲＸに接続され、送信と受信を同時に行う。
【００５９】
図１１は上記のローパスフィルタＬＰＦを詳細に示した回路図である。
単極四投回路ＳＰ４Ｔと送信経路ＤＣＳ／ＰＣＳ＿ＴＸの間に、３つの静電容量素子（Ｃ１，Ｃ２，Ｃ３）と、インダクタンス（Ｌ１，Ｌ２，Ｌ３）が設けられている。
ここで、静電容量素子Ｃ１はローパスフィルタＬＰＦの特性を決定するクリティカルな素子となっており、フィルタの性能を十分に出すために外付け電気部品により実現されている。静電容量素子Ｃ１を除く他の素子とは、図１中のプラグ（１９ａ，２５ａ）、配線（１９ｂ，２５ｂ）あるいはポスト２７などにより接続されている。
【００６０】
図１２は上記のＧＳＭスイッチモジュールを含む実現する回路のレイアウト図である。
インダクタンスＬや配線などはそれぞれシリコン基板上に形成されており、単極双投回路ＳＰＤＴと単極四投回路ＳＰ４Ｔを実現するＧａＡｓ半導体チップＣＰが埋め込まれて配置、接続されている。
ここで、ローパスフィルタＬＰＦに含まれる静電容量素子Ｃ１は外付け電気部品３１として外付けされている構成である。
各インダクタンスＬや半導体チップＣＰに接続するように、グラウンドＧＮＤや各送受信経路などがバンプに接続する構成となっている。
【００６１】
本発明は上記の実施形態に限定されない。
例えば、実施例としてＧＳＭスイッチモジュールを挙げているが、これに限らず、種々の受動素子がシリコン基板上に形成され、種々の半導体チップが埋め込まれてなるＳｉＰ形態の半導体装置に適用することができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００６２】
【発明の効果】
本発明の半導体装置は、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置である。
【００６３】
本発明の半導体装置の製造方法によれば、静電容量素子や抵抗素子に必要な高温プロセスにおいても変形や反りなどを引き起こさない耐熱性が向上したＳｉＰ形態の半導体装置を製造することができる。
【００６４】
本発明の電子回路装置は、上記の向上したＳｉＰ形態の半導体装置を実装基板に実装してなる電子回路装置である。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係る半導体装置の模式断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図３】図３（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す平面図である。
【図４】図４（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図５】図５は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図６】図６は本発明の実施形態に係る半導体装置の製造方法の製造工程を示す模式断面図である。
【図７】図７（ａ）および（ｂ）は本発明の実施形態に係る半導体装置のバンプの配置を示す平面図である。
【図８】図８（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の外付け電気部品用電極の配置を示す平面図である。
【図９】図９（ａ）および（ｂ）は本発明の実施形態に係る半導体装置の模式断面図であり、図９（ｃ）は図９（ｂ）の半導体装置を実装基板に実装した電子回路装置の模式断面図である。
【図１０】図１０は実施例に係るＧＳＭスイッチモジュールの回路図である。
【図１１】図１１はローパスフィルタの回路図である。
【図１２】図１２はＧＳＭスイッチモジュールを含む実現する回路のレイアウト図である。
【図１３】図１３は、従来におけるＳｉＰ形態の半導体装置の一例の断面図である。
【符号の説明】
１０…シリコン基板、１１…下地絶縁膜、１２…下部電極、１３…誘電体層、１４…保護層、１５…上部電極、１６…配線、１７…第１絶縁層、１７ａ…開口部、１８…バリアメタル膜、１９ａ…プラグ、１９ｂ…配線、２０…インダクタンス、２１…半導体チップ、２１ａ…パッド、２１ｂ…保護層、２２…接着剤層２３…第２絶縁層、２３ａ…開口部、２４…バリアメタル膜、２５ａ…プラグ、２５ｂ…配線、２６…ドライフィルム、２７…ポスト、２８…バッファ層、２９…導電層、２９ａ…外付け電気部品用電極、３０…バンプ（突起電極）、３１…外付け電気部品、３１ａ…電極、３２…ハンダ、４０…実装基板、４０ａ…凹部（掘り込み）、４１…電極、４２…保護層、Ｗ…シリコン基板、Ａ…各ＳｉＰとなる領域、ＣＰ…半導体チップ、ＡＮＴ…アンテナ、ＤＩＰ…ダイプレクサ、ＳＰＤＴ…単極双投回路、ＳＰ４Ｔ…単極四投回路、ＭＣ１…マッチング回路、ＬＰＦ…ローパスフィルタ、ＭＣ２…マッチング回路、Ｌ１，Ｌ２，Ｌ３，Ｌ…インダクタンス、Ｃ１，Ｃ２，Ｃ３…静電容量素子。
Claims (10)
- シリコン基板と、
前記シリコン基板上に形成された受動素子と、
前記受動素子を被覆して複数の絶縁膜が積層して形成された絶縁層と、
前記受動素子に接続するように前記絶縁層内に形成された配線部と、
前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、
前記配線部に接続して形成された複数の導電性のポストと、
前記複数のポストの間隙において最上層の前記絶縁膜として形成されたバッファ層と、
前記複数のポストにそれぞれ接続するように前記絶縁層の表面に形成された突起電極と
を有する半導体装置。 - 前記配線部に接続するように前記絶縁層の表面に形成された外付け電気部品用電極と、
前記外付け電気部品用電極に接続された外付け電気部品と
をさらに有する請求項１に記載の半導体装置。 - 前記外付け電気部品は、前記受動素子、前記配線部および前記半導体チップを含む電子回路の調整用の電気部品である
請求項２に記載の半導体装置。 - 前記半導体チップは、前記半導体チップのパッド形成面の反対側の面が前記シリコン基板側となるように配置して内蔵されている
請求項１に記載の半導体装置。 - 前記配線部が銅を含有する
請求項１に記載の半導体装置。 - シリコン基板上に受動素子を形成する工程と、
前記受動素子に接続するように配線部を形成し、前記配線部に接続するように導電性の複数のポストを形成し、前記配線部に接続するように能動素子を含む半導体チップを内蔵しながら、前記受動素子を被覆して複数の絶縁膜を積層させ、最上層の前記絶縁膜である前記複数のポストの間隙におけるバッファ層を含む絶縁層を形成する工程と、
前記複数のポストにそれぞれ接続するように前記絶縁層の表面に突起電極を形成する工程と
を有する半導体装置の製造方法。 - 前記配線部に接続するように前記絶縁層の表面に外付け電気部品用電極を形成する工程をさらに有し、
前記突起電極を形成する工程において、前記突起電極の形成と同時に前記外付け電気部品用電極と外付け電気部品を接続する導電層を形成する
請求項６に記載の半導体装置の製造方法。 - 半導体チップを内蔵し、前記半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置であって、
前記パッケージ形態の半導体装置は、
シリコン基板と、
前記シリコン基板上に形成された受動素子と、
前記受動素子を被覆して複数の絶縁膜が積層して形成された絶縁層と、
前記受動素子に接続するように前記絶縁層内に形成された配線部と、
前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、
前記配線部に接続して形成された導電性の複数のポストと、
前記複数のポストの間隙において最上層の前記絶縁膜として形成されたバッファ層と、
前記複数のポストにそれぞれ接続するように前記絶縁層の表面に形成された突起電極と
を有する電子回路装置。 - 前記配線部に接続するように前記絶縁層の表面に形成された外付け電気部品用電極と、
前記外付け電気部品用電極に接続された外付け電気部品と
をさらに有する請求項８に記載の電子回路装置。 - 半導体チップを内蔵し、前記半導体チップに接続する外部電極が設けられたパッケージ形態の半導体装置が、実装基板に実装されてなる電子回路装置であって、
前記パッケージ形態の半導体装置は、
シリコン基板と、
前記シリコン基板上に形成された受動素子と、
前記受動素子を被覆する絶縁層と、
前記受動素子に接続するように前記絶縁層内に形成された配線部と、
前記配線部に接続するように前記絶縁層内に内蔵された能動素子を含む半導体チップと、
前記配線部に接続するように前記絶縁層の表面に形成された突起電極と、
前記配線部に接続するように前記絶縁層の表面に形成された外付け電気部品用電極と、
前記外付け電気部品用電極に接続された外付け電気部品と
を有し、
前記電気部品は前記突起電極の高さよりも厚い形状であり、
前記外付け電気部品と対向する領域において、前記実装基板に前記外付け電気部品を嵌入させる凹部が形成されている
電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138875A JP4200812B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体装置とその製造方法および電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138875A JP4200812B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体装置とその製造方法および電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342895A JP2004342895A (ja) | 2004-12-02 |
| JP4200812B2 true JP4200812B2 (ja) | 2008-12-24 |
Family
ID=33528124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138875A Expired - Fee Related JP4200812B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体装置とその製造方法および電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4200812B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186037A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | インダクタチップ、その製造方法及び実装方法 |
| JP2006344680A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | Ｉｃパッケージ、その製造方法及び集積回路装置 |
| JP5261974B2 (ja) * | 2007-05-08 | 2013-08-14 | 日本電気株式会社 | 部品内蔵実装基板 |
| JP6936584B2 (ja) * | 2017-02-22 | 2021-09-15 | 株式会社アムコー・テクノロジー・ジャパン | 電子デバイス及びその製造方法 |
| CN111987088B (zh) * | 2019-05-23 | 2022-07-29 | 中国科学院微电子研究所 | 集成天线和射频前端的有机基板埋入封装结构 |
-
2003
- 2003-05-16 JP JP2003138875A patent/JP4200812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342895A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12021047B2 (en) | Semiconductor packages having a die, an encapsulant, and a redistribution structure | |
| US7727803B2 (en) | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device | |
| KR101316645B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
| US7790503B2 (en) | Semiconductor device and method of forming integrated passive device module | |
| US10529650B2 (en) | Semiconductor package and method | |
| TW201834084A (zh) | 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法 | |
| JP2004079701A (ja) | 半導体装置及びその製造方法 | |
| US11121065B2 (en) | Semiconductor packaging structure with antenna assembly | |
| JP2007103716A (ja) | 半導体装置及びその製造方法 | |
| JP4380551B2 (ja) | 半導体装置およびその製造方法 | |
| JP4200812B2 (ja) | 半導体装置とその製造方法および電子回路装置 | |
| CN116250081A (zh) | 一种扇出型封装结构及其制备方法 | |
| US20230230856A1 (en) | Semiconductor device and method for making the same | |
| JP4599834B2 (ja) | 半導体装置およびその製造方法 | |
| JP4591100B2 (ja) | 半導体装置およびその製造方法 | |
| JP4280979B2 (ja) | 半導体装置及びその実装構造、並びにその製造方法 | |
| JP4052237B2 (ja) | 半導体装置およびその製造方法 | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| KR101807457B1 (ko) | 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법 | |
| JP2008300560A (ja) | 半導体装置及びその製造方法 | |
| JP4894343B2 (ja) | 半導体装置の製造方法 | |
| JP2007103715A (ja) | 半導体装置及びその製造方法 | |
| JP2006216769A (ja) | 半導体装置およびその製造方法 | |
| JP2007294609A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |