CN116250081A - 一种扇出型封装结构及其制备方法 - Google Patents

一种扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN116250081A
CN116250081A CN202080104737.1A CN202080104737A CN116250081A CN 116250081 A CN116250081 A CN 116250081A CN 202080104737 A CN202080104737 A CN 202080104737A CN 116250081 A CN116250081 A CN 116250081A
Authority
CN
China
Prior art keywords
layer
chip
support
fan
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080104737.1A
Other languages
English (en)
Inventor
靖向萌
郭茂
耿玉洁
姜青青
洪瑞斌
赵南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116250081A publication Critical patent/CN116250081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例提供一种扇出型封装结构及其制备方法，涉及半导体封装技术领域，用于解决填充在第一芯片周围的封装层断裂的问题以及重新布线层脱层、断裂的问题。该扇出型封装结构包括重新布线层、第一芯片、第一连接件、第一支撑层以及封装层。所述第一芯片通过所述第一连接件与所述重新布线层电连接。第一支撑层设置在所述第一芯片与所述重新布线层之间，且与所述重新布线层接触。封装层填充于所述第一芯片周围，所述封装层包裹所述第一芯片、所述第一连接件以及所述第一支撑层。

Description

一种扇出型封装结构及其制备方法 技术领域
本申请涉及半导体封装技术领域，尤其涉及一种扇出型封装结构及其制备方法。
背景技术
近年来，集成电路的发展已经进入超大规模集成电路时代。集成电路的封装向更高密度、更高速度、更低成本和更可靠的方向发展。目前的封装方法包括叠层封装(package on package，POP)、倒装第一芯片(flip chip)以及扇出型封装(fan out package，FOP)等。其中，扇出型封装结构中第一芯片(die)与基板之间通过重新布线层(re-distribution layer，RDL)互连，可以实现互连密度的更大化和更高带宽。
然而，由于扇出型封装结构中第一芯片的热膨胀系数(coefficient of thermal expansion，CTE)低，基板的热膨胀系数高，因而在温度变化的环境中，该封装结构容易出现因热膨胀系数失配导致的填充在相邻两个第一芯片之间的区域(die gap区域)的封装层例如底部填充胶(under fill，UF)产生较大应力而断裂的问题，严重时还会导致重新布线层中绝缘层(绝缘层的材料例如可以为聚酰亚胺(polyimide，PI))出现脱层(delamination)现象以及重新布线层断裂等问题。此外，重新布线层的厚度较小，在扇出型封装结构中的强度较低，易发生重新布线层自身断裂或因其他失效而导致的重新布线层断裂等可靠性问题。
发明内容
本申请实施例提供一种扇出型封装结构及其制备方法，用于解决填充在第一芯片周围的封装层因热膨胀系数失配导致的断裂的问题以及重新布线层脱层、断裂的问题。
为达到上述目的，本申请采用如下技术方案：
第一方面，提供一种扇出型封装结构。该扇出型封装结构包括：重新布线层；第一芯片；第一连接件；第一芯片通过第一连接件与重新布线层电连接；设置在第一芯片与重新布线层之间，且与重新布线层接触的第一支撑层；填充于第一芯片周围的封装层；封装层包裹第一芯片、第一连接件以及第一支撑层。由于第一芯片和重新布线层之间设置有第一支撑层，而第一支撑层可以增加局部区域的结构强度，降低填充在第一芯片周围的封装层因扇出型封装结构中不同部分的热膨胀系数不匹配产生的应力，从而避免了填充在第一芯片周围的封装层断裂，且避免了重新布线层断裂以及重新布线层出现脱层现象，提升了扇出型封装结构的整体可靠性。
在一种可能的实现方式中，扇出型封装结构中设置的第一支撑层的材料强度大于封装层的材料强度。这样可以确保第一支撑层能够起到支撑作用。此外，相对于扇出型封装结构不包括第一支撑层时，第一芯片和重新布线层之间通过封装层起支撑作用，由于本申请实施例中设置有第一支撑层，因而可以降低填充在第一芯片和重新布线层之间的封装层的厚度，即降低整个封装层的厚度，且可以通过调整第一支撑层的厚度来控制扇出型封装结构的厚度。相对于通过其它方法调整扇出型封装结构的厚度例如通过调整第一芯片的厚度来调整扇出型封装结构的厚度，本申请实施例通过调整第一支撑层的厚度来控制扇出型封装结构的厚度，工艺流程简单，成本较低。
在一种可能的实施方式中，扇出型封装结构还包括第二芯片；第一支撑层包括第一支撑部分，第一支撑部分位于第一芯片和第二芯片之间的区域。由于随着温度变化，扇出型封装结构中不同部分热膨胀系数失配会导致填充在第一芯片和第二芯片之间的区域的封装层产生较大的应力，因而在位于第一芯片和第二芯片之间的区域设置第一支撑部分，可以增加第一芯片和第二芯片之间的区域的结构强度和抗拉能力，降低第一芯片和第二芯片之间的区域的应力，提升封装结构的可靠性。
在一种可能的实施方式中，第一支撑层包括第一支撑部分，第一支撑部分包围第一芯片。由于第一支撑部分包围第一芯片，因而可以增加第一芯片周围的区域的结构强度和抗拉能力，降低第一芯片周围填充的封装层因扇出型封装结构中不同部分热膨胀系数失配产生的应力。
在一种可能的实施方式中，第一支撑层还包括第二支撑部分；第二支撑部分包括多个平行排布的第一支撑条和多个平行排布的第二支撑条；多个第一支撑条和多个第二支撑条相交；第二支撑部分位于第一芯片的正下方，且第一连接件在重新布线层上的正投影与第二支撑部分在重新布线层上的正投影无重叠区域。由于第一支撑层包括第二支撑部分，第二支撑部分位于第一芯片的正下方，因而可以增加第一芯片正下方的结构强度和抗拉能力，降低第一芯片正下方填充的封装层因扇出型封装结构中不同部分热膨胀系数失配产生的应力，进一步提升封装结构的可靠性。
在一种可能的实施方式中，扇出型封装结构还包括设置在第一支撑层远离重新布线层一侧，且与第一支撑层接触的第二支撑层；第二支撑层包括第三支撑部分，第三支撑部分位于第一芯片和第二芯片之间的区域。由于位于第一芯片和第二芯片之间的区域设置有第一支撑部分和第三支撑部分，因而可以进一步增加位于第一芯片和第二芯片之间的区域的结构强度，更有利于降低第一芯片和第二芯片之间的区域填充的封装层因扇出型封装结构中不同部分热膨胀系数失配产生的应力。
在一种可能的实施方式中，扇出型封装结构还包括设置在第一支撑层远离重新布线层一侧，且与第一支撑层接触的第二支撑层；第二支撑层包括第三支撑部分，第三支撑部分包围第一芯片。由于层叠的第一支撑部分和第三支撑部分包围第一芯片，因而可以进一步增加第一芯片周围的区域的结构强度。
在一种可能的实施方式中，扇出型封装结构还包括设置在第一支撑层远离重新布线层一侧，且与第一支撑层接触的第二支撑层；第二支撑层包括第四支撑部分，第四支撑部分包括多个平行排布的第三支撑条和多个平行排布的第四支撑条；多个第三支撑条和多个第四支撑条相交；第四支撑部分位于第一芯片的正下方，且第一连接件在重新布线层上的正投影与第四支撑部分在重新布线层上的正投影无重叠区域。由于扇出型封装结构包括层叠的第二支撑部分和第四支撑部分，因而可以进一步增加第一芯片正下方的结构强度和抗拉能力。
在一种可能的实施方式中，重新布线层包括第一导电接点；第一连接件与第一导电接点电连接；第一支撑层与第一导电接点同层同材料。此处，可以同时制作第一支撑层和第一导电接点，从而简化了扇出型封装结构的制作工艺。
在一种可能的实施方式中，扇出型封装结构还包括设置在第一支撑层与重新布线层之间的粘着层。此处，可以通过粘着层将第一支撑层与重新布线层固定。
在一种可能的实施方式中，第一支撑层导电；重新布线层包括接地端子；第一支撑层与重新布线层中的接地端子电连接。第一支撑层通过重新布线层互连接地，第一支撑层相当于一个地平面，可以将第一芯片的信号与重新布线层的信号有效隔离，这样一来，可以提高信号质量，提升扇出型封装结构的电性能。
在一种可能的实施方式中，扇出型封装结构还包括设置在重新布线层远离第一芯片一侧的第二连接件以及基板；第二连接件将重新布线层与基板电连接，这样一来可以实现扇出型封装。
在一种可能的实施方式中，封装层的材料包括模塑化合物；或者，封装层包括第一子封装层和第二子封装层；第一子封装层包围第一芯片，第二子封装层包围第一子封装层；第一子封装层的材料为底胶化合物，第二子封装层的材料为模塑化合物。
第二方面，提供一种电子设备。该电子设备包括前述的扇出型封装结构和印刷电路板；扇出型封装结构包括基板和第三连接件，第三连接件设置在基板远离重新布线层的一侧，基板通过第三连接件与印刷电路板电连接。该电子设备具有与前述实施例相同的技术效果，此处不再赘述。
第三方面，提供一种扇出型封装结构的制备方法。该扇出型封装结构的制备方法包括如下流程：首先，在重新布线层上形成第一支撑层；然后，通过第一连接件将第一芯片绑定到重新布线层上，以使第一芯片与重新布线层电连接；最后，填充封装层；封装层包裹第一芯片、第一连接件以及第一支撑层。由于第一芯片和重新布线层之间形成有第一支撑层，而第一支撑层可以增加局部区域的结构强度，降低填充在第一芯片周围的封装层因扇出型封装结构中不同部分的热膨胀系数不匹配产生的应力，从而避免了填充在第一芯片周围的封装层断裂，且避免了重新布线层断裂以及重新布线层出现脱层现象。
在一种可能的实施方式中，在重新布线层上形成第一支撑层，包括：首先，在重新布线层上形成电镀种子层；然后，在电镀种子层上形成光刻胶层；光刻胶层在待形成第一支撑层的区域镂空；之后，在光刻胶层的镂空区域内电镀形成第一支撑层；最后，去除光刻胶层及其下方的电镀种子层。此处，直接在重新布线层上电镀制作第一支撑层，制作工艺简单。
在一种可能的实施方式中，在重新布线层上形成第一支撑层，包括：首先，在载板上形成支撑薄膜；然后，在支撑薄膜上贴附胶膜；之后，对支撑薄膜和胶膜进行构图，形成第一支撑层和粘着层；第一支撑层和粘着层在载板上的正投影重叠；最后，将第一支撑层和粘着层移动到重新布线层上，并移除载板；其中，第一支撑层通过粘着层粘贴在重新布线层上。通过粘着层将第一支撑层粘贴在重新布线层上，避免了在重新布线层上直接制作第一支撑层导致的重新布线层受到破坏。
在一种可能的实施方式中，在重新布线层上形成第一支撑层，包括：在重新布线层上形成第一支撑层，并同步形成重新布线层的第一导电接点，第一连接件与第一导电接点电连接。第一支撑层与第一导电接点同步制作，从而可以简化扇出型封装结构的制备方法。
在一种可能的实施方式中，填充封装层，包括：通过塑模底部填充工艺填充封装层；或者，通过毛细底部填充工艺填充第一子封装层；第一子封装层包围第一芯片； 通过塑模底部填充工艺填充第二子封装层；第二子封装层包围第一子封装层；其中，封装层包括第一子封装层和第二子封装层。
在一种可能的实施方式中，在填充封装层之后，扇出型封装结构的制备方法还包括：在重新布线层远离第一芯片的一侧形成与重新布线层电连接的第二连接件，并将第二连接件与基板电连接，这样一来可以实现扇出型封装。
附图说明
图1为本申请的实施例提供的一种扇出型封装结构的俯视图；
图2为本申请的实施例提供的图1中AA向的剖视示意图；
图3为本申请的另一实施例提供的图1中AA向的剖视示意图；
图4a为本申请的又一实施例提供的图1中AA向的剖视示意图；
图4b为本申请的再一实施例提供的图1中AA向的剖视示意图；
图5为本申请的另一实施例提供的一种扇出型封装结构的俯视图；
图6为本申请的另一实施例提供的图1中AA向的剖视示意图；
图7为本申请的实施例提供的一种第一芯片与第一支撑层的结构示意图；
图8为本申请的另一实施例提供的一种第一芯片与第一支撑层的结构示意图；
图9为本申请的实施例提供的一种第一芯片、第一支撑层与第一连接件的结构示意图；
图10为本申请的又一实施例提供的图1中AA向的剖视示意图；
图11为本申请的再一实施例提供的图1中AA向的剖视示意图；
图12为本申请的实施例提供的一种扇出型封装结构的制备方法的流程示意图；
图13为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图一；
图14a为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图二；
图14b为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图三；
图14c为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图四；
图15为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图五；
图16a为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图六；
图16b为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图七；
图16c为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图八；
图17为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图九；
图18为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示 意图十；
图19为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十一；
图20为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十二；
图21为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十三；
图22为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十四；
图23为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十五；
图24为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十六；
图25为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十七；
图26为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十八；
图27为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图十九；
图28为本申请的实施例提供的一种扇出型封装结构的制备方法过程中的结构示意图二十。
附图标记：
01-扇出型封装结构；1-重新布线层；21-第一芯片；22-第二芯片；23-第三芯片；24-第四芯片；3-第一连接件；4A-第一支撑层；4B-第二支撑层；5-封装层；6-第二连接件；7-基板；8-第三连接件；9-粘着层；10-底板；11-金属线层；12-绝缘层；13-电镀种子层；14-光刻胶层；15-载板；16-支撑薄膜；17-胶膜；31a-第一金属柱；31b-第一凸点下金属层；32-第一凸块；41-第一支撑部分；42-第二支撑部分；43-第三支撑部分；51-第一子封装层；52-第二子封装层；61a-第二金属柱；61b-第二凸点下金属层；62-第二凸块；111-第一导电接点；112-键合层；113-第二导电接点；114-接地端子；421-第一支撑条；422-第二支撑条。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请实施例中，“上”、“下”、“左”以及“右不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相 对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。
本申请实施例提供一种扇出型封装结构，如图1和图2所示，该扇出型封装结构01主要包括重新布线层1、第一芯片(芯片也可以称为裸芯片)21、第一连接件3、第一支撑层(supporting layer)4A以及封装层5。其中，第一芯片21通过第一连接件3与重新布线层1电连接。第一支撑层4A设置在第一芯片21和重新布线层1之间，且与重新布线层1接触。封装层5填充于第一芯片21周围，且封装层5包裹第一芯片21、第一连接件3以及第一支撑层4A。
在一些实施例中，为了实现扇出型封装，上述扇出型封装结构01还包括第二连接件6和基板7，重新布线层1通过第二连接件6与基板7电连接，以将第一芯片21与基板7电连接。
本申请实施例还提供一种电子设备，该电子设备包括上述的扇出型封装结构01和印刷电路板(printed circuit board，PCB)。在需要将上述基板7与印刷电路板电连接时，参考图2所示，扇出型封装结构01还包括设置在基板7远离重新布线层1一侧的第三连接件8，基板7通过第三连接件8与印刷电路板电连接。
可选的，该电子设备为计算机、手机、平板电脑、可穿戴设备和车载设备等不同类型的用户设备或者终端设备。
附图1中部分层例如重新布线层1、第二连接件6以及第三连接件8因被遮挡未示意出。附图1和图2中均未示意出印刷电路板。
此处，上述重新布线层1包括一层或多层金属线层11和一层或多层绝缘层12。示例的，金属线层11的材料包括但不限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料。绝缘层12的材料包括但不限于氧化硅、氮化硅、氮氧化硅、硅胶、聚酰亚胺中的一种材料或两种及两种以上的组合材料。
上述“第一芯片21通过第一连接件3与重新布线层1电连接”即第一芯片21通过第一连接件3与重新布线层1中的金属线层11电连接。上述“重新布线层1通过第二连接件6与基板7电连接”即重新布线层1中的金属线层11通过第二连接线6与基板7电连接。
在此基础上，在重新布线层1包括一层金属线层11的情况下，金属线层11的上表面露出于绝缘层12的上表面，金属线层11的下表面露出于绝缘层12的下表面。在重新布线层1包括多层金属线层11和多层绝缘层12的情况下，位于顶层的金属线层11的上表面露出于顶层的绝缘层12的上表面，位于底层的金属线层11的下表面露出于底层的绝缘层12的下表面。此外，“金属线层11的上表面露出于绝缘层12的上表面”可以是金属线层11的上表面与绝缘层12的上表面平齐；也可以是金属线层11的上表面高出于绝缘层12的上表面；当然还可以是，金属线层11的上表面低于绝缘层12的上表面。“金属线层11的下表面露出于绝缘层12的下表面”可以是金属线层 11的下表面与绝缘层12的下表面平齐；也可以是金属线层11的下表面高出于绝缘层12的下表面；当然还可以是，金属线层11的下表面低于绝缘层12的下表面。本申请实施例附图中金属线层11的上表面露出于绝缘层12的上表面均以金属线层11的上表面高于绝缘层12的上表面为例进行示意，金属线层11的下表面露出于绝缘层12的下表面均以金属线层11的下表面与绝缘层12的下表面平齐为例进行示意。
在一些示例中，如图2和图3所示，重新布线层1中的金属线层11包括露出于绝缘层12上表面的第一导电接点(under bump metallization pad，UBM pad或μpad)111；第一连接件3与第一导电接点111电连接。上述“第一芯片21通过第一连接件3与重新布线层1电连接”即第一芯片21通过第一连接件3与重新布线层1中的第一导电接点111电连接。为了确保第一连接件3与第一导电接点111连接的更牢靠，在一些实施例中，如图4a和图4b所示，重新布线层1中的金属线层11还可以包括设置在第一导电接点111靠近第一芯片21一侧，且与第一导电接点111接触的键合层112，第一连接件3与键合层112接触。第一连接件3与键合层112接触，即第一连接件3通过键合层112与重新布线层1中的第一导电接点111电连接。
在一些示例中，如图2和图3所示，重新布线层1中的金属线层11还包括露出于绝缘层12下表面的第二导电接点113，第二连接件6与第二导电接点113接触。上述“重新布线层1通过第二连接件6与基板7电连接”即重新布线层1中的第二导电接点113通过第二连接件6与基板7电连接。
对于上述第一连接件3的结构，例如，如图4a所示，第一连接件3包括第一金属柱31a以及设置在第一金属柱31a靠近重新布线层1一侧，且与第一金属柱31a接触的第一凸块(bump)32。又例如，如图4b所示，第一连接件3包括第一凸点下金属层(或者称作第一焊盘)31b以及设置在第一凸点下金属层31b靠近重新布线层1一侧，且与第一凸点下金属层31b接触的第一凸块32。基于此，第一连接件3与重新布线层1电连接，即第一凸块32与重新布线层1电连接，例如第一凸块32与重新布线层1中的键合层112接触。其中，第一金属柱31a或第一凸点下金属层31b作为第一芯片21内部集成的功能电路的引脚，与第一芯片21内部集成的功能电路电连接。此外，设置的第一金属柱31a或第一凸点下金属层31b还可以起到提高第一凸块32与第一芯片21内部集成的功能电路连接的可靠性的作用。
对于上述第二连接件6的结构，例如，如图4a所示，第二连接件6包括第二金属柱61a以及设置在第二金属柱61a远离重新布线层1一侧，且与第二金属柱61a接触的第二凸块62。第二凸块62也可以称为可控坍塌第一芯片互连结构凸块(controlled collapse chip connect bump，C4bump)。又例如，如图4b所示，第二连接件6包括第二凸点下金属层(或者称作第二焊盘)61b以及设置在第二凸点下金属层61b远离重新布线层1一侧，且与第二凸点下金属层61b接触的第二凸块62。基于此，重新布线层1通过第二连接件6与基板7电连接，即第二金属柱61a或第二凸点下金属层61b与重新布线层1电连接，例如第二金属柱61a或第二凸点下金属层61b与第二导电接点113电连接，第二凸块62与基板7电连接。其中，第二金属柱61a或第二凸点下金属层61b用于起到提高第二凸块62与重新布线层1连接的可靠性的作用。
基于上述，在一些实施例中，第一凸块32和第二凸块62为焊球。第一凸块32 和第二凸块62的材料可以为锡、铜、银、铝等金属中的一种材料或两种及两种以上的组合材料。上述的第一金属柱31a、第一凸点下金属层31b、第二金属柱61a以及第二凸点下金属层61b的材料均可以为铜、铝、镍、金、银、钛等金属中的一种材料或两种及两种以上的组合材料。
对于上述第三连接件8的结构可以与第一连接件3或第二连接件6的结构类似，具体可以参考上述第一连接件3或第二连接件6的结构，此处不再赘述。在一些示例中，参考图4a和图4b，上述的第三连接件8还可以为焊球(solder ball)。
此外，上述的扇出型封装结构01可以包括一个芯片即第一芯片21，也可以包括两个或两个以上芯片，即除第一芯片21外，还有其它芯片。附图1以扇出型封装结构01包括两个芯片，即第一芯片21和第二芯片22为例进行示意。附图5以扇出型封装结构01包括四个芯片，即第一芯片21、第二芯片22、第三芯片23和第四芯片24为例进行示意。
作为一种可能的实施方式，如图2、图3、图4a以及图4b所示，封装层5的材料包括模塑化合物(molding compound)。在此情况下，封装层5可以通过塑模底部填充工艺(moldable under fill，MUF)形成。塑模底部填充工艺也可以称为模制重叠注塑工艺(over molding)。模塑化合物例如可以包括环氧树脂胶粘剂(epoxy molding compound，EMC)。作为另一种可能的实现方式，如图6所示，封装层5包括第一子封装层51和第二子封装层52；第一子封装层51包围第一芯片21，第二子封装层52包围第一子封装层51；第一子封装层51的材料为底胶化合物(也可以称为底部填充胶)，第二子封装层52的材料为模塑化合物。此处，第一子封装层51可以通过毛细底部填充工艺(capillary underfill，CUF)填充于第一芯片21的周围形成。第二子封装层52可以通过塑模底部填充工艺填充于第一子封装层51的周围形成。
在此基础上，在一些示例中，如图2所示，封装层5覆盖第一芯片21远离重新布线层1的表面。在另一些示例中，如图3、图4a、图4b以及图6所示，第一芯片21远离重新布线层1的表面露出于封装层5。一方面，通常第一芯片21远离重新布线层1的表面设有关于第一芯片21的型号、功能等标记，第一芯片21远离重新布线层1的表面露出于封装层5，这样便于识别第一芯片21；另一方面，将第一芯片21远离重新布线层1的表面露出于封装层5，这样有利于第一芯片21散热，或者，为了在第一芯片21远离重新布线层1的表面贴装散热器。
第一支撑层4A设置在第一芯片21与重新布线层1之间，且与重新布线层1接触，针对第一支撑层4A的设置位置，以下提供几种具体的实施例。
在本申请的一些实施例中，如图7所示，扇出型封装结构01还包括第二芯片22，第一支撑层4A包括第一支撑部分41，第一支撑部分41位于第一芯片21和第二芯片22之间的区域。
参考图7，第一支撑部分41还可以位于第一芯片21和第三芯片23之间的区域、第二芯片22和第四芯片24之间的区域以及第三芯片23和第四芯片24之间的区域。
由于随着温度变化，扇出型封装结构01中不同部分例如第一芯片21与基板7热膨胀系数失配会导致填充在第一芯片21和第二芯片22之间的区域的封装层5产生较大的应力，因而在位于第一芯片21和第二芯片22之间的区域设置第一支撑部分41， 可以增加第一芯片21和第二芯片22之间的区域的结构强度和抗拉能力，降低第一芯片21和第二芯片22之间的区域的应力，提升封装结构的可靠性。
在本申请的另一些实施例中，如图8所示，第一支撑层4A包括第一支撑部分41，第一支撑部分41包围第一芯片21。
参考图8，第一支撑部分41还可以包围第二芯片22、第三芯片23和第四芯片24。
由于第一支撑部分41包围第一芯片21，因而可以增加第一芯片21周围的区域的结构强度和抗拉能力，降低第一芯片21周围填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，提升封装结构的可靠性。
在本申请的又一实施例中，如图9所示，第一支撑层4A包括第二支撑部分42；第二支撑部分42包括多个平行排布的第一支撑条421和多个平行排布的第二支撑条422；多个第一支撑条421和多个第二支撑条422相交；第二支撑部分42位于第一芯片21的正下方，且第一连接件3在重新布线层1上的正投影与第二支撑部分42在重新布线层1上的正投影无重叠区域，第一连接件3位于第一支撑条421和第二支撑条422构成的网格内。
参考图9，第二支撑部分42还可以位于第二芯片22、第三芯片23和第四芯片24的正下方。
由于第一支撑层4A包括第二支撑部分42，第二支撑部分42位于第一芯片21的正下方，因而可以增加第一芯片21正下方的结构强度和抗拉能力，降低第一芯片21正下方填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，进一步提升封装结构的可靠性。
基于上述，在上述第一支撑层4A包括第一支撑部分41和第二支撑部分42的情况下，在一些示例中，如图9所示，第二支撑部分42与第一支撑部分41相连接，即第一支撑条421和第二支撑条422均与第一支撑部分41相连接。由于第一支撑部分41与第二支撑部分42相连接，因而可以避免第一支撑部分41与第二支撑部分42相连接位置处，填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，导致的该位置处的封装层5断裂或该位置处的重新布线层1断裂或脱层。此外，由于位于相邻芯片例如第一芯片21和第二芯片22之间的区域的第一支撑部分41承受的封装层5的应力较大，第二支撑部分42与第一支撑部分41相连接，因而第一支撑部分41承受的部分应力可以释放到第二支撑部分42上，从而可以分散第一支撑部分41承受的应力。
在一些实施例中，如图2、图3、图4a、图4b以及图6所示，在重新布线层1上直接制作上述第一支撑层4A。在另一些实施例中，如图10所示，扇出型封装结构01还包括设置在第一支撑层4A与重新布线层1之间的粘着层9，粘着层9将第一支撑层4A与重新布线层1粘贴在一起。
在将第一支撑层4A制作于重新布线层1上的情况下，在一些示例中，第一支撑层4A单独制作。在另一些示例中，第一支撑层4A和扇出型封装结构01中的其它层同步制作。例如第一支撑层4A与第一导电接点111同层同材料，即第一支撑层4A与第一导电接点111同步制作。第一支撑层4A和扇出型封装结构01中的其它层同步制作，可以简化扇出型封装结构的制作工艺。
在此基础上，在一些实施例中，如图2、图3、图4a、图4b、图6以及图10所示，扇出型封装结构01仅包括第一支撑层4A。在另一些实施例中，如图11所示，扇出型封装结构01包括第一支撑层4A，第一支撑层4A包括第一支撑部分41。扇出型封装结构01还包括设置在第一支撑层4A远离重新布线层1一侧，且与第一支撑层4A接触的第二支撑层4B；第二支撑层4B包括第三支撑部分43。在一些示例中，第三支撑部分43位于第一芯片21和第二芯片22之间的区域，在此情况下，第一支撑部分41可以位于第一芯片21和第二芯片22之间的区域，第一支撑部分41也可以包围第一芯片21。在另一些示例中，第三支撑部分43包围第一芯片21，在此情况下，第一支撑部分41包围第一芯片211。
考虑到封装层5位于第一芯片21和第二芯片22之间的区域产生的应力较大，位于第一芯片21和第二芯片22之间的区域的封装层5以及重新布线层1容易断裂，因此在本申请的一些实施例中，扇出型封装结构01还包括第二支撑层4B，第二支撑层4B包括位于第一芯片21和第二芯片22之间的区域的第三支撑部分，由于位于第一芯片21和第二芯片22之间的区域设置有第一支撑部分41和第三支撑部分43第一支撑层4A，因而可以进一步增加位于第一芯片21和第二芯片22之间的区域的结构强度，更有利于降低第一芯片21和第二芯片22之间的区域填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，进而可以更进一步地提升封装结构的可靠性。
在第一支撑部分41和第三支撑部分43包围第一芯片21时，可以进一步增加第一芯片21周围的区域的结构强度，更有利于降低第一芯片21周围填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，提升封装结构的可靠性。
在又一些实施例中，扇出型封装结构01还包括设置在第一支撑层4A远离重新布线层1一侧，且与第一支撑层4A接触的第二支撑层4B；第二支撑层4B包括第四支撑部分，第四支撑部分包括多个平行排布的第三支撑条和多个平行排布的第四支撑条；多个第三支撑条和多个第四支撑条相交；第四支撑部分位于第一芯片21的正下方，且第一连接件3在重新布线层1上的正投影与第四支撑部分在重新布线层1上的正投影无重叠区域。
应当理解到，第四支撑部分在重新布线层1上的正投影位于第二支撑部分42在重新布线层1上的正投影内。在一些示例中，第四支撑部分在重新布线层1上的正投影与第二支撑部分42在重新布线层1上的正投影重叠。
由于扇出型封装结构01包括第二支撑部分42和第四支撑部分，因而可以进一步增加第一芯片21正下方的结构强度和抗拉能力，降低第一芯片21正下方填充的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，进一步提升封装结构的可靠性。
在此基础上，可以是第一支撑层4A和第二支撑层4B的材料都为金属材料；也可以是第一支撑层4A和第二支撑层4B的材料都为非金属材料；当然还可以是，第一支撑层4A和第二支撑层4B中其中一层的材料为金属材料，另一层的材料为非金属材料。
需要说明的是，由于第一支撑层4A和第二支撑层4B用于降低填充在第一芯片21周围的封装层5因扇出型封装结构01中不同部分热膨胀系数失配产生的应力，因而选 取的第一支撑层4A和第二支撑层4B的材料强度应大于封装层5的材料强度。例如，第一支撑层4A和第二支撑层4B的材料为铜、银、铝、钛中的一种材料或两种及两种以上的组合材料。又例如，第一支撑层4A和第二支撑层4B的材料为氮化硅、氧化硅或氮氧化硅等。
此外，应当理解到，如图11所示，重新布线层1包括接地端子114，接地端子114与地线电连接。在第一支撑层4A导电的情况下，在一些实施例中，第一支撑层4A与重新布线层1中的接地端子114电连接，即第一支撑层4A通过重新布线层1互连接地。
由于第一支撑层4A通过重新布线层1互连接地，因而第一支撑层4A相当于一个地平面，从而可以将第一芯片21的信号与重新布线层1的信号有效隔离，这样一来，可以提高信号质量，提升扇出型封装结构01的电性能。
本申请实施例提供一种扇出型封装结构01，该扇出型封装结构01包括重新布线层1、第一芯片21、第一连接件3、第一支撑层4A以及封装层5。第一芯片21通过第一连接件3与重新布线层1电连接，第一支撑层4A设置在第一芯片21和重新布线层1之间，且与重新布线层1接触，封装层5填充于第一芯片21周围，且封装层5包裹第一芯片21、第一连接件3以及第一支撑层4A。由于第一芯片21和重新布线层1之间设置有第一支撑层4A，而第一支撑层4A可以增加局部区域的结构强度，降低填充在第一芯片21周围的封装层5因扇出型封装结构01中不同部分的热膨胀系数不匹配产生的应力，从而避免了填充在第一芯片21周围的封装层5断裂，且避免了重新布线层1断裂以及重新布线层1出现脱层现象，提升了扇出型封装结构01的整体可靠性。
此外，为了确保第一支撑层4A能够起到支撑作用，在一些实施例中，扇出型封装结构01中设置的第一支撑层4A的材料强度大于封装层5的材料强度。这样一来，相对于扇出型封装结构01不包括第一支撑层4A时，第一芯片21和重新布线层1之间通过封装层5起支撑作用，由于本申请实施例中设置有第一支撑层4A，因而可以降低填充在第一芯片21和重新布线层1之间的封装层5的厚度，即降低整个封装层5的厚度，且可以通过调整第一支撑层4A的厚度来控制扇出型封装结构01的厚度。相对于通过其它方法调整扇出型封装结构01的厚度例如通过调整第一芯片21的厚度来调整扇出型封装结构01的厚度，本申请实施例通过调整第一支撑层4A的厚度来控制扇出型封装结构01的厚度，工艺流程简单，成本较低。
本申请实施例还提供一种扇出型封装结构01的制备方法，可以用于制备上述的扇出型封装结构01。如图12所示，该扇出型封装结构01的制备方法包括：
S10、如图13所示，在重新布线层1上形成第一支撑层4A。
其中，在一种实施例中，如图13所示，重新布线层1制作在底板10上。
此处，底板10的材质例如可以为玻璃、氧化硅、氮化硅、金属、塑料或陶瓷等。
需要说明的是，重新布线层1包括一层或多层金属线层11和一层或多层绝缘层12，具体可以参考上述的实施例，此处不再赘述。
在一些实施例中，如图14a所示，重新布线层1包括露出于绝缘层12的第一导电接点111。在另一些实施例中，如图14b所示，重新布线层1包括露出于绝缘层12的 第一导电接点111和键合层112，键合层112相对于第一导电接点111远离底板10，且键合层112与第一导电接点111接触。在又一些实施例中，如图14c所示，重新布线层1不包括第一导电接点111。
基于上述，在重新布线层1如图14c所示，不包括第一导电接点111时，在一些实施例中，在S10之前，该扇出型封装结构01的制备方法包括：
S100、如图14a所示，形成重新布线层1中的第一导电接点111。
此处，示例的，可以采用化学气相沉积法或溅射法结合光刻工艺形成第一导电接点111，也可以采用电镀法形成第一导电接点111。
S101、如图14b所示，在第一导电接点111远离底板10的一侧形成键合层112，键合层112与第一导电接点111接触。
在另一些实施例中，步骤S10也可以参考如下步骤S102和S103制作。
S102、在重新布线层1上形成第一支撑层4A，并同步形成重新布线层1的第一导电接点111。
此处，示例的，可以采用化学气相沉积法或溅射法结合光刻工艺形成第一导电接点111和第一支撑层4A，也可以采用电镀法形成第一导电接点111和第一支撑层4A。
S103、如图14b所示，在第一导电接点111远离底板10的一侧形成键合层112，键合层112与第一导电接点111接触。
需要说明的是，上述步骤S101和步骤S103为可选的步骤，例如在一些实施例中也可以省略。
S12、如图15所示，通过第一连接件3将第一芯片21绑定到重新布线层1上，以使第一芯片21与重新布线层1电连接。
此处，第一连接件3的结构和材料可以参考上述实施例，此处不再赘述。
对于第一连接件3的制备方法，以第一连接件3包括第一金属柱31a和第一凸块32，或者第一连接件3包括第一凸点下金属层31b和第一凸块32为例，第一金属柱31和第一凸点下金属层31b可以通过化学气相沉积法或溅射法结合光刻工艺形成，或者通过电镀工艺形成，第一凸块32可以通过植球回流工艺形成。
S13、填充封装层5；封装层5包裹第一芯片21、第一连接件3以及第一支撑层4A。
需要说明的是，在一些实施例中，步骤S13可以采用方式一制作：如图16a所示，通过塑模底部填充工艺填充封装层5。
或者，步骤S13也可以采用方式二制作：如图16b所示，先通过毛细底部填充第一子封装层51，第一子封装层51包围第一芯片21；如图16c所示，再通过塑模底部填充工艺填充第二子封装层52；第二子封装层52包围第一子封装层51；其中，封装层5包括第一子封装层51和第二子封装层52。
在步骤S13之后，为了实现扇出型结构，还需要进一步制作第二连接件6和基板7，基于此，上述该扇出型封装结构01的制备方法还包括如下步骤：
S14、如图17所示，在重新布线层1远离第一芯片21的一侧形成与重新布线层1电连接的第二连接件6。
此处，第二连接件6的结构和材料可以参考上述实施例，此处不再赘述。
对于第二连接件6的制备方法，以第二连接件6包括第二金属柱61a和第二凸块62，或者第二连接件6包括第二凸点下金属层61b和第二凸块62为例，第二金属柱61a和第二凸点下金属层61b可以通过化学气相沉积法或溅射法结合光刻工艺形成，或者通过电镀工艺形成，第二凸块62可以通过植球回流工艺形成。
应当理解到，若重新布线层1制作于底板10上，则在步骤S14之前还需要将底板10去除。
S15、如图18所示，对封装层5进行减薄，以露出第一芯片21远离重新布线层1的表面。
需要说明的是，该步骤为可选的步骤，例如在一些实施例中也可以省略。
此处，通常第一芯片21远离重新布线层1的表面设有关于第一芯片21的型号、功能等标记，因而对封装层5进行减薄，将第一芯片21远离重新布线层1的表面露出于封装层5，这样便于识别第一芯片21。此外，将第一芯片21远离重新布线层1的表面露出于封装层5，有利于第一芯片散热，或者，便于后续在第一芯片21远离重新布线层1的表面贴装散热器。
在此基础上，可以通过研磨法、化学机械抛光法、切割法、其它适用方法或上述的组合对封装层5进行减薄。
S16、如图19所示，将第二连接件6与基板7电连接。
需要说明的是，当上述绑定到重新布线层1上的多个芯片包括可以实现相同功能的多个芯片组，每个芯片组包括至少一个芯片时，在一些实施例中，在步骤S14之后，在步骤S16之前，上述该扇出型封装结构01的制备方法还包括：对步骤S14之后，步骤S16之前形成的结构进行切割，切割后的每个结构包括一个芯片组。
此处，在封装层5包括第一子封装层51和第二子封装层52的情况下，切割后的每个结构中的封装层5均包括第一子封装层51和第二子封装层52，且第二子封装层52包围第一子封装层51。
在S16之后，为了使基板7与印刷电路板电连接，上述该扇出型封装结构01的制备方法还包括如下步骤：
S17、如图6所示，在基板7远离重新布线层1的一侧形成第三连接件8。第三连接件8用于将基板7和印刷电路板电连接在一起。
此处，第三连接件8的结构和材料可以参考上述实施例，此处不再赘述。
对于第三连接件8的制备方法，以第三连接件8为焊球为例，第三连接件8可以通过植球回流工艺形成。
本申请实施例提供一种扇出型封装结构01的制备方法，该制备方法包括在重新布线层1上形成第一支撑层4A，通过第一连接件3将第一芯片21绑定到重新布线层1上，以使第一芯片21与重新布线层1电连接，填充封装层5；封装层5包裹第一芯片21、第一连接件3以及第一支撑层4A。由于第一芯片21和重新布线层1之间形成有第一支撑层4A，而第一支撑层4A可以增加局部区域的结构强度，降低填充在第一芯片21周围的封装层5因扇出型封装结构01中不同部分的热膨胀系数不匹配产生的应力，从而避免了填充在第一芯片21周围的封装层5断裂，且避免了重新布线层1断裂以及重新布线层1出现脱层现象，提升了扇出型封装结构01的整体可靠性。
此外，为了确保第一支撑层4A能够起到支撑作用，在一些实施例中，扇出型封装结构01中形成的第一支撑层4A的材料强度大于封装层5的材料强度。这样一来，相对于扇出型封装结构01不包括第一支撑层4A时，第一芯片21和重新布线层1之间通过封装层5起支撑作用，由于本申请实施例中形成有第一支撑层4A，因而可以降低填充在第一芯片21和重新布线层1之间的封装层5的厚度，即降低整个封装层5的厚度，且可以通过调整第一支撑层4A的厚度来控制扇出型封装结构01的厚度。相对于通过其它方法调整扇出型封装结构01的厚度例如通过调整第一芯片21的厚度来调整扇出型封装结构01的厚度，本申请实施例通过调整第一支撑层4A的厚度来控制扇出型封装结构01的厚度，工艺流程简单，成本较低。
以下通过三个实施例对上述步骤S10的具体实现方式进行说明。
实施例一：
S20、如图20所示，在重新布线层1上形成电镀种子层13。
示例的，可以采用溅射法形成电镀种子层13。
此处，电镀种子层13的材料例如可以为钛铜种子层。
S21、如图21所示，在电镀种子层13上形成光刻胶层14；光刻胶层14在待形成第一支撑层4A的区域镂空。
此处，可以在电镀种子层13上先形成光刻胶薄膜，再对光刻胶薄膜进行掩膜曝光、显影等工艺，形成光刻胶层14。
示例的，可以采用涂覆法形成光刻胶层薄膜。
S22、如图22所示，在光刻胶层14的待形成第一支撑层4A的区域内电镀形成第一支撑层4A。
S23、如图23所示，去除光刻胶层14及其下方的电镀种子层13。
此处，光刻胶层14下方的电镀种子层13指的是电镀种子层13中与光刻胶层14在其上的正投影重叠的部分。
需要说明的是，在第一导电接点111与第一支撑层4A同步制作的情况下，步骤S21中光刻胶层14还在待形成第一导电接点111的区域镂空。步骤S22可以按照如下步骤制作：在光刻胶层14的待形成第一支撑层4A的区域内电镀形成第一支撑层4A，并同步在光刻胶层14的待形成第一导电接点111的区域内电镀形成第一导电接点111。
实施例二
S30、如图24所示，在载板15上形成支撑薄膜16。
此处，可以采用键合方法在载板15上键合形成支撑薄膜16；也可以在载板15上通过涂覆或溅射等方式形成支撑薄膜16。
此外，载板15的材质例如可以为玻璃、氧化硅、氮化硅、金属、塑料或陶瓷等。
S31、如图25所示，在支撑薄膜16上贴附胶膜(die attached film)17。
S32、如图26所示，对支撑薄膜16和胶膜17进行构图，形成第一支撑层4A和粘着层9；第一支撑层4A和粘着层9在载板15上的正投影重叠。
此处，对支撑薄膜16和胶膜17进行构图，例如可以是对支撑薄膜16和胶膜17进行切割形成第一支撑层4A和粘着层9，又例如，也可以是对支撑薄膜16和胶膜17进行刻蚀形成第一支撑层4A和粘着层9。
S33、如图27所示，将第一支撑层4A和粘着层9移动到重新布线层1上，并剥离载板15。其中，第一支撑层4A通过粘着层9粘贴在重新布线层1上。
需要说明的是，可以先将第一支撑层4A和粘着层9移动到重新布线层1上，再剥离载板15；也可以先剥离载板15，即将第一支撑层4A与载板15分离，再将第一支撑层4A和粘着层9移动到重新布线层1上。
此处，可以根据支撑薄膜16的材料以及形成在载板15上的方式，采用适当的方法剥离载板15。示例的，支撑薄膜16以键合的方式形成在载板15上，可以采用解键合的方式剥离载板15。解键合的方式例如可以为热滑动剥离(thermal slide-off debonding)、机械剥离(mechanical debonding)或紫外激光剥离(UV laser debonding)。其中，热滑动剥离利用了热塑材料的可逆热特性，在较高的温度下，该材料的粘度会下降，从而能通过简单地滑动两边的晶圆来完成剥离。机械剥离要在临时键合材料与晶圆间产生低粘附力才能成功剥离。紫外激光剥离是利用紫外光照射载板15，使载板15与第一支撑层4A分离。剥离原理是将光吸收并转化为热能，从而在键合界面内产生高温。紫外激光剥离通常依靠化学过程使用光吸收的能量来破坏化学键，并导致原始聚合物进行分解，分解物中含气体，可以增加键合界面的压力帮助剥离。
需要说明的是，在第一导电接点111与第一支撑层4A同步制作的情况下，支撑薄膜16和胶膜17的材料均为导电材料，步骤S32可以按照如下步骤制作：对支撑薄膜16和胶膜17进行构图，形成层叠的第一支撑层4A和粘着层9以及层叠的第一导电接点111和粘着层9；层叠的第一支撑层4A和粘着层9在载板15上的正投影重叠，层叠的第一导电接点111和粘着层9在载板15上的正投影重叠。步骤S33可以按照如下步骤制作：将层叠的第一导电接点111和粘着层9以及层叠的第一导电接点111和粘着层9移动到重新布线层1上，并剥离载板15。
实施例三
S40、如图28所示，在重新布线层1上形成支撑薄膜16。
此处，可以利用溅射、沉积、涂覆等工艺在重新布线层1上形成支撑薄膜16。
S41、如图13所示，对支撑薄膜16进行构图，形成第一支撑层4A。
此处，构图包括涂覆光刻胶层、掩膜曝光、显影以及刻蚀工艺。
需要说明的是，在第一导电接点111与第一支撑层4A同步制作的情况下，支撑薄膜16的材料为导电材料，步骤S41可以按照如下步骤制作：对支撑薄膜16进行构图，形成第一支撑层4A和第一导电接点111。
基于上述步骤S10的三种具体实现方式，在第一支撑层4A的材料为金属材料的情况下，可以按照实施例一、实施例二或实施例三形成第一支撑层4A。在第一支撑层4A的材料为非金属材料的情况下，可以按照实施例二或实施例三形成第一支撑层4A。
在此基础上，在扇出型封装结构01还包括第二支撑层4B的情况下，可以按照步骤S20～S23、S30～S33或S40～S41来制备第二支撑层4B。此外，第一支撑层4A和第二支撑层4B的制备方法可以相同，也可以不相同。以制备如图11所示的第一支撑层4A和第二支撑层4B为例，例如可以重复步骤S20～S23两次，以形成第一支撑层4A和第二支撑层4B。又例如，可以先按照步骤S20～S23形成第一支撑层4A，再按照步骤S30～S33形成第二支撑层4B。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

  1. 一种扇出型封装结构，其特征在于，包括：
    重新布线层；
    第一芯片；
    第一连接件；所述第一芯片通过所述第一连接件与所述重新布线层电连接；
    设置在所述第一芯片与所述重新布线层之间，且与所述重新布线层接触的第一支撑层；
    填充于所述第一芯片周围的封装层；所述封装层包裹所述第一芯片、所述第一连接件以及所述第一支撑层。
  2. 根据权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括第二芯片；
    所述第一支撑层包括第一支撑部分，所述第一支撑部分位于所述第一芯片和所述第二芯片之间的区域。
  3. 根据权利要求1所述的扇出型封装结构，其特征在于，所述第一支撑层包括第一支撑部分，所述第一支撑部分包围所述第一芯片。
  4. 根据权利要求1～3任一项所述的扇出型封装结构，其特征在于，所述第一支撑层还包括第二支撑部分；所述第二支撑部分包括多个平行排布的第一支撑条和多个平行排布的第二支撑条；多个所述第一支撑条和多个所述第二支撑条相交；
    所述第二支撑部分位于所述第一芯片的正下方，且所述第一连接件在所述重新布线层上的正投影与所述第二支撑部分在所述重新布线层上的正投影无重叠区域。
  5. 根据权利要求2所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括设置在所述第一支撑层远离所述重新布线层一侧，且与所述第一支撑层接触的第二支撑层；
    所述第二支撑层包括第三支撑部分，所述第三支撑部分位于所述第一芯片和所述第二芯片之间的区域。
  6. 根据权利要求3所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括设置在所述第一支撑层远离所述重新布线层一侧，且与所述第一支撑层接触的第二支撑层；
    所述第二支撑层包括第三支撑部分，所述第三支撑部分包围所述第一芯片。
  7. 根据权利要求4～6任一项所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括设置在所述第一支撑层远离所述重新布线层一侧，且与所述第一支撑层接触的第二支撑层；
    所述第二支撑层包括第四支撑部分，所述第四支撑部分包括多个平行排布的第三支撑条和多个平行排布的第四支撑条；多个所述第三支撑条和多个所述第四支撑条相交；
    所述第四支撑部分位于所述第一芯片的正下方，且所述第一连接件在所述重新布线层上的正投影与所述第四支撑部分在所述重新布线层上的正投影无重叠区域。
  8. 根据权利要求1所述的扇出型封装结构，其特征在于，所述重新布线层包括第一导电接点；所述第一连接件与所述第一导电接点电连接；
    所述第一支撑层与所述第一导电接点同层同材料。
  9. 根据权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括设置在所述第一支撑层与所述重新布线层之间的粘着层。
  10. 根据权利要求1所述的扇出型封装结构，其特征在于，所述第一支撑层导电；所述重新布线层包括接地端子；
    所述第一支撑层与所述重新布线层中的所述接地端子电连接。
  11. 根据权利要求1所述的扇出型封装结构，其特征在于，所述第一支撑层的材料强度大于所述封装层的材料强度。
  12. 根据权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括设置在所述重新布线层远离所述第一芯片一侧的第二连接件以及基板；所述第二连接件将所述重新布线层与所述基板电连接。
  13. 根据权利要求1所述的扇出型封装结构，其特征在于，所述封装层的材料包括模塑化合物；
    或者，所述封装层包括第一子封装层和第二子封装层；所述第一子封装层包围所述第一芯片，所述第二子封装层包围所述第一子封装层；所述第一子封装层的材料为底胶化合物，所述第二子封装层的材料为模塑化合物。
  14. 一种电子设备，其特征在于，包括如权利要求1～13任一项所述的扇出型封装结构和印刷电路板；
    所述扇出型封装结构包括基板和第三连接件，所述第三连接件设置在所述基板远离重新布线层的一侧，所述基板通过所述第三连接件与所述印刷电路板电连接。
  15. 一种扇出型封装结构的制备方法，其特征在于，包括：
    在重新布线层上形成第一支撑层；
    通过第一连接件将第一芯片绑定到所述重新布线层上，以使所述第一芯片与所述重新布线层电连接；
    填充封装层；所述封装层包裹所述第一芯片、所述第一连接件以及所述第一支撑层。
  16. 根据权利要求15所述的扇出型封装结构的制备方法，其特征在于，所述在重新布线层上形成第一支撑层，包括：
    在所述重新布线层上形成电镀种子层；
    在所述电镀种子层上形成光刻胶层；所述光刻胶层在待形成所述第一支撑层的区域镂空；
    在所述光刻胶层的镂空区域内电镀形成所述第一支撑层；
    去除所述光刻胶层及其下方的所述电镀种子层。
  17. 根据权利要求15所述的扇出型封装结构的制备方法，其特征在于，所述在重新布线层上形成第一支撑层，包括：
    在载板上形成支撑薄膜；
    在所述支撑薄膜上贴附胶膜；
    对所述支撑薄膜和所述胶膜进行构图，形成第一支撑层和粘着层；所述第一支撑层和所述粘着层在所述载板上的正投影重叠；
    将所述第一支撑层和所述粘着层移动到所述重新布线层上，并移除所述载板；其中，所述第一支撑层通过所述粘着层粘贴在所述重新布线层上。
  18. 根据权利要求15所述的扇出型封装结构的制备方法，其特征在于，所述在重新布线层上形成第一支撑层，包括：
    在所述重新布线层上形成所述第一支撑层，并同步形成所述重新布线层的第一导电接点，所述第一连接件与所述第一导电接点电连接。
  19. 根据权利要求15所述的扇出型封装结构的制备方法，其特征在于，所述填充封装层，包括：
    通过塑模底部填充工艺填充所述封装层；
    或者，通过毛细底部填充工艺填充第一子封装层；所述第一子封装层包围所述第一芯片；
    通过塑模底部填充工艺填充第二子封装层；所述第二子封装层包围所述第一子封装层；其中，所述封装层包括所述第一子封装层和所述第二子封装层。
  20. 根据权利要求15所述的扇出型封装结构的制备方法，其特征在于，在所述填充封装层之后，所述扇出型封装结构的制备方法还包括：
    在所述重新布线层远离所述第一芯片的一侧形成与所述重新布线层电连接的第二连接件，并将所述第二连接件与基板电连接。
CN202080104737.1A 2020-09-11 2020-09-11 一种扇出型封装结构及其制备方法 Pending CN116250081A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/114904 WO2022052072A1 (zh) 2020-09-11 2020-09-11 一种扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116250081A true CN116250081A (zh) 2023-06-09

Family

ID=80631998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080104737.1A Pending CN116250081A (zh) 2020-09-11 2020-09-11 一种扇出型封装结构及其制备方法

Country Status (2)

Country Link
CN (1) CN116250081A (zh)
WO (1) WO2022052072A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
CN106684055A (zh) * 2017-03-22 2017-05-17 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装结构及其制备方法
US10593620B2 (en) * 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US10861782B2 (en) * 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods
CN111244059A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 一种半导体封装体以及制作方法
CN110517992B (zh) * 2019-08-28 2021-09-07 江苏中科智芯集成科技有限公司 一种扇出芯片封装结构及封装方法

Also Published As

Publication number Publication date
WO2022052072A1 (zh) 2022-03-17

Similar Documents

Publication Publication Date Title
US11387217B2 (en) Semiconductor device and method of manufacture
CN108630676B (zh) 半导体封装件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
TWI710072B (zh) 半導體裝置封裝體及其製造方法
TWI713129B (zh) 半導體元件及其形成方法
CN109937476B (zh) 晶片级封装和方法
US9559029B2 (en) Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
KR101677364B1 (ko) 반도체 디바이스 및 제조 방법
US20220246590A1 (en) Integrated Fan-Out Packages and Methods of Forming the Same
KR102108981B1 (ko) 반도체 패키지 및 방법
WO2010058646A1 (ja) 半導体パッケージおよびその製造方法
US20200243449A1 (en) Package structure and manufacturing method thereof
US20210050305A1 (en) Semiconductor device and method of manufacture
US10867966B2 (en) Package structure, package-on-package structure and method of fabricating the same
US10510595B2 (en) Integrated fan-out packages and methods of forming the same
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR20090052282A (ko) 반도체 장치 및 그 제조 방법
KR101684071B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI750423B (zh) 半導體封裝以及製造半導體封裝的方法
CN116250081A (zh) 一种扇出型封装结构及其制备方法
US11205615B2 (en) Semiconductor device and method of manufacture
CN114883289A (zh) 半导体封装和制造半导体封装的方法
CN117174690A (zh) 半导体器件及形成其接合结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination