CN117174690A - 半导体器件及形成其接合结构的方法 - Google Patents

半导体器件及形成其接合结构的方法 Download PDF

Info

Publication number
CN117174690A
CN117174690A CN202310482967.7A CN202310482967A CN117174690A CN 117174690 A CN117174690 A CN 117174690A CN 202310482967 A CN202310482967 A CN 202310482967A CN 117174690 A CN117174690 A CN 117174690A
Authority
CN
China
Prior art keywords
film
hole
package
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310482967.7A
Other languages
English (en)
Inventor
安兰·艾登
林文益
罗登元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117174690A publication Critical patent/CN117174690A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

实施例半导体器件可以包括电互连层、电耦合到电互连层的接合焊盘、包括部分地覆盖接合焊盘表面的第一膜和部分地覆盖第一膜的第二膜的堆叠膜结构，在接合焊盘的部分表面上形成在第一膜中的第一孔，形成在第二膜中使得第二孔大于第一孔并且形成在第一孔上方使得第一孔完全位于第二孔的区域下方的第二孔，以及形成为与焊盘接触的焊料材料部。焊料材料部可以包括小于第二孔的尺寸的第一宽度，使得焊料材料部不接触第二膜。本申请的实施例还公开了一种形成半导体器件的接合结构的方法。

Description

半导体器件及形成其接合结构的方法
技术领域
本申请的实施例涉及半导体技术领域，更具体地，涉及半导体器件及形成其接合结构的方法。
背景技术
半导体器件用于各种电子应用，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上顺序沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻技术对各种材料层进行图案化以在其上形成电路部件和元件来制造半导体器件。通常在单个半导体晶圆上制造数十个、数百个或数千个集成电路，晶圆上的各个管芯通过沿着划线在集成电路之间锯切而被分割。例如，单个管芯通常分开封装在多芯片模块中或其他类型的封装件中。
除了较小的电子元件外，改进元件的封装可以提供比以前的封装件占用更少面积的更小封装件。示例方法包括四方扁平封装(QFP)、针脚栅格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)、封装上封装(PoP)、片上系统(SoC)或集成电路上系统(SoIC)器件。这些三维器件中的一些(例如，3DIC、SoC、SoIC)通过将芯片放置在半导体晶圆级上的芯片上方来制备。由于减少了堆叠芯片之间的互连件的长度，这些三维器件提供了改进的集成密度和其他优点，诸如更快的速度和更高的带宽。然而，在制造和操作三维器件方面存在许多相关挑战。
发明内容
根据本申请的实施例的一个方面，提供了一种半导体器件，包括：电互连层；接合焊盘，电耦合到电互连层；堆叠膜结构，包括部分地覆盖接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜；第一孔，形成在接合焊盘的表面的部分上方的第一膜中；第二孔，形成在第二膜中使得第二孔大于第一孔，并且形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及焊料材料部，形成为与接合焊盘接触，其中，焊料材料部包括小于第二孔的尺寸的第一宽度，使得焊材材料部不接触第二膜。
根据本申请的实施例的另一个方面，提供了一种半导体器件，包括：第一半导体封装件，包括第一半导体管芯和电耦合到第一半导体管芯的第一接合焊盘；第二半导体封装件，包括第二半导体管芯和电耦合到第二半导体芯片的第二接合焊盘；以及焊料材料部，将第一半导体封装件的第一接合焊盘电连接到第二半导体封装件的第二接合焊盘，其中，第一半导体封装件还包括堆叠膜结构，堆叠膜结构包括部分地覆盖第一接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜，并且其中，第二膜与焊料材料部分离。
根据本申请的实施例的又一个方面，提供了一种形成半导体器件的接合结构的方法，包括：在电互连层的接合焊盘上方形成第一膜；在第一膜上方形成第二膜；在第一膜中形成第一孔并且在第二膜中形成第二孔使得第一孔暴露接合焊盘的部分，并且第二孔形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及形成与接合焊盘接触但与第二膜分离的焊料材料部。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是相关半导体器件的垂直截面图。
图1B是图1A的相关半导体器件的部分的放大垂直截面图。
图2A是根据多种实施例的具有改进的机械性能的半导体器件的部分的垂直截面图。
图2B是根据多种实施例的图2A的半导体器件的部分的水平截面图。
图3A是根据多种实施例的可以用于形成接合结构的中间结构的垂直截面图。
图3B是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
图3C是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
图3D是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
图3E是根据多种实施例的可以用于形成接合结构的另一中间结构的垂直截面图。
图4是根据多种实施例的可以用于形成半导体器件的中间结构的垂直截面图。
图5是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图6是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图7是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图8是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图9是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图10是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图11是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图12是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图13是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图14是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图15是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图16是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图17是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图18是根据多种实施例的可以用于形成半导体器件的另一中间结构的垂直截面图。
图19A是根据多种实施例的半导体器件的垂直截面图。
图19B是根据多种实施例的另一半导体器件的垂直截面图。
图20是示出根据多种实施例的形成半导体器件的接合结构的方法的操作的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。除非另有明确说明，否则假定具有相同参考数字的每个元件具有相同的材料成分，并且具有相同厚度范围内的厚度。
通常，在半导体封装件中，几个半导体集成电路(IC)管芯(即“芯片”)可以安装在公共衬底上，也可以称为“封装衬底”。在一些实施例中，可以通过将封装衬底安装在包含电互连件的支撑衬底(诸如印刷电路板(PCB))上来实现与半导体封装件的电连接。半导体封装件可以还包括中介层，一个或多个半导体管芯可以附接到中介层并电耦合到中介层。中介层又可以附接到并电耦合到封装衬底，封装衬底可以进一步附接到PCB。因此，可以制造并组装分开的结构(例如，半导体管芯、中介层、封装衬底和PCB)。
本文公开的多种实施例可以包括封装接合结构，该封装接合结构包括多层膜结构，以减少或减轻由接合结构的多种部件之间的热膨胀系数差异引起的开裂和分层。在这方面，焊料材料部可以将第一封装件的接合焊盘与第二封装件的焊盘电耦合和机械耦合。第一膜可以部分地覆盖第一封装件的接合焊盘并且可以与焊料材料部接触。第二膜可以向第一封装件提供机械强度，但可以被配置为不接触焊料材料部。而且，可以在第二膜和焊料材料部之间形成底部填充材料部。这样的配置可以减少接合结构内的多种热引起的应力和应变，从而可以减少或减轻开裂和分层。
一种实施例的半导体器件可以包括：电互连层；接合焊盘，电耦合到电互连层；堆叠膜结构，包括部分地覆盖接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜；第一孔，形成在接合焊盘的表面的部分上方的第一膜中；第二孔，形成在第二膜中使得第二孔大于第一孔，并且形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及焊料材料部，形成为与接合焊盘接触。焊料材料部可以包括小于第二孔的尺寸的第一宽度，使得焊料材料部不接触第二膜。
另一实施例的半导体器件可以包括第一半导体封装件，该第一半导体封装件包括：第一半导体管芯和电耦合到第一半导体管的第一接合焊盘；第二半导体封装件，包括第二半导体管芯和电耦合到第二半导体管芯的第二接合焊盘；以及焊料材料部，将第一半导体封装件的第一接合焊盘电连接到第二半导体封装件的第二接合焊盘。第一半导体封装件还可以包括堆叠膜结构，其包括部分地覆盖第一接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜，使得第二膜与焊料材料部分离。
一种公开的形成半导体器件的接合结构的方法，可以包括在电互连层的接合焊盘上方形成第一膜；在第一膜上方形成第二膜；在第一膜中形成第一孔，在第二膜中形成第二孔，使得第一孔暴露接合焊盘的部分，并且第二孔形成在第一孔上方，使得所第一孔完全地位于第二孔的区域下方。该方法还可以包括形成与接合焊盘接触但与第二膜分离的焊料材料部，以及在焊料材料部和第二孔的边缘之间形成底部填充材料部。
图1A是相关半导体器件100的垂直截面图。在该相关半导体器件中，半导体器件100可以被配置为封装上封装结构。在这方面，半导体器件100可以包括附接到并电耦合到第一封装件102的第二封装件104。第二封装件104可以包括堆叠在第二存储器管芯108上的第一存储器管芯106。第一存储器管芯106可以通过间隔件结构110与第二存储器管芯108分离。间隔件结构110可以被配置为伪管芯，并且可以包括半导体材料、绝缘体材料、聚合物材料等。第一存储器管芯106和第二存储器管芯108可以各自使用粘合剂(例如，硅基粘合剂)附接到间隔件结构100。第一存储器管芯106、第二存储器管芯108和间隔件结构110可以形成可以附接到第一衬底112的存储器管芯堆叠件。
第一衬底112可以是积层衬底，其可以被配置为在第二封装件104和第一封装件102之间提供电连接。在示例实施例中，第一衬底112可被配置为印刷电路板。在这方面，第一衬底112可以包括第一接合焊盘114。如图1A所示，第一存储器管芯106和第二存储器管芯108可以各自引线接合到第一接合焊盘114。在这方面，多个引线116可以将第二封装件104的第一接合焊盘114电连接到第一存储器管芯106和第二存储器管芯108的接合焊盘(未示出)。第二封装件104可以还包括模制材料(例如，环氧树脂材料)，模制材料形成为围绕第一存储器管芯106和第二存储器管芯108的第一模制基体118。第一模制基体118可以形成为与第一衬底112接触，并且可以保护第二封装件104并对机械强化第二封装件104。
第一封装件102可以被配置为集成扇出(InFO)封装件，其包括附接到中介层122的半导体管芯120(例如，集成电路)。半导体管芯120可以被配置为片上系统管芯、中央处理单元(CPU)管芯或任何其他类型的集成电路管芯。中介层122可以是半导体中介层(例如，硅中介层)、玻璃中介层、有机中介层(例如，基于聚合物的中介层)等。中介层122可以包括再分布层，再分布层包括以扇出配置形成的各种电互连结构123。在这方面，电互连结构123可以在中介层122的顶表面处具有第一间距，第一间距与半导体管芯120的电接合焊盘(例如，第二接合焊盘126)的第一节距相对应。
电互连结构123还可以在中介层122的底表面处具有第二(较大)间距，第二间距对应于中介层122的底表面上的接合焊盘(例如，第三接合焊盘128)的第二(较大)节距。第三接合焊盘128的较大节距可以对应于第二衬底132(例如，印刷电路板)的焊盘(例如，第四接合焊盘130)的间距，第一封装件102可以附接到和电耦合到该焊盘(例如，第四接合焊盘130)。在这方面，可以提供多个第一焊料材料部134，可以回流多个第一焊料材料部134以在中介层122的第三接合焊盘128和第二衬底的第四接合焊盘130之间形成电连接和机械连接。
然后可以在中介层122的底表面和第二衬底132的顶表面之间提供第一底部填充材料136。第一底部填充材料136可以围绕并保护第一焊料材料部134、第三接合焊盘128和第四接合焊盘130，并且可以为包括中介层122和第二衬底132的复合结构提供结构稳定性。在某些实施例中，如图1A所示，一个或多个表面安装器件138也可以附接到并电耦合到中介层122。例如，表面安装器件138可以包括一个或多个集成无源器件，集成无源器件可以包括无源组件，诸如电阻器、电容器、电感器、二极管、天线等。
第一封装件102还可以包括第二模制基体140，其具有形成在其中的一个或多个贯穿模制材料通孔142。第一封装件102还可以包括形成在第二模制基体140的顶表面上的再分布层144。再分布层144可以包括电互连结构124，并且可以电耦合到贯穿模制材料通孔142。第一封装件102还可以包括可以电耦合到再分布层144的第二焊料材料部146。通过将第二封装件104的第一接合焊盘114与第二焊料材料部146对齐，第二封装件104可以附接到并电耦合到第一封装件102。然后可以执行回流操作以将第一接合焊盘114电附接到和机械附接到第二焊料材料部146。
第三模制基体148可以形成在再分布层144上方，并且可以为第一封装件102提供机械稳定性，并减少或减轻机械缺陷和变形(例如，翘曲)的形成。如所示的，第三模制基体148可以围绕第二焊料材料部146形成，并且可以机械地接合到第二焊料材料部146的表面。然后，第二底部填充材料150可以形成在第二封装件104的底表面和第一封装件102的顶表面(例如，第三模制基体的顶表面)之间。如图1A所示，第二底部填充材料150可以围绕并保护第二焊料材料部146和第一接合焊盘114的顶部。
图1B是图1A的半导体器件100的部分B的放大垂直截面图。第二焊料材料部146可以在第二封装件104的第一接合焊盘114和再分布层144的第五接合焊盘152之间形成机械连接和电连接。再分配层144可以包括形成在介电材料154(例如，可以是第一膜154的聚合物材料)中的多个电互连结构124(例如，见图1A)。第三模制基体148(可以形成为第二膜148)和第二底部填充材料150可以在与第二焊料材料部146的界面处形成直接机械连接。这样，由于第三模制基体148、第二底部填充材料150和第二焊料材料部146的热膨胀系数的相对差异，在热循环期间，机械应变可能在第二焊料材料部146和第三模制基体148之间、以及第二焊料材料部146和第二底部填充材料150之间的界面处产生。当这种机械应变超过裂纹初始阈值和/或界面分层阈值时可能形成机械缺陷，诸如裂纹156、界面分层(未示出)等。
在一些实施例中，第三模制基体148可以包括增强环氧树脂材料。例如，第三模制基体148可以包括悬浮在环氧树脂材料中的强化组分(例如，玻璃纤维)。在一些实施方案中，强化组分可以以大于或等于重量的50％的浓度存在。在其他实施例中，纤维含量可以大于或等于体积的50％。在进一步的实施例中，第三模制基体148可以包括其他强化组分，诸如聚合物纤维、碳纤维等。第三模制基体148可以具有大于3GPa的膜模量、大于0.5MPa m1/2的断裂韧性和大于10ppm/℃的膜热膨胀系数(CTE)。
第二焊料材料部146的杨氏模量可以在从大致40GPa到大致90GPa的范围内，CTE可以在从大致20ppm/℃到大致25ppm/℃的范围内。对于低于玻璃化转变温度(113℃)的温度，第二底部填充材料可以具有大致2.6GPa的杨氏模量和大致55ppm/℃的CTE，并且对于高于玻璃化转变温度的温度，第二底部填充材料可以具有大致171ppm/℃的CTE。在一些实施例中，制造热循环可以在从大致-65℃到大致150℃的范围内。因此，考虑到机械和热膨胀性能的差异，热引起的应力/应变可能是显著的，并且可能导致机械退化(例如，开裂、分层等)。
图2A是根据多种实施例的半导体器件(1900a、1900b)(例如，见图19A和图19B)的接合结构200a的垂直截面图，该半导体器件相对于图1A的半导体器件100可以具有改进的机械性能。如下面参考图4至图18更详细地描述的，半导体器件(1900a、1900b)可以包括与图1A的相关半导体器件100类似的组件，包括电耦合和机械耦合到第一封装件102的第二封装件104。然而，可以修改耦合以减少热引起的应力/应变的发生。这样，可以减少或减轻相应的热引起的机械退化。
与图1A和图1B的相关半导体器件100一样，图2A和图2B的接合结构200a可以包括第二焊料材料部146，第二焊料材料部146可以将第二封装件104的第一接合焊盘114电耦合到和机械耦合到第一封装件102的第五接合焊盘152。类似地，第一封装件102可以包括第三模制基体148，第三模制基体148可以向第一封装件102提供机械强度并且可以减少机械变形(例如，翘曲)的发生。第一封装件102还可以包括第二底部填充材料150，第二底部填充材料150形成在第二封装件104的底表面(例如，第一接合焊盘114下方)和第一封装件102的顶表面(例如，再分布层144的顶表面上方)之间的空间中。然而，与相关半导体器件100相比，半导体器件(1900a、1900b)(例如，见图2A、图2B、图19A和图19B)的第三模制基体148可以包括孔，使得第二焊料材料部146不接触第三模制基体148。这样，接合结构200a可以包括包括第一膜154和第二膜148的堆叠膜结构。第一膜154可以形成为再分布层144的介电材料154，并且第二膜148可以形成为第三模制基体148。
图2B是根据多种实施例的图2A、图19A和图19B的半导体器件(1900a、1900b)的接合结构200a的水平截面图。限定图2B的截面图的水平平面由图2A中的截面B-B’表示。如所示的，第二膜148可以包括围绕第二焊料材料部146的孔，使得第二膜148不接触第二焊料材料部146。而且，第二底部填充材料150可以形成在第二膜148和第二焊料材料部146之间的空间中。在图2A和图2B的示例实施例中，第二膜148中的孔被示出为圆形孔。然而，在其他实施例中，孔可以具有各种其他形状，诸如椭圆形、正方形、长方形、正多边形等。
如参考图3B和图3C更详细地描述的，可以在再分布层144的第一膜154中形成类似的孔。这样，如图2A所示，第二焊料材料部146可以接触第五接合焊盘152、第一膜154和第二底部填充材料150，但可以不接触第二膜148。通过独立地改变每个孔(即，第二膜148中的孔和第一膜154中的孔)的尺寸、形状和厚度，可以相应地改变机械性能。在一些实施例中，相对于图1B中所示的相关半导体器件100的相应结构，热引起的机械应力/应变可以减少高达30％。因此，通过优化图2A和图2B的接合结构的各种几何参数，可以减少或消除各种热引起的机械缺陷/退化。
图3A至图3E分别是根据多种实施例的可以用于形成图2A和图2B的接合结构200a的中间结构300a至300e的垂直截面图。如图3A所示，第二膜148可以形成在中间结构300a中的再分布层144的顶表面上方。如上文参考图1B所描述的，再分布层144可以具有形成在第一膜154中的各种电互连结构124(例如，见图1A)。电互连结构124可以还包括多个第五接合焊盘152，第五接合焊盘152可以最初由第一膜154(例如，见图3A)覆盖。
如图3B所示，可以去除第二膜148和第一膜154的部分，从而暴露中间结构300b中的第五接合焊盘152的顶表面。在一个实施例中，可以通过执行激光钻孔操作来去除第二膜148和第一膜154的部分，在该激光钻孔操作中，激光辐射302可以聚焦在第二膜148和第一膜154的局部区域上。激光辐射302可以导致第二膜148和第一膜154的部分的熔化和/或汽化。以此方式，可以形成第一孔304(即，第一膜154中的孔)和第二孔306(即，第二膜148中的孔)。在其他实施例中，可以通过使用图案化掩模(例如，图案化光刻胶，未示出)执行各向异性蚀刻工艺来形成第一孔304和第二孔306。
如图3B所示，第一孔304可以暴露第五接合焊盘152的部分，并且第二孔306可以形成在第一孔304上方，使得第一孔304完全位于中间结构300c中的第二孔306的区域下方。第一孔304和第二孔306可以是锥形的，使得第一孔304和第二孔306中的每个的侧壁相对于垂直方向可各自具有锥角308。取决于如何执行激光钻孔操作，锥角308可以采用各种值。例如，锥角308可以在从大致0度到50度的范围内。激光辐射302的功率可以在从大致0.5W到大致1.0W的范围内。可以通过改变激光辐射302的光斑尺寸来产生激光辐射302的各种强度(即，每单位面积的功率)。例如，激光辐射302的光斑尺寸的直径可以被选择为具有从大致100微米到大致240微米的范围内的值。可以通过相对于第二膜148和第一膜154移动激光辐射302来形成各种尺寸的孔，如下面更详细描述的。
如图3C所示，可以执行第二激光钻孔工艺以增加第二孔306的宽度。第二激光钻孔操作中使用的激光辐射302的强度可以低于第一激光钻孔操作中使用的强度。以此方式，第二激光钻孔工艺可以具有足够的强度以去除第二膜148的附加部分，而不从第一膜154去除附加部分。在第一孔304的底部处可以具有第一宽度310，并且在第一孔304的顶部处具有第二宽度312。在锥角308为大致0度(即，垂直孔壁)的实施例中，第一宽度310和第二宽度312的值可以大致相等。在其他实施例中，第二宽度312可以大于第一宽度310，并且可以是锥角308的函数。第一宽度310和第二宽度312可以具有在从大致100微米到大致300微米之间的值。
类似地，在第二孔306的底部处可以具有第三宽度314，并且在第二孔306的顶部处可以具有第四宽度316。在一些实施例中，与第一孔304的情况一样，第三宽度316和第四宽度314大致相等(例如，在锥角308大致为0度的实施例中)。在其他实施例中，第四宽度316可以大于第三宽度314，并且可以是锥角308的函数。第三宽度314和第四宽度316可以具有在从大致110微米到大致500微米的范围内的值。
如图3C所示，第一宽度310、第二宽度312、第三宽度314和第四宽度316可以小于或等于第五接合焊盘152的宽度。此外，如图3C所示，第五接合焊盘152的厚度可以在第五接合焊盘152的整个宽度上变化。例如，第一激光钻孔操作可以去除第五接合焊盘152的顶表面的小部分。这样，在第一孔304下方的第五接合焊盘152可以具有第一厚度318，第一厚度318可以小于相邻于第一孔304的区域的第二厚度320。第一厚度318和第二厚度320可以具有从大致2微米到大致20微米的范围内的值。第一膜154可以具有从5微米到40微米的范围内的值的第三厚度322，并且第二膜148可以具有从大致5微米到500微米的范围内的第四厚度324。
图3D是根据多种实施例的可以用于形成接合结构(例如，图2A的接合结构)的另一中间结构300d的垂直截面图。中间结构300d可以通过在第五接合焊盘152上方形成第二焊料材料部146而从图3C的中间结构300c形成，使得第二焊料材料部146与第五接合焊盘152和第一膜154接触。如所示的，可以选择第二焊料材料部146的尺寸使得第二焊料材料部146符合第一孔304和第二孔306(例如，见图3B至图3D)而不接触第二膜148。
如图3D所示，可以选择第一孔304和第二孔306的相对尺寸，使得可以在第二焊料材料部146和第二膜148的边缘(即，第二孔304的边缘)之间形成预定的间隔326。在示例实施例中，预定间隔326可以具有大于或等于5微米的值。在这方面，第二焊料材料部146可以具有小于第二孔306的尺寸的第五宽度328，使得第二焊料材料部146不接触第二膜148。第二焊料材料部146还可以具有类似于第一孔304的尺寸的第六宽度330，使得第二焊料材料部146与第一膜154接触。
图3E是根据多种实施例的可以用于形成接合结构(例如，图2A的接合结构)的另一中间结构300e的垂直截面图。中间结构300e可以通过将第二封装件104的第一接合焊盘114(例如，见图1A至图2A)接合到第二焊料材料部146而从图3D的中间结构300d形成。在这方面，第二封装件104可以相对于第一封装件102对齐，使得第一接合焊盘114与第二焊料材料部146对齐(例如，见图17和下面的相关描述)。然后可以执行回流操作以回流焊料材料部146，使得可以在第二焊料材料部146和第一接合焊盘114之间以及在第二焊接材料部146和第五接合焊盘152之间形成冶金接合，如图3E所示。然后，第二底部填充材料150可以形成在第二封装件104的底表面(例如，第一接合焊盘114的底表面)和第一封装件102的顶表面之间，例如如图2A、图19A和图19B所示。下面参考图4至图19B更详细地描述制造半导体器件(1900a、1900b)(即，包括图2A的改进的接合结构的封装上封装结构)的方法。
图4是根据多种实施例的可以用于形成半导体器件(1900a、1900b)(例如，见图19A和图19B)的中间结构400的垂直截面图。中间结构400可以包括载体衬底402，载体衬底402具有形成在载体衬底402上方的再分布层144(其中形成有电互连结构124)。载体衬底402还可以包括位于载体衬底402和再分布层144之间的载体衬底402的表面上的粘合剂层404。在一些实施例中，载体衬底402可以包括例如硅基材料，诸如玻璃、陶瓷或氧化硅，或其他材料，诸如氧化铝，这些材料中的任何材料的组合等。载体衬底402可以被配置为具有平坦表面，以适应一个或多个半导体管芯(诸如图1A和图5所示的半导体管芯120)的附接。
粘合剂层404可以放置在载体衬底402上，以可去除地将上覆结构(例如，再分布层144)附接到载体衬底402。在示例性实施例中，粘合剂层404可以包括紫外线胶，紫外线胶可以被配置为在暴露于紫外线时失去其粘合性能。在另外的实施例中，也可以使用其他类型的粘合剂，诸如压敏粘合剂、辐射固化粘合剂、光热转换释放涂层(LTHC)、环氧树脂、这些的组合等。粘合剂层404可以以半液体或胶态形式放置在载体衬底402上，半液体或胶态形式可以在压力下容易变形。
在一些实施例中，封装结构(例如，如图1A、图19A和图19B所示的第一封装件102)可以形成在粘合剂层404上。在一些实施例中，第一封装件102可以配置为InFO封装件，尽管在其他实施方案中可以使用其他类型的封装件。在多种公开的实施例中，第一封装件102可以包括重构晶圆802，如下面参考图8更详细地描述的。
再分布层144可以包括至少一个绝缘层(未示出)。绝缘层可以放置在再分布层144上方，并且可以用于在半导体管芯120被附接之后向例如半导体管芯120提供保护。在实施例中，绝缘层可以包括聚苯并恶唑(PBO)，尽管也可以使用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物。可以使用例如旋涂工艺来放置绝缘层，以沉积厚度在从约2微米至约15微米(诸如约5微米)范围内的膜，尽管也可以使用任何合适的方法和厚度。在一些实施例中，再分布层144还可以包括电路层，一旦半导体管芯120被附接电路层就电连接半导体管芯。
然后，可以在载体衬底402上形成多个贯穿模制材料通孔142。贯穿模制材料通孔142可以被配置为围绕其中可以设置半导体管芯120的至少一个器件区域。贯穿模制材料通孔142可以形成在位于载体衬底402上的再分布层144上并电连接到再分布层144。在其他实施例中，贯穿模制材料通孔142可以预先形成为分开的结构，然后可以将其放置在载体再分布层142上。
接着可以在载体衬底402上形成贯穿模制材料通孔142。可以在再分布层144上方形成晶种层。晶种层可以是导电材料的薄层，其有助于在后续工艺步骤期间形成较厚的层。例如，晶种层可以包括钛的层，钛的层上形成有铜的层。钛可以具有大致1000埃的厚度，并且铜可以具有大致5000埃的厚度。取决于为晶种层选择的材料，可以使用诸如溅射、蒸发或等离子体增强化学气相沉积(PECVD)等各种工艺来沉积晶种层。
然后可以使用例如旋涂技术在晶种层上方形成光刻胶(未示出)。然后可以通过将光刻胶曝光于图案化的能量源(例如，图案化的光源)来图案化光刻胶，从而在曝光于图案化的光源的光刻胶的那些部分中引起物理变化。然后可以将显影剂施加到曝光的光刻胶上，以根据所需图案选择性地去除光刻胶的曝光部分或光刻胶的未曝光部分。然后，形成在光刻胶中的图案可以用于生成贯穿模制材料通孔142。贯穿模制材料通孔142可以形成在随后可附接半导体管芯120于其中的区域周围的位置。
然后可以通过在未被光刻胶掩蔽的区域中沉积导电材料来形成贯穿模制材料通孔142。可以用于形成贯穿模制材料通孔142的导电材料可以包括铜、钨或其他导电金属。这种材料可以例如通过电镀、化学镀等来沉积。在示例性实施例中，电镀工艺可以用于在光刻胶的开口内镀覆晶种层的暴露的导电区域。一旦使用光刻胶和晶种层形成了贯穿模制材料通孔，即可以使用合适的去除工艺去除光刻胶。例如，可以使用等离子体灰化工艺来去除光刻胶，由此可以增加光刻胶的温度，直到光刻胶经历允许去除光刻胶的热分解。在其他实施例中，可以利用其他合适的工艺，诸如湿式剥除。去除光刻胶可以暴露下面的晶种层的部分。
晶种层的暴露部分(例如，未由贯穿模制材料通孔142覆盖的部分)可以通过例如湿蚀刻或干蚀刻工艺去除。例如，在干蚀刻工艺期间，可以使用贯穿模制材料通孔142作为掩模将反应物引导至晶种层。可选地，蚀刻剂可以被喷涂或以其他方式与晶种层接触，以去除晶种层的暴露部分。在去除晶种层的暴露部分(例如，蚀刻掉)之后，可以暴露贯穿模制材料通孔142之间的再分布层144的部分，从而完成贯穿模制材料通孔142的形成过程。
图5是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构500的垂直截面图。可以通过将半导体管芯120附接到再分布层144的顶表面，从图4的中间结构400形成中间结构500。如上所述，半导体管芯120可以包括多种电连接件，诸如第二接合焊盘126。第二接合焊盘126可以在稍后的处理操作中电连接到其他电路组件。例如，第二接合焊盘126可以连接到中介层122(例如，见图1A和图8)。如所示的，半导体管芯120可以被放置在贯穿模制材料通孔142之间的区域中，使得贯穿模制材料通孔142可有效地包围半导体管芯120。
可以使用粘合剂材料将半导体管芯120附接到再分布层144，尽管也可以使用任何合适的附接方法。中间结构500可以对应于可以形成在载体衬底402上的类似结构的二维阵列中的单个重复单元。这样，可以同时形成多个封装上封装结构以进行批量生产。为了简化下面的描述，参考单个封装上封装结构来描述处理操作。
在一些实施例中，半导体管芯120可以是逻辑器件管芯，逻辑器件管芯包括形成在其中的逻辑电路。在其他实施例中，半导体管芯120可以被配置用于移动应用，并且可以包括电源管理集成电路(PMIC)管芯和收发器(TRX)管芯。在其他实施例中，一个或多个附加的半导体管芯(未示出)可以彼此相邻的放置在再分布层144上方。半导体管芯120可以包括形成在器件衬底(未示出)上的多个集成电路。如上所述，集成电路可以电耦合到第二接合焊盘126。
在其上形成半导体管芯120的集成电路的器件衬底可以包括块硅、掺杂或未掺杂的硅、绝缘体上硅(SOI)衬底的有源层或另一掺杂或未掺杂的半导体衬底。例如，SOI衬底可以包括半导体材料层，诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或其组合。可使用的其他衬底可以包括多层衬底、梯度衬底或混合取向衬底。集成电路可以包括用于产生半导体120设计的期望结构和功能要求的各种有源器件和无源器件，诸如电容器、电阻器、电感器等。集成电路可以使用任何合适的方法在衬底内或衬底上形成。
在一些实施例中，贯穿模制材料通孔142的顶端可以与第二接合焊盘126的顶表面齐平。在其他实施例中，贯穿模制材料通孔142的顶端可以高于第二接合焊盘126的顶表面。可选地，贯穿模制材料通孔142的顶端可以低于第二接合焊盘126的顶表面，但高于第二接合焊盘126的底表面。
图6是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构600的垂直截面图。中间结构600可以通过在半导体管芯120、贯穿模制材料通孔142和再分布层144上方形成模制材料140以密封半导体管芯120和贯穿模制材料通孔142，而从图5的中间结构500形成。
在一些实施例中，模制材料140可以填充半导体管芯120和贯穿模制材料通孔142之间的间隙，并且可以与再分布层144接触。模制材料140可以包括模制化合物树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。可以在模制器件(图6中未示出)中执行半导体管芯120和贯穿模制材料通孔142的密封。模制材料140可以放置在模制器件的模制腔中，或者可以通过注射口注射到模制腔内。
一旦将模制材料140放置到模制腔中使得模制材料140密封载体衬底402、半导体管芯120和贯穿模制材料通孔142，可以固化模制材料140以硬化模制材料140。可选地，引发剂和/或催化剂可以包括在模制材料140内以更好地控制固化过程。在一些实施例中，模制材料140的顶表面可以高于贯穿模制材料通孔142的顶端和半导体管芯120的顶表面，如图6所示。
图7是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构700的垂直截面图。中间结构700可以通过执行减薄工艺以去除模制材料140的顶部以形成第二模制基体140，而从图6的中间结构600形成。可以在模制材料140上执行减薄工艺，以露出贯穿模制材料通孔142的顶端和第二接合焊盘126的顶表面。
减薄工艺可以包括机械研磨或化学机械抛光(CMP)工艺，其中化学蚀刻剂和研磨剂用于与模制材料140的部分反应并研磨掉模制材料140的部分，以暴露贯穿模制材料通孔142和第二接合焊盘126的顶表面。所得结构如图7所示。减薄工艺还可以去除贯穿模制材料通孔142的顶部部分和/或第二接合焊盘126的顶部部分，使得贯穿模制材料通孔142的顶端、第二接合焊盘126的顶表面和第二模制基体140的顶表面彼此齐平，如图7所示。
尽管上述CMP工艺可以用于执行减薄工艺，但在其他实施例中可以使用各种其他去除工艺。例如，可以执行一个或多个化学蚀刻工艺，以减薄第二模制基体140、半导体管芯120和贯穿模制材料通孔142。所有这样的替代减薄工艺都在本公开的预期范围内。
图7的结构，包括半导体管芯120、贯穿模制材料通孔142和第二模制基体140，可以称为密封的半导体器件702。此外，密封的半导体器件702可以被形成为晶圆上的多个类似密封的半导体器件中的一个。因此，在每个密封的半导体器件702中，半导体管芯120可以设置在管芯区域中，贯穿模制材料通孔142可以延伸穿过管芯区域之外的密封的半导体器件702，并且第二模制基体140可以密封半导体管芯120和贯穿模制材料通孔142。换言之，第二模制基体140可以将半导体管芯120密封在其中，并且贯穿模制材料通孔142延伸穿过第二模制基体140。
图8是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构800的垂直截面图。可以通过在密封的半导体器件702的第一侧上方形成中介层122(即，类似于再分布层144的另一再分布层)，而从图7的中间结构700形成中间结构800。中介层122可以电连接到半导体管芯120和贯穿模制材料通孔142。在一些实施例中，可以在密封的半导体器件702(包括第二模制基体140和半导体管芯120)上方形成中介层122，以连接到半导体管芯120的第二接合焊盘126和贯穿模制材料通孔142。
可以例如通过沉积导电层、图案化导电层以形成电互连结构124、部分地覆盖电互连结构124以及用介电层154填充电互连结构124之间的间隙等，来形成中介层122。电互连结构124的材料可以包括金属或金属合金，包括铝、铜、钨和/或其合金。介电层154可以由介电材料形成，诸如氧化物、氮化物、碳化物、碳氮化物、其组合和/或其多层。电互连结构124可以形成在介电层154中，并且可以电连接到半导体管芯120和贯穿模制材料通孔142。电互连结构124还可以包括凸块下金属化(UBM)层804，如下面参考图9更详细地描述的。
如图8所示，中介层122和再分布层144可以设置在密封的半导体器件702的相对侧上。包括中介层122、密封的半导体器件712和再分配层144的结构可以称为重构晶圆802。
图9是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构900的垂直截面图。可以通过在电互连结构124上形成多个导电凸块(即，第一焊料材料部134)而从中间结构800形成中间结构900。在一些实施例中，UBM层804可以通过溅射、蒸发或化学镀等方式形成在电互连结构124上，并且第一焊料材料部134可以设置在UBM层804上。第一焊料材料部134的形成可以包括将焊料球放置在UBM层804上(或电互连结构124上)，然后回流焊料球。在替代实施例中，第一焊料材料部134的形成可以包括执行镀覆工艺以在UBM层804上(或在电互连结构124上)形成焊料区域，然后回流焊料区域。
图10是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构1000的垂直截面图。可以通过将集成无源器件(IPD)138附接到和电耦合到电互连结构124而从中间结构900形成中间结构1000。IPD 138可以使用标准晶圆制造技术(诸如薄膜和光刻工艺)制造，并且可以通过例如倒装芯片接合或引线接合等安装在第一焊料材料部134上。IPD 138可以包括各种无源电路元件，诸如电阻器、电容器、电感器、二极管等。其他实施例可以省略IPD 138，或者可以包括一个或多个附加IPD(未显示)。如所示的，第一底部填充材料136可以形成在中介层122的表面和IPD 138之间。
图11是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构1100的垂直截面图。中间结构1100可以通过将图10的中间结构1000倒置并将其设置在胶带载体1002上而形成。在这方面，第一焊料材料部134可以附接到胶带载体1002。胶带载体1002还可以包括框架结构1004，框架结构1004可以是可以是金属环，用于在后续处理操作期间为中间结构1100提供支撑和稳定性。在一些实施例中，胶带载体1002可以由柔性聚合物材料制成。在一个实施例中，胶带载体1002的杨氏模量可以小于10MPa，并且胶带载体1002的玻璃化转变温度(Tg)可以小于室温。这样，当胶带载体1002在室温或室温以上使用时，胶带载体1002可以处于弹性状态。因此，在第一焊料材料部134附接到胶带载体1002的情况下，胶带载体1002可以轻微变形(未示出)以部分地符合第一焊料材料部134的形状。
图12是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的另一中间结构1200的垂直截面图。中间结构1200可以通过去除载体衬底402而从中间结构1100形成。在这方面，载体衬底402可以通过使用例如热工艺来改变粘合剂层404的粘合特性而从中间层1100剥离(例如，见图11)。例如，可以使用诸如紫外(UV)激光器、二氧化碳(CO2)激光器或红外(IR)激光器的能量源来照射和加热粘合剂层404，直到粘合剂层404失去粘附力。一旦执行，载体衬底402和粘合剂层404可以物理地从中间结构1100被分离和去除，以形成图12中所示的中间结构1200。
图13至图18分别是根据多种实施例的可以用于形成半导体器件(1900a、1900b)的中间结构1300至1700的垂直截面图。参考图13至图17描述的过程直接对应于以上参考图3A至图3E描述的过程。以这方面，可以通过在中间结构1200的再分布层144上方形成第二膜148而从图12的中间结构1200形成中间结构1300。可以通过执行激光钻孔操作以去除第二膜148和第一膜154的部分从而暴露第五接合焊盘152的顶表面(如上文参考图3B所述)，而从中间结构1300形成图14的中间结构1400。以此方式，可以产生第一膜154中的第一孔304和第二膜148中的第二孔306(例如，见图3B和上文的相关描述)。
可以通过执行第二激光钻孔操作(即，引入激光辐射302)以增加第二膜148中的第二孔306的宽度，而从图14的中间结构1400形成(例如，图3C和见上文的相关描述)图15的中间结构1500。可以通过在第五接合焊盘152上方形成第二焊料材料部146使得第二焊料材料部146与第五接合焊盘152和第一膜154接触(例如，见图3D和上文的相关描述)，而从图15的中间结构1500形成图16的中间结构1600。
可以通过将第二封装件104的第一接合焊盘114(例如，见图1A和图3E)接合到第二焊料材料部146，而从图16的中间结构1600形成图17的中间结构1700。在这方面，第二封装件104可以相对于第一封装件102对齐，使得第一接合焊盘114与第二焊料材料部146对齐(例如，见图1A)。然后，可以执行回流操作以回流第二焊料材料部146，使得可以在第二焊料材料部146和第一接合焊盘114之间以及在第二焊料材料部146与第五接合焊盘152之间形成冶金接合，如图3E所示和在上面更详细地描述的。
可以通过在第二封装件104的底表面(例如，在第一接合焊盘114的底表面)和第一封装件102的顶表面之间形成第二底部填充材料150(例如，如图2A和图3E所示)，而从图17的中间结构1700形成图18的中间结构1800。最后，可以通过从第一焊料材料部134去除胶带载体1002，从中间结构1800形成半导体器件(1900a、1900b)。然后，可以相对于第二衬底132定位所得结构，使得第一焊料材料部134可以与第二衬底132的相应第四接合焊盘130对齐。然后，可以执行回流操作以将第一焊料材料部134接合到第二衬底132的第四接合焊盘130。然后可以在中介层122的底表面和第二衬底132的顶表面之间形成第一底部填充材料136，从而完成半导体器件(1900a、1900b)的形成。如所示的，第二封装件104可以具有与第一封装件102类似的宽度(例如，见图19A)，或者可以具有不同于(例如，小于)第一封装件的宽度(例如，参见图19B)。
图20是示出根据多种实施例的形成半导体器件(1900a、1900b)的接合结构200a(例如，见图2A、图19A和图19B)的方法2000的操作的流程图。在操作2002中，方法2000可以包括在电互连层124的接合焊盘152上方形成第一膜154(例如，见图1A、图1B、图2A和上文的相关描述)。在操作2004中，方法2000可以包括在第一膜154上方形成第二膜148。在操作2006中，方法2000可以包括在第一膜中形成第一孔304并且在第二膜中形成第二孔306，使得第一孔304暴露接合焊盘152的部分，并且第二孔306形成在第一孔304上方使得第一孔304完全位于第二孔306的区域下方(例如，见图3B和图3C)。
在操作2008中，方法2000可以包括形成与焊盘152接触但与第二膜148分离的焊料材料部146(例如，见图3D、图3E和图16至图19B)。在操作2010中，方法2000可以包括在焊料材料部146和第二孔的边缘之间形成底部填充材料部150(例如，见图2A、图18和图19B)。
在形成第一孔304和第二孔306的操作2006中，方法2000还可以包括将第一膜154和第二膜148暴露于激光辐射302以去除第一膜154的部分和第二膜148的部分，从而产生第一孔304和第二孔306(例如，见图3B、图3C和上文的相关描述)。关于将第一膜154和第二膜148暴露于激光辐射的过程，在操作2006中，方法2000可以还包括执行第一激光钻孔过程(例如，见图3B)以在第一膜154中产生第一孔304且在第二膜148中产生第二孔306，以及执行第二激光钻孔工艺(例如参见图3C)以增加第二孔306的宽度。
参考所有附图并根据本公开的各个实施例，提供了半导体器件(1900a、1900b)(见图2A、图2B、图19A和图19B)。半导体器件(1900a、1900b)可以包括电互连层124；电耦合到电互连层124的接合焊盘152(例如，见图2A)；堆叠膜结构，其包括部分地覆盖接合焊盘152的表面的第一膜154(例如，见图3B和图3C)和部分地覆盖第一膜154的第二膜148；第一孔304，其形成在接合焊盘152的表面的部分上方的第一膜154中(例如，见图3B和图3C)；第二孔306，其形成在第二膜148中使得第二孔306大于第一孔304，并且形成在第一孔304上方使得第一孔304完全位于第二孔316的区域下方(例如，见图3B和图3C)；以及焊料材料部146，其形成为与接合焊盘152接触。
焊料材料部146可以包括第五宽度328(见图3D)，第五宽度328小于第二孔306的尺寸，使得焊料材料部146不接触第二膜(例如，见图3D和3E)。焊料材料部146还可以具有第六宽度330(例如，见图3D)，第六宽度330与第一孔304的尺寸类似，使得焊料材料部146与第一膜154接触。半导体器件(1900a、1900b)还可以包括形成在焊料材料部146和第二孔306的边缘之间的底部填充材料部150(例如，见图2A、图2B、图19A和图19B)。第一膜154可以包括聚合物材料，并且第二膜148可以包括环氧树脂材料(例如，见图1B和上文的相关描述)。
半导体器件(1900a、1900b)还可以包括第一封装件102，第一封装件102包括第一半导体管芯120。(例如，中介层122的)电互连层124可以电耦合到第一半导体管120(例如，见图8和上文的相关描述)。电互连层124也可以形成为第一封装件102的第一侧上的再分布层144的部分。在一些实施例中，第一半导体管芯可以被配置为片上系统管芯(例如，见图1A和相关描述)。第一孔304可以包括第一宽度310，第一宽度310在从大致100微米到大致300微米的范围内，第二孔306可以包括第二宽度312，第二宽度312在从大致110微米到大致500微米的范围内。如例如在图3B和图3C中所示的，第一孔304和第二孔306中的一个或两者可以具有锥形表面，该锥形表面具有在大致0度至50度的范围内的锥角308。
第一封装件102还可以包括部分地或完全地包围第一封装件102内的第一半导体管芯120的模制材料140，以及形成在模制材料140内的贯穿模制材料通孔142，使得贯穿模制材料通孔142电连接到接合焊盘152。第一封装件102还可以包括形成在第一封装件102的第二侧上的中介层122，使得中介层122可以电耦合到第一半导体管芯120和贯穿模制材料通孔142中的一者或两者。半导体器件(1900a、1900b)还可以包括第二封装件104，第二封装件104包括第二半导体管芯(例如，第一存储器管芯106和/或第二存储器管芯108)。此外，第二封装件104可以电耦合到焊料材料部146。第二膜148可以具有大于3GPa的膜模量、大于0.5MPa m1/2的断裂韧性和大于10ppm/℃的膜热膨胀系数(CTE)。
在其他实施例中，提供了另一种半导体器件(1900a、1900b)。半导体器件(1900a、1900b)可以包括：第一封装件102，第一封装件102包括第一半导体管芯120和电耦合到第一半导体管芯120的第一接合焊盘152(例如，接合焊盘152可以电耦合到再分布层144、贯穿模制材料通孔142、中介层122和第一半导体管120)；第二封装件104，其包括第二半导体管芯(例如，第一存储器管芯106和/或第二存储器管芯108)并且电耦合到第二半导体管芯(106、108)的第二接合焊盘114；以及将第一封装件102的第一接合焊盘152(例如，见图2A)电连接到第二封装件104的第二接合焊盘114的焊料材料部146。
第一封装件102还可以包括堆叠膜结构，其包括部分地覆盖第一接合焊盘152的表面的第一膜154和部分地覆盖第一膜154的第二膜148，使得第二膜148与焊料材料部146分离(例如，见图2A、图19A和图19B)。半导体器件(1900a、1900b)还可以包括形成在第一接合焊盘152的表面的部分上方的第一膜154中的第一孔304，以及形成在第二膜148中的第二孔306使得第二孔306大于第一孔304，并且第二孔306形成在第一孔304上方使得第一孔304完全地位于第二孔316的区域下方(例如，见图3B和图3C)。第一孔304可以包括第一宽度310，第一宽度310在从大致100微米到大致300微米的范围内，第二孔306可以包括第二宽度312，第二宽度312在从大致110微米到大致500微米的范围内。例如如图3B和图3C中所示的，第一孔304和第二孔306中的一个或两个可以具有锥形表面，该锥形表面具有从大致0度到50度的范围内的锥角308。半导体器件(1900a、1900b)还可以包括形成在焊料材料部146和第二孔306的边缘之间的底部填充材料部150(例如，见图2A、图2B、图19A和图19B)。
通过提供包括多层膜结构的封装接合结构，所公开的实施例可以提供优于现有半导体器件的优点。多层膜结构可以减少或减轻由接合结构的各个组件之间的热膨胀系数差异引起的开裂和分层。在这方面，焊料材料部可以将第一封装件的接合焊盘与第二封装件的接合焊盘电耦合且机械耦合。第一膜可以部分地覆盖第一封装件的接合焊盘并且可以与焊料材料部接触。第二膜可以向第一封装件提供机械强度，但可以被配置为不接触焊料材料部。而且，可以在第二膜和焊料材料部之间形成底部填充材料部。这种配置可以减少接合结构内的各种热引起的应力和应变，并且从而可以减少或减轻开裂和分层。
根据一些实施例，提供了一种半导体器件，包括：电互连层；接合焊盘，电耦合到电互连层；堆叠膜结构，包括部分地覆盖接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜；第一孔，形成在接合焊盘的表面的部分上方的第一膜中；第二孔，形成在第二膜中使得第二孔大于第一孔，并且形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及焊料材料部，形成为与接合焊盘接触，其中，焊料材料部包括小于第二孔的尺寸的第一宽度，使得焊材材料部不接触第二膜。
在上述半导体器件中，焊料材料部包括第二宽度，第二宽度类似于第一孔的尺寸，使得焊料材料部与第一膜接触。
在上述半导体器件中，还包括形成在焊料材料部和第二孔的边缘之间的底部填充材料部。
在上述半导体器件中，第一膜包括聚合物材料，并且第二膜包括环氧树脂材料。
在上述半导体器件中，还包括：第一封装件，包括第一半导体管芯，其中，电互连层电耦合到第一半导体管芯，其中，电互连层形成为第一封装件的第一侧上的再分布层的部分，并且其中，第一半导体管芯被配置为片上系统管芯。
在上述半导体器件中，第一孔包括第一宽度，第一宽度在从大致100微米到大致300微米的范围内，并且其中，第二孔包括在从大致110微米到大致500微米的范围内的第二宽度。
在上述半导体器件中，第一孔和第二孔中的一个或两个包括锥形表面，锥形表面具有从大致0度到50度的范围内的锥角。
在上述半导体器件中，第一封装件还包括：模制材料，部分地或完全地将第一半导体管芯包围在第一封装件内；以及贯穿模制材料通孔，形成在模制材料内，其中，贯穿模制材料通孔电连接到接合焊盘。
在上述半导体器件中，第一封装件还包括：中介层，形成在第一封装件的第二侧上，其中，中介层电耦合到第一半导体管芯和贯穿模制材料通孔中的一个或两个。
在上述半导体器件中，还包括：第二封装件，包括第二半导体管芯，其中，第二封装件电耦合到焊料材料部。
在上述半导体器件中，第二膜包括大于3GPa的膜模量、大于0.5MPa m1/2的断裂韧性和大于10ppm/℃的膜热膨胀系数。
根据一些实施例，提供了一种半导体器件，包括：第一半导体封装件，包括第一半导体管芯和电耦合到第一半导体管芯的第一接合焊盘；第二半导体封装件，包括第二半导体管芯和电耦合到第二半导体芯片的第二接合焊盘；以及焊料材料部，将第一半导体封装件的第一接合焊盘电连接到第二半导体封装件的第二接合焊盘，其中，第一半导体封装件还包括堆叠膜结构，堆叠膜结构包括部分地覆盖第一接合焊盘的表面的第一膜和部分地覆盖第一膜的第二膜，并且其中，第二膜与焊料材料部分离。
在上述半导体器件中，还包括：第一孔，形成在位于第一焊盘的表面的部分上的第一膜中；和第二孔，形成在第二膜中使得第二孔大于第一孔，并且形成在第一孔上方使得第一孔完全地位于第二孔的区域下方。
在上述半导体器件中，第一孔包括第一宽度，第一宽度在从大致100微米到大致300微米的范围内，并且其中，第二孔包括第二宽度，第二宽度在从大致110微米到大致500微米的范围内。
在上述半导体器件中，第一孔和第二孔中的一个或两个包括锥形表面，锥形表面具有在大致0度至50度的范围内的锥角。
在上述半导体器件中，还包括形成在焊料材料部和第二孔的边缘之间的底部填充材料部。
根据一些实施例，提供了一种形成半导体器件的接合结构的方法，包括：在电互连层的接合焊盘上方形成第一膜；在第一膜上方形成第二膜；在第一膜中形成第一孔并且在第二膜中形成第二孔使得第一孔暴露接合焊盘的部分，并且第二孔形成在第一孔上方使得第一孔完全地位于第二孔的区域下方；以及形成与接合焊盘接触但与第二膜分离的焊料材料部。
在上述方法中，还包括：在焊料材料部和第二孔的边缘之间形成底部填充材料部。
在上述方法中，形成第一孔和第二孔还包括将第一膜和第二膜暴露于激光辐射以去除第一膜的部分和第二膜的部分，从而产生第一孔和第二孔。
在上述方法中，将第一膜和第二膜暴露于激光辐射还包括：执行第一激光钻孔工艺，以在第一膜中产生第一孔并在第二膜中产生第二孔；以及执行第二激光钻孔工艺以增加第二孔的宽度。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
电互连层；
接合焊盘，电耦合到所述电互连层；
堆叠膜结构，包括部分地覆盖所述接合焊盘的表面的第一膜和部分地覆盖所述第一膜的第二膜；
第一孔，形成在所述接合焊盘的所述表面的部分上方的所述第一膜中；
第二孔，形成在所述第二膜中使得所述第二孔大于所述第一孔，并且形成在所述第一孔上方使得所述第一孔完全地位于所述第二孔的区域下方；以及
焊料材料部，形成为与所述接合焊盘接触，其中，所述焊料材料部包括小于所述第二孔的尺寸的第一宽度，使得所述焊材材料部不接触所述第二膜。
2.根据权利要求1所述的半导体器件，其中，所述焊料材料部包括第二宽度，所述第二宽度与所述第一孔的尺寸相同，使得所述焊料材料部与所述第一膜接触。
3.根据权利要求1所述的半导体器件，还包括形成在所述焊料材料部和所述第二孔的边缘之间的底部填充材料部。
4.根据权利要求1所述的半导体器件，其中，所述第一膜包括聚合物材料，并且所述第二膜包括环氧树脂材料。
5.根据权利要求1所述的半导体器件，还包括：
第一封装件，包括第一半导体管芯，
其中，所述电互连层电耦合到所述第一半导体管芯，
其中，所述电互连层形成为所述第一封装件的第一侧上的再分布层的部分，并且
其中，所述第一半导体管芯被配置为片上系统管芯。
6.根据权利要求1所述的半导体器件，其中，所述第一孔包括第一宽度，所述第一宽度在从100微米到300微米的范围内，并且
其中，所述第二孔包括在从110微米到500微米的范围内的第二宽度。
7.根据权利要求1所述的半导体器件，其中，所述第一孔和所述第二孔中的一个或两个包括锥形表面，所述锥形表面具有从0度到50度的范围内的锥角。
8.根据权利要求6所述的半导体器件，其中，所述第一封装件还包括：
模制材料，部分地或完全地将所述第一半导体管芯包围在所述第一封装件内；以及
贯穿模制材料通孔，形成在所述模制材料内，其中，所述贯穿模制材料通孔电连接到所述接合焊盘。
9.一种半导体器件，包括：
第一半导体封装件，包括第一半导体管芯和电耦合到所述第一半导体管芯的第一接合焊盘；
第二半导体封装件，包括第二半导体管芯和电耦合到所述第二半导体芯片的第二接合焊盘；以及
焊料材料部，将所述第一半导体封装件的所述第一接合焊盘电连接到所述第二半导体封装件的所述第二接合焊盘，
其中，所述第一半导体封装件还包括堆叠膜结构，所述堆叠膜结构包括部分地覆盖所述第一接合焊盘的表面的第一膜和部分地覆盖所述第一膜的第二膜，并且
其中，所述第二膜与所述焊料材料部分离。
10.一种形成半导体器件的接合结构的方法，包括：
在电互连层的接合焊盘上方形成第一膜；
在所述第一膜上方形成第二膜；
在所述第一膜中形成第一孔并且在所述第二膜中形成第二孔使得所述第一孔暴露所述接合焊盘的部分，并且所述第二孔形成在所述第一孔上方使得所述第一孔完全地位于所述第二孔的区域下方；以及
形成与所述接合焊盘接触但与所述第二膜分离的焊料材料部。
CN202310482967.7A 2022-08-08 2023-04-28 半导体器件及形成其接合结构的方法 Pending CN117174690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/882,655 2022-08-08
US17/882,655 US20240047408A1 (en) 2022-08-08 2022-08-08 Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same

Publications (1)

Publication Number Publication Date
CN117174690A true CN117174690A (zh) 2023-12-05

Family

ID=88941925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310482967.7A Pending CN117174690A (zh) 2022-08-08 2023-04-28 半导体器件及形成其接合结构的方法

Country Status (3)

Country Link
US (1) US20240047408A1 (zh)
CN (1) CN117174690A (zh)
TW (1) TW202407902A (zh)

Also Published As

Publication number Publication date
US20240047408A1 (en) 2024-02-08
TW202407902A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
TWI713129B (zh) 半導體元件及其形成方法
US11164754B2 (en) Fan-out packages and methods of forming the same
KR101890535B1 (ko) 반도체 장치 및 제조 방법
US20220246590A1 (en) Integrated Fan-Out Packages and Methods of Forming the Same
TWI649845B (zh) 半導體封裝結構及其製造方法
US20190148262A1 (en) Integrated Fan-Out Packages and Methods of Forming the Same
US20160155695A1 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
TWI662667B (zh) 封裝結構及其製造方法
TW201814850A (zh) 封裝結構及其形成方法
TWI754839B (zh) 封裝結構及其形成方法
TW202038348A (zh) 天線整合式封裝結構及其製造方法
CN113113382A (zh) 封装结构、封装件及其形成方法
US20180145015A1 (en) Method of fabricating packaging layer of fan-out chip package
US20090096093A1 (en) Inter-connecting structure for semiconductor package and method of the same
CN110880457B (zh) 半导体封装件及其形成方法
CN109786274B (zh) 半导体器件及其制造方法
US11515173B2 (en) Semiconductor devices and methods of manufacturing
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
US20230361070A1 (en) Method for fabricating semiconductor package
US20240047408A1 (en) Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same
TWI795187B (zh) 半導體封裝結構及其形成方法
US20230091737A1 (en) Semiconductor Devices and Methods of Manufacturing
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
US11205615B2 (en) Semiconductor device and method of manufacture
TW202410352A (zh) 半導體封裝體及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination