KR101088824B1 - 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법 - Google Patents

모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법 Download PDF

Info

Publication number
KR101088824B1
KR101088824B1 KR1020100057060A KR20100057060A KR101088824B1 KR 101088824 B1 KR101088824 B1 KR 101088824B1 KR 1020100057060 A KR1020100057060 A KR 1020100057060A KR 20100057060 A KR20100057060 A KR 20100057060A KR 101088824 B1 KR101088824 B1 KR 101088824B1
Authority
KR
South Korea
Prior art keywords
chip mounting
chip
film pattern
plastic
repair structure
Prior art date
Application number
KR1020100057060A
Other languages
English (en)
Inventor
김기영
현성호
박명근
배진호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100057060A priority Critical patent/KR101088824B1/ko
Priority to US12/980,533 priority patent/US8829689B2/en
Priority to TW100100020A priority patent/TWI518855B/zh
Priority to CN201110123672.8A priority patent/CN102290403B/zh
Application granted granted Critical
Publication of KR101088824B1 publication Critical patent/KR101088824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

모듈 기판, 이를 갖는 반도체 모듈 및 반도체 모듈 형성방법이 개시되어 있다. 개시된 모듈 기판은, 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체 및 상기 칩 실장부들 상에 각각 형성되는 리페어 구조물들을 포함하며, 상기 각각의 리페어 구조물은, 상기 칩 실장부의 접속패드 상에 형성되는 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성되는 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성되는 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성되는 가소성 절연부재를 포함하는 것을 특징으로 한다.

Description

모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법{MODULE SUBSTRATE, MEMORY MODULE HAVING THE MODULE SUBSTRATE AND METHOD FOR FORMING THE MEMORY MODULE}
본 발명은 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법에 관한 것이다.
일반적으로, 반도체 칩은 BGA(Ball Grid Array) 타입, LOC(Lead On Chip) 타입, CSP(Chip Size Package) 타입 등과 같은 여러 가지 타입으로 패키징된 후, PCB(Printed Circuit Board) 기판에 마운팅(mounting)되어 모듈을 구성한다.
최근, 반도체 칩의 밀도를 높이고 전기적인 특성을 향상시키기 위하여 패키징되지 않은 반도체 칩을 PCB 기판에 직접 실장하는 직접 칩 부착(Direct Chip Attach, DCA) 방식이 제안되었다. DCA 방식에서는, 기판에 반도체 칩을 본딩한 후에 테스트 및 핸들링 중 반도체 칩과 기판간 조인트부 손상을 방지하기 위하여 기판과 반도체 칩 사이에 접착부재 또는 언더필 부재를 형성하고 있다. 그러나, 기판과 반도체 칩 사이에 형성된 접착부재 또는 언더필 부재로 인해 반도체 칩을 기판에서 떼어낼 수 없게 되어 모듈 테스트시 불량으로 판정된 불량 반도체 칩(fail semiconductor chip)에 대한 리페어(repair)가 불가능하여 수율이 낮아지는 문제점이 있다.
이러한 문제점을 해결하고자 불량 반도체 칩을 대체하기 위한 리던던트 칩(redundant chip)을 추가로 형성하는 방식이 제안된 바 있다. 이 방식은 수율 향상 측면에서 장점이 있지만, 리던던트 칩을 실장할 공간이 추가로 필요하여 실장 면적을 많이 차지할 뿐만 아니라 디자인상 허용 가능한 면적이 제한됨으로 인해 실장 가능한 리던던트 칩의 개수가 한정적이므로 하나의 메모리 모듈 내에 불량 반도체 칩이 여러 개 존재하는 경우에는 수율 향상에 크게 기여하지 못하는 단점이 있다. 그리고, 불량 반도체 칩을 리던던트 칩으로 대체하기 위한 회로 배선이 추가로 필요하므로, 회로 배선 설계가 복잡해지는 단점이 있다.
본 발명의 목적은, 리던던트 칩을 사용하지 않고서도 DAC 방식의 메모리 모 듈에 대한 리페어를 가능하도록 하는 모듈 기판, 모듈 기판을 갖는 메모리 모듈 및 메모리 모듈 형성방법을 제공하는데, 있다.
본 발명의 일 견지에 따른 모듈 기판은, 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체 및 상기 칩 실장부들 상에 각각 형성되는 리페어 구조물들을 포함하며, 상기 각각의 리페어 구조물은, 상기 칩 실장부의 접속패드 상에 형성되는 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성되는 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성되는 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성되는 가소성 절연부재를 포함하는 것을 특징으로 한다.
상기 가소성 도전부재는 저융점 금속을 포함하는 것을 특징으로 한다.
상기 가소성 절연부재는 열가소성 접착제 또는 감압 접착제를 포함하는 것을 특징으로 한다.
상기 기판 몸체는 제1면 및 상기 제1면과 대향하는 제2면을 포함하며, 상기 칩 실장부들은 상기 기판 몸체의 제1면 또는 제2면 중 어느 하나 이상에 형성되는 것을 특징으로 한다.
본 발명의 다른 견지에 따른 메모리 모듈은, 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체와, 상기 복수개의 칩 실장부들 상에 각각 형성되며 각각 상기 칩 실장부의 접속패드 상에 형성되는 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성되는 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성되는 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성되는 가소성 절연부재를 포함하는 리페어 구조물들을 포함하는 모듈 기판과, 상기 모듈 기판의 칩 실장부들 상에 각각 실장되는 복수개의 반도체 칩들을 포함하는 것을 특징으로 한다.
상기 리페어 구조물은 상기 복수개의 칩 실장부들 중 적어도 하나에서 제거된 것을 특징으로 한다.
상기 반도체 칩과 상기 칩 실장부의 접속패드를 전기적으로 연결하는 연결부재와, 상기 반도체 칩과 상기 칩 실장부 사이에 형성되는 언더필 부재 또는 접착부재를 더 포함하는 것을 특징으로 한다.
상기 가소성 도전부재 및 가소성 절연부재는 상기 연결부재 및 상기 언더필 부재 또는 접착부재보다 낮은 융점을 갖는 것을 특징으로 한다.
상기 가소성 도전부재는 저융점 금속을 포함하는 것을 특징으로 한다.
상기 가소성 절연부재는 열가소성 접착제 또는 감압 접착제를 포함하는 것을 특징으로 한다.
상기 기판 몸체는 제1면 및 상기 제1면과 대향하는 제2면을 포함하며, 상기 칩 실장부들은 상기 제1면 또는및 제2면 중 어느 하나 이상에 형성되는 것을 특징으로 한다.
본 발명의 또 다른 견지에 따른 메모리 모듈 형성방법은, 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체와, 상기 칩 실장부들 상에 각각 형성되며 각각 상기 칩 실장부의 접속패드 상에 형성된 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성된 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성된 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성된 가소성 절연부재를 포함하는 리페어 구조물들을 포함하는 모듈 기판을 형성하는 단계와, 상기 각각의 칩 실장부 상에 반도체 칩을 실장하여 메모리 모듈을 형성하는 단계와, 상기 메모리 모듈을 테스트하는 단계와, 상기 테스트 결과 불량으로 판명된 불량 반도체 칩 및 상기 불량 반도체 칩이 실장된 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계와, 상기 해당 칩 실장부에 추가 반도체 칩을 실장하는 단계를 포함하는 것을 특징으로 한다.
상기 모듈 기판을 형성하는 단계는, 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체를 마련하는 단계와, 상기 각각의 칩 실장부 상에 상기 리페어 구조물을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 칩 실장부 상에 리페어 구조물을 형성하는 단계는, 상기 리페어 구조물을 상기 기판 몸체와 별도의 필름 형태로 제작하여 상기 칩 실장부에 부착하는 단계인 것을 특징으로 한다.
상기 칩 실장부 상에 리페어 구조물을 형성하는 단계는, 상기 칩 실장부들의 접속패드들 상에 가소성 도전부재를 개재하여 도전막 패턴들 형성하는 단계와, 상기 기판 몸체 상에 상기 도전막 패턴들을 노출하도록 가소성 절연부재를 개재하여 절연막을 형성하는 단계와, 상기 칩 실장부들 바깥쪽에 형성된 상기 절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 불량 반도체 칩 및 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계는, 상기 불량 반도체 칩에 열을 가하여 상기 해당 칩 실장부에 형성된 상기 가소성 도전부재 및 가소성 절연부재를 용융시키는 단계와, 상기 불량 반도체 칩 및 상기 해당 칩 실장부에 형성된 리페어 구조물을 상기 모듈 기판으로부터 떼어내는 단계를 포함하는 것을 특징으로 하다.
상기 불량 반도체 칩 및 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계 후, 상기 해당 칩 실장부에 추가 반도체 칩을 실장하기 전에, 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 리던던트 칩을 사용하지 않고서도 DAC 방식의 메모리 모듈에 대한 리페어가 가능해지는 효과가 있다.
도 1은 본 발명의 일 실시예에 의한 모듈 기판을 도시한 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 의한 메모리 모듈을 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 의한 메모리 모듈을 도시한 단면도이다.
도 5는 본 발명의 일 실시예에 의한 메모리 모듈 형성방법을 나타낸 순서도이다
도 6 내지 도 10은 도 5의 각 단계별 공정 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
-모듈 기판-
도 1은 본 발명의 일 실시예에 의한 모듈 기판을 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 모듈 기판(10)은, 기판 몸체(100) 및 리페어 구조물(200)들을 포함한다.
기판 몸체(100)는, 예를 들어, 플레이트(plate) 형상을 갖는 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 플레이트 형상을 갖는 기판 몸체(100)는 제1면(101), 제1면(101)과 대향하는 제2면(102), 제1면(101) 및 제2면(102)를 연결하는 4개의 측면들을 갖는다.
본 실시예에서, 기판 몸체(100)는 제1면(101)에 반도체 칩이 실장되는 복수개의 칩 실장부(CR)들을 갖는다. 비록, 본 실시예에서는 칩 실장부(CR)들이 기판 몸체(100) 제1면(101)에 형성된 구조를 도시하고 설명하였으나, 이와 다르게, 칩 실장부(CR)들은 기판 몸체(100) 제2면(102)에 형성될 수도 있고, 기판 몸체(100) 제1면(101) 및 제2면(102)에 형성될 수도 있다.
기판 몸체(100)는 접속패드(110), 접속용 탭(120) 및 회로 배선(미도시)을 포함한다.
접속패드(110)는 복수개의 칩 실장부(CR)들 각각에 형성된다. 본 실시예에서, 접속패드(110)는 각각의 칩 실장부(CR)에 복수개 형성된다.
접속용 탭(120)은, 모듈 기판(10)을 외부 장치, 예컨데, 개인 컴퓨터(PC)와 전기적으로 접속하기 위한 것으로, 기판 몸체(100) 제1면 및 제2면(101, 102)에 일측 가장자리를 따라서 다수개가 형성된다. 접속용 탭(120)은 금(Au) 또는 구리(Cu)와 같은 전도성 물질을 포함한다.
회로 배선은 기판 몸체(100) 내부에 형성되며 접속패드(110) 및 접속용 탭(120)과 전기적으로 연결된다.
리페어 구조물(200)들은 칩 실장부(CR)들 상에 각각 형성된다.
각각의 리페어 구조물(200)은 도전막 패턴(210), 절연막 패턴(220), 가소성 도전부재(230) 및 가소성 절연부재(240)를 포함한다.
도전막 패턴(210)은 칩 실장부(CR)의 접속패드(110) 상에 형성된다. 본 실시예에서, 도전막 패턴(210)은, 평면상에서 보았을 때, 접속패드(110)와 동일한 형상을 갖는다. 도전막 패턴(210)은 금(Au) 또는 구리(Cu)를 포함한다.
절연막 패턴(220)은 칩 실장부(CR) 상에 도전막 패턴(210)을 노출하도록 형성된다.
가소성 도전부재(230)는 접속패드(110)와 도전막 패턴(210) 사이에 형성되고, 가소성 절연부재(240)는 칩 실장부(CR)와 절연막 패턴(220) 사이에 형성된다.
가소성 도전부재(230)는 융점(melting point)이 100~300℃의 범위를 갖는 저융점 금속을 포함한다. 예를 들어, 가소성 도전부재(230)는 솔더(solder), 납(Pb), 주석(Sn) 및 인듐(In) 중에서 선택된 어느 하나 이상을 포함한다.
그리고, 가소성 절연부재(240)는 감온 접착부재(Thermal Sensitive Material, TSM) 또는 감압 접착부재(Pressure Sensitive Material, TSM)를 포함한다. 감온 접착부재는 합성 수지(synthetic resins), 폴리에틸렌(polyethylene), 폴리아미드(polyamide) 중에서 선택된 어느 하나 이상을 포함하고, 감압 접착부재는 레진(resin), 폴리스티렌(polystyrene), 아크릴(acrylic), 실리콘(silicon), 스티렌(styrene), 러버(ruber), 폴리프로필렌(polypropylene) 중에서 선택된 어느 하나 이상을 포함한다.
-메모리 모듈-
도 3은 본 발명의 일 실시예에 의한 메모리 모듈을 도시한 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 메모리 모듈은, 모듈 기판(10) 및 복수개의 반도체 칩(20, 20')들을 포함한다. 그 외에, 연결부재(30) 및 언더필 부재(40)를 더 포함한다.
도 1 및 도 2를 참조하면, 모듈 기판(10)은 기판 몸체(100) 및 리페어 구조물(200)들을 포함한다.
기판 몸체(100)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판(PCB)일 수 있다. 플레이트 형상을 갖는 기판 몸체(100)는 제1면(101), 제1면(101)과 대향하는 제2면(102), 제1면(101) 및 제2면(102)를 연결하는 4개의 측면들을 갖는다.
본 실시예에서, 기판 몸체(100)는 제1면(101)에 반도체 칩이 실장되는 복수개의 칩 실장부(CR)들을 갖는다. 비록, 본 실시예에서는, 칩 실장부(CR)들이 기판 몸체(100) 제1면(101)에 형성된 구조를 도시하고 설명하였으나, 이와 다르게, 칩 실장부(CR)들은 기판 몸체(100) 제2면(102)에 형성될 수도 있고, 기판 몸체(100) 제1면(101) 및 제2면(102)에 형성될 수도 있다.
기판 몸체(100)는 접속패드(110), 접속용 탭(120) 및 회로 배선(미도시)을 포함한다.
접속패드(110)는 복수개의 칩 실장부(CR)들 각각에 형성된다. 본 실시예에서, 접속패드(110)는 각각의 칩 실장부(CR)에 복수개 형성된다.
접속용 탭(120)은, 모듈 기판(10)을 외부 장치, 예컨데, 개인 컴퓨터(PC)와 전기적으로 접속하기 위한 것으로, 기판 몸체(100) 제1면 및 제2면(101, 102)에 일측 가장자리를 따라서 다수개가 형성된다. 접속용 탭(120)은 금(Au) 또는 구리(Cu)와 같은 전도성 물질을 포함한다.
회로 배선은 기판 몸체(100) 내부에 형성되며, 접속패드(110) 및 접속용 탭(120)와 전기적으로 연결된다.
리페어 구조물(200)들은 칩 실장부(CR)들 상에 각각 형성된다.
각각의 리페어 구조물(200)은 도전막 패턴(210), 절연막 패턴(220), 가소성 도전부재(230) 및 가소성 절연부재(240)를 포함한다.
도전막 패턴(210)은 칩 실장부(CR)의 접속패드(110) 상에 형성된다. 본 실시예에서, 도전막 패턴(210)은, 평면상에서 보았을 때, 접속패드(110)와 동일한 형상을 갖는다. 도전막 패턴(210)은 금(Au) 또는 구리(Cu)를 포함한다.
절연막 패턴(220)은 칩 실장부(CR) 상에 도전막 패턴(210)을 노출하도록 형성된다.
가소성 도전부재(230)는 접속패드(110)와 도전막 패턴(210) 사이에 형성되고, 가소성 절연부재(240)는 칩 실장부(CR)와 절연막 패턴(220) 사이에 형성된다.
가소성 도전부재 및 가소성 절연부재(230, 240)는 후술되는 연결부재 및 언더필 부재(30, 40)보다 낮은 융점을 갖는 물질로 형성된다.
구체적으로, 가소성 도전부재(230)는 융점이 100~300℃의 범위를 갖는 저융점 금속을 포함한다. 예를 들어, 가소성 도전부재(230)는 솔더(solder), 납(Pb), 주석(Sn) 및 인듐(In) 중에서 선택된 어느 하나 이상을 포함한다.
그리고, 가소성 절연부재(240)는 감온 접착부재(TSM) 또는 감압 접착부재(TSM)를 포함한다. 감온 접착부재는 합성 수지, 폴리에틸렌, 폴리아미드 중에서 선택된 적어도 하나 이상을 포함한다. 감압 접착부재는 레진, 폴리스티렌, 아크릴, 실리콘, 스티렌, 러버, 폴리프로필렌 중에서 선택된 적어도 하나 이상을 포함한다.
리페어 구조물(200)은 복수개의 칩 실장영역(CR)들 중 적어도 어느 하나에서 제거된다.
반도체 칩(20, 20')들은 모듈 기판(10)의 칩 실장부(CR)들 상에 각각 실장된다.
여기서, 리페어 구조물(200)이 존재하는 칩 실장영역(CR) 상에 실장되는 반도체 칩을 반도체 칩(20)으로 정의하고, 리페어 구조물(200)이 제거된 칩 실장영역(CR) 상에 실장되는 반도체 칩을 추가 반도체 칩(20')으로 정의하고, 이후부터는 여기에서 정의된 용어를 사용하여 설명할 것이다.
반도체 칩 및 추가 반도체 칩(20, 20')은 각각 칩 실장부(CR)와 대응하는 제1면(20A) 및 제1면(20A)과 대향하는 제2면(20B)을 갖는다. 반도체 칩 및 추가 반도체 칩(20, 20')의 제1면(20A)에는 칩 실장부(CR)의 접속패드(110)와 전기적으로 연결되는 본딩패드(20C)가 형성된다.
연결부재(30)는 칩 실장부(CR)의 접속패드(110)와 반도체 칩 또는 추가 반도체 칩(20, 20')의 본딩패드(20C)를 전기적으로 연결한다. 본 실시예에서, 연결부재(22)는 범프(bump)를 포함된다. 그리고, 조인트 신뢰성을 향상시키기 위하여 칩 실장부(CR)와 반도체 칩 또는 추가 반도체 칩(20, 20') 사이에는 언더필 부재(40)가 충진된다.
도 4는 본 발명의 다른 실시예에 의한 메모리 모듈을 도시한 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 메모리 모듈은, 모듈 기판(10) 및 복수개의 반도체 칩(20A)들을 포함한다. 그 외에, 연결부재(30) 및 접착부재(50)를 더 포함한다.
도 1 및 도 2를 참조하면, 모듈 기판(10)은 기판 몸체(100) 및 리페어 구조물(200)들을 포함한다.
기판 몸체(100)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판(PCB)일 수 있다. 플레이트 형상을 갖는 기판 몸체(100)는 제1면(101), 제1면(101)과 대향하는 제2면(102), 제1면(101) 및 제2면(102)를 연결하는 4개의 측면들을 갖는다.
본 실시예에서, 기판 몸체(100)는 제1면(101)에 반도체 칩이 실장되는 복수개의 칩 실장부(CR)들을 갖는다. 비록, 본 실시예에서는, 칩 실장부(CR)들이 기판 몸체(100) 제1면(101)에 형성된 구조를 도시하고 설명하였으나, 이와 다르게, 칩 실장부(CR)들은 기판 몸체(100) 제2면(102)에 형성될 수도 있고, 기판 몸체(100) 제1면(101) 및 제2면(102)에 형성될 수도 있다.
기판 몸체(100)는 접속패드(110), 접속용 탭(120) 및 회로 배선(미도시)을 포함한다.
접속패드(110)는 복수개의 칩 실장부(CR)들 각각에 형성된다. 본 실시예에서, 접속패드(110)는 각각의 칩 실장부(CR)에 복수개 형성된다.
접속용 탭(120)은, 모듈 기판(10)을 외부 장치, 예컨데, 개인 컴퓨터(PC)와 전기적으로 접속하기 위한 것으로, 기판 몸체(100) 제1면 및 제2면(101, 102)에 일측 가장자리를 따라서 다수개가 형성된다. 접속용 탭(120)은 금(Au) 또는 구리(Cu)와 같은 전도성 물질을 포함한다.
회로 배선은 기판 몸체(100) 내부에 형성되며, 접속패드(110) 및 접속용 탭(120)와 전기적으로 연결된다.
리페어 구조물(200)들은 칩 실장부(CR)들 상에 각각 형성된다.
각각의 리페어 구조물(200)은 도전막 패턴(210), 절연막 패턴(220), 가소성 도전부재(230) 및 가소성 절연부재(240)를 포함한다.
도전막 패턴(210)은 칩 실장부(CR)의 접속패드(110) 상에 형성된다. 본 실시예에서, 도전막 패턴(210)은, 평면상에서 보았을 때, 접속패드(110)와 동일한 형상을 갖는다. 도전막 패턴(210)들은 금(Au) 또는 구리(Cu)를 포함한다.
절연막 패턴(220)은 칩 실장부(CR) 상에 도전막 패턴(210)을 노출하도록 형성된다.
가소성 도전부재(230)는 접속패드(110)와 도전막 패턴(210) 사이에 형성되고, 가소성 절연부재(240)는 칩 실장부(CR)와 절연막 패턴(220) 사이에 형성된다.
가소성 도전부재 및 가소성 절연부재(230, 240)는 후술될 연결부재 및 접착부재(30, 50)보다 낮은 융점을 갖는 물질로 형성된다.
구체적으로, 가소성 도전부재(230)는 융점이 100~300℃의 범위를 갖는 저융점 금속을 포함한다. 예를 들어, 가소성 도전부재(230)는 솔더(solder), 납(Pb), 주석(Sn) 및 인듐(In) 중에서 선택된 어느 하나 이상을 포함한다.
그리고, 가소성 절연부재(240)는 감온 접착부재(TSM) 또는 감압 접착부재(TSM)를 포함한다. 감온 접착부재는 합성 수지, 폴리에틸렌, 폴리아미드 중에서 선택된 적어도 하나 이상을 포함한다. 감압 접착부재는 레진, 폴리스티렌, 아크릴, 실리콘, 스티렌, 러버, 폴리프로필렌 중에서 선택된 적어도 하나 이상을 포함한다.
리페어 구조물(200)은 복수개의 칩 실장영역(CR)들 중 적어도 어느 하나에서 제거된다.
반도체 칩(20, 20')들은 모듈 기판(10)의 칩 실장부(CR)들 상에 각각 실장된다.
여기서, 리페어 구조물(200)이 존재하는 칩 실장영역(CR) 상에 실장되는 반도체 칩을 반도체 칩(20)으로 정의하고, 리페어 구조물(200)이 제거된 칩 실장영역(CR) 상에 실장되는 반도체 칩을 추가 반도체 칩(20')으로 정의하고, 이후부터는 여기에서 정의된 용어를 사용하여 설명할 것이다.
반도체 칩 및 추가 반도체 칩(20, 20')은 각각 칩 실장부(CR)와 대향하는 제1면(20A) 및 제1면(20A)과 대향하는 제2면(20B)을 갖는다. 반도체 칩 및 추가 반도체 칩(20, 20')의 제2면(20B)은 접속패드(110) 안쪽 칩 실장부(CR) 상에 접착부재(50)를 매개로 부착되고, 반도체 칩 및 추가 반도체 칩(20, 20') 제1면(20A)에는 칩 실장부(CR)의 접속패드(110)와 전기적으로 연결되는 본딩패드(20C)가 형성된다.
연결부재(30)는 칩 실장부(CR)의 접속패드(110)와 반도체 칩 또는 추가 반도체 칩(20, 20')의 본딩패드(20C)를 전기적으로 연결한다. 본 실시예에서, 연결부재(30)는 본딩 와이어(bonding wire)를 포함한다.
메모리 모듈 리페어 과정은, 메모리 모듈 테스트를 통하여 불량으로 판정된 불량 반도체 칩 및 불량 반도체 칩이 실장된 해당 칩 실장부에 형성된 리페어 구조물(200)을 메모리 모듈에서 제거하고, 리페어 구조물(200)이 제거된 해당 칩 실장부에 반도체 칩을 추가로 실장하는 순으로, 진행된다.
이러한 리페어 과정에 의하여 리페어된 메모리 모듈은 복수개의 칩 실장부(CR)들 중 적어도 어느 하나에서 리페어 구조물(200)이 제거된 형태를 갖는다.
-메모리 모듈 형성방법-
도 5는 본 발명의 실시예에 의한 메모리 모듈 형성방법을 나타낸 순서도이고, 도 6 내지 도 10은 도 5의 각 단계별 공정 단면도들이다.
도 5 및 도 6을 참조하면, 메모리 모듈을 형성하기 위해서는, 먼저 단계 S501에서, 리페어 구조물(200)들을 갖는 모듈 기판(10)을 형성한다.
모듈 기판(10)을 형성하기 위해서는 먼저, 접속패드(110)를 갖는 칩 실장부(CR)들이 형성된 기판 몸체(100)를 준비한다.
이하, 칩 실장부(CR)들이 형성된 기판 몸체(100)의 일측면을 제1면(101)으로 정의하기로 하고, 제1면(101)과 대향하는 타측면을 제2면(102)으로 정의하기로 하고, 제1면(101) 및 제2면(102)를 연결하는 연결면을 측면으로 정의하기로 한다.
비록, 본 실시예에서는, 제1면(101)에 칩 실장부(CR)들이 형성된 기판 몸체(100)가 사용되었으나, 이와 다르게, 제2면(102)에 칩 실장부(CR)들이 형성된 기판 몸체(100)를 사용할 수도 있고, 제1면(101) 및 제2면(102)에 칩 실장부(CR)들이 형성된 기판 몸체(100)를 사용할 수도 있다.
그리고, 기판 몸체(100)는 접속용 탭(120)을 포함할 수 있다. 접속용 탭(120)은, 모듈 기판(10)을 외부 장치, 예컨데, 개인 컴퓨터(PC)와 전기적으로 접속하기 위한 것으로, 기판 몸체(100) 제1면 및 제2면(101, 102)에 일측 가장자리를 따라서 다수개가 형성된다. 접속용 탭(120)은 금(Au) 또는 구리(Cu)와 같은 전도성 물질을 포함한다.
기판 몸체(100)가 준비된 후, 기판 몸체(100)의 칩 실장부(CR)들에 리페어 구조물(200)들을 각각 형성한다.
각각의 리페어 구조물(200)은 칩 실장부(CR)의 접속패드(110) 상에 형성된 도전막 패턴(210), 칩 실장부(CR) 상에 도전막 패턴(210)들을 노출하도록 형성된 절연막 패턴(220), 도전막 패턴(210)과 접속패드(110) 사이에 형성된 가소성 도전부재(230), 절연막 패턴(220)과 칩 실장부(CR) 사이에 형성된 가소성 도전부재(240)를 포함한다.
상기 도전막 패턴(210)은 금(Au) 또는 구리(Cu)를 포함한다.
상기 가소성 도전부재 및 가소성 절연부재(230, 240)는 후술되는 연결부재 및 언더필 부재(30, 40)보다 낮은 융점을 갖는 물질로 형성된다. 구체적으로, 가소성 도전부재(230)는 융점이 100~300℃의 범위를 갖는 저융점 금속을 포함한다. 예를 들어, 가소성 도전부재(230)는 솔더(solder), 납(Pb), 주석(Sn) 및 인듐(In) 중에서 선택된 어느 하나 이상을 포함한다. 그리고, 가소성 절연부재(240)는 감온 접착부재(TSM) 또는 감압 접착부재(TSM)를 포함한다. 감온 접착부재는 합성 수지, 폴리에틸렌, 폴리아미드 중에서 선택된 적어도 하나 이상을 포함한다. 감압 접착부재는 레진, 폴리스티렌, 아크릴, 실리콘, 스티렌, 러버, 폴리프로필렌 중에서 선택된 적어도 하나 이상을 포함한다.
리페어 구조물(200)은 기판 몸체(100)와 별도의 필름 형태로 제작된 후 기판 몸체(100)의 칩 실장부(CR) 상에 부착될 수 있다.
이와 다르게, 리페어 구조물(200)은, 기판 몸체(100) 일면(101)에 형성된 접속패드(110)들 상에 가소성 도전부재(230)를 개재하여 도전막 패턴(210)들 형성하고, 기판 몸체(100) 일면(101) 상에 도전막 패턴(210)들이 노출되도록 가소성 절연부재(240)를 개재하여 절연막을 형성한 후, 칩 실장부(CR)들 바깥쪽에 형성된 절연막을 제거하는 방식으로, 형성할 수도 있다.
도 5 및 도 7을 참조하면, 리페어 구조물(200)들을 갖는 모듈 기판(10)이 형성된 후, 단계 S502에서, 모듈 기판(10)의 칩 실장부(CR)들에 반도체 칩(20)들을 각각 실장하여 메모리 모듈을 형성한다.
칩 실장부(CR)에 반도체 칩(20)을 실장하기 위하여, 본 실시예에서는, 반도체 칩(20)의 본딩패드(20C)와 칩 실장부(CR)의 접속패드(110)를 연결부재(30), 예컨데, 범프를 이용하여 전기적으로 연결하고, 조인트 신뢰성을 향상시키기 위하여 반도체 칩(20)과 칩 실장부(CR) 사이에 언더필 부재(40)를 충진한다.
이와 다르게, 본딩패드(20C)가 형성된 반도체 칩(20)의 제1면(20A)과 대향하는 제2면(200B)을 접착부재(50)를 매개로 칩 실장부(CR) 상에 부착하고, 연결부재(30), 예컨데 본딩 와이어(bonding wire)를 이용하여 반도체 칩(20)의 본딩패드(20C)들과 칩 실장부(CR)의 접속패드(110)들을 전기적으로 연결할 수도 있다.
도 5를 참조하면, 메모리 모듈이 형성된 후, 단계 S503에서, 메모리 모듈을 테스트한다. 메모리 모듈 테스트에 의하여, 메모리 모듈 내의 반도체 칩(200)들에 대한 불량(fail) 여부가 판정된다.
도 5, 도 8 및 도 9를 참조하면, 메모리 모듈을 테스트한 후, 단계 S504에서 불량으로 판정된 불량 반도체 칩 및 불량 반도체 칩이 실장된 해당 칩 실장부(CR)의 리페어 구조물(200)을 제거한다.
불량 반도체 칩 및 불량 반도체 칩이 실장된 해당 칩 실장부(CR)의 리페어 구조물(200)을 제거하기 위해서는 먼저, 도 8에 도시된 바와 같이, 가열 수단(미도시)을 구비한 다이 픽업 장치(D)를 이용하여 불량 반도체 칩을 가열한다. 이때, 불량 반도체 칩을 통해 열이 불량 반도체 칩이 실장된 해당 칩 실장부(CR)의 리페어 구조물(200)에 전달되어 해당 칩 실장부(CR) 리페어 구조물(200)의 가소성 도전부재 및 가소성 절연부재(230, 240)가 용융되며, 이에 따라 가소성 도전부재 및 가소성 절연부재(230, 240)의 접착력이 감소된다. 그 다음, 도 9에 도시된 바와 같이, 진공으로 불량 반도체 칩을 다이 픽업 장치(D)에 흡착시킨 상태에서 다이 픽업 장치(D)를 상승시키어, 불량 반도체 칩 및 불량 반도체 칩이 실장된 해당 칩 실장부(CR)의 리페어 구조물(100)을 메모리 모듈로부터 떼어낸다.
불량 반도체 칩 및 불량 반도체 칩이 실장된 해당 칩 실장부(CR)의 리페어 구조물(200)을 제거한 후, 메모리 모듈을 세정하는 단계를 실시할 수 있다.
도 5 및 도 10을 참조하면, 메모리 모듈을 세정한 후, 단계 S505에서, 리페어 구조물(200)이 제거된 해당 칩 실장부(CR)에 추가 반도체 칩(20')을 실장한다.
이상에서 상세하게 설명한 바에 의하면, 리던던트 칩을 사용하지 않고서도 DAC 방식의 메모리 모듈에 대한 리페어가 가능해지는 효과가 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 모듈 기판
100 : 기판 몸체
200 : 리페어 구조물
210 : 도전막 패턴
220 : 절연막 패턴
230 : 가소성 도전부재
240 : 가소성 절연부재

Claims (17)

  1. 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체;및
    상기 칩 실장부들 상에 각각 형성되는 리페어 구조물들을 포함하며,
    상기 각각의 리페어 구조물은,
    상기 칩 실장부의 접속패드 상에 형성되는 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성되는 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성되는 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성되는 가소성 절연부재를 포함하는 것을 특징으로 하는 모듈 기판.
  2. 제 1항에 있어서,
    상기 가소성 도전부재는 저융점 금속을 포함하는 것을 특징으로 하는 모듈 기판.
  3. 제 1항에 있어서,
    상기 가소성 절연부재는 열가소성 접착제 또는 감압 접착제를 포함하는 것을 특징으로 하는 모듈 기판.
  4. 제 1항에 있어서,
    상기 기판 몸체는 제1면 및 상기 제1면과 대향하는 제2면을 포함하며,
    상기 칩 실장부들은 상기 기판 몸체의 제1면 또는 제2면 중 어느 하나 이상에 형성되는 것을 특징으로 하는 모듈 기판.
  5. 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체와, 상기 복수개의 칩 실장부들 상에 각각 형성되며 각각 상기 칩 실장부의 접속패드 상에 형성되는 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성되는 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성되는 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성되는 가소성 절연부재를 포함하는 리페어 구조물들을 포함하는 모듈 기판;및
    상기 모듈 기판의 칩 실장부들 상에 각각 실장되는 복수개의 반도체 칩들;
    을 포함하는 것을 특징으로 하는 메모리 모듈.
  6. 제 5항에 있어서,
    상기 리페어 구조물은 상기 복수개의 칩 실장부들 중 적어도 하나에서 제거된 것을 특징으로 하는 메모리 모듈.
  7. 제 5항에 있어서,
    상기 반도체 칩과 상기 칩 실장부의 접속패드를 전기적으로 연결하는 연결부재;및
    상기 반도체 칩과 상기 칩 실장부 사이에 형성되는 언더필 부재 또는 접착부재;
    를 더 포함하는 것을 특징으로 하는 메모리 모듈.
  8. 제 7항에 있어서,
    상기 가소성 도전부재 및 가소성 절연부재는 상기 연결부재 및 상기 언더필 부재 또는 접착부재보다 낮은 융점을 갖는 것을 특징으로 하는 메모리 모듈.
  9. 제 8항에 있어서,
    상기 가소성 도전부재는 저융점 금속을 포함하는 것을 특징으로 하는 메모리 모듈.
  10. 제 8항에 있어서,
    상기 가소성 절연부재는 열가소성 접착제 또는 감압 접착제를 포함하는 것을 특징으로 하는 메모리 모듈.
  11. 제 5항에 있어서,
    상기 기판 몸체는 제1면 및 상기 제1면과 대향하는 제2면을 포함하며,
    상기 칩 실장부들은 상기 제1면 또는및 제2면 중 어느 하나 이상에 형성되는 것을 특징으로 하는 메모리 모듈.
  12. 접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체와, 상기 칩 실장부들 상에 각각 형성되며 각각 상기 칩 실장부의 접속패드 상에 형성된 도전막 패턴, 상기 칩 실장부 상에 상기 도전막 패턴을 노출하도록 형성된 절연막 패턴, 상기 접속패드와 도전막 패턴 사이에 형성된 가소성 도전부재 및 상기 칩 실장부와 상기 절연막 패턴 사이에 형성된 가소성 절연부재를 포함하는 리페어 구조물들을 포함하는 모듈 기판을 형성하는 단계;
    상기 각각의 칩 실장부 상에 반도체 칩을 실장하여 메모리 모듈을 형성하는 단계;
    상기 메모리 모듈을 테스트하는 단계;
    상기 테스트 결과 불량으로 판명된 불량 반도체 칩 및 상기 불량 반도체 칩이 실장된 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계;및
    상기 해당 칩 실장부에 추가 반도체 칩을 실장하는 단계;
    를 포함하는 것을 특징으로 하는 메모리 모듈 형성 방법.
  13. 제 12항에 있어서,
    상기 모듈 기판을 형성하는 단계는,
    접속패드를 갖는 복수개의 칩 실장부들이 형성된 기판 몸체를 마련하는 단계;및
    상기 각각의 칩 실장부 상에 상기 리페어 구조물을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 메모리 모듈 형성방법.
  14. 제 13항에 있어서,
    상기 칩 실장부 상에 리페어 구조물을 형성하는 단계는,
    상기 리페어 구조물을 상기 기판 몸체와 별도의 필름 형태로 제작하여 상기 칩 실장부에 부착하는 단계인 것을 특징으로 하는 메모리 모듈 형성방법.
  15. 제 13항에 있어서,
    상기 칩 실장부 상에 리페어 구조물을 형성하는 단계는,
    상기 칩 실장부들의 접속패드들 상에 가소성 도전부재를 개재하여 도전막 패턴들 형성하는 단계;
    상기 기판 몸체 상에 상기 도전막 패턴들이 노출되도록 가소성 절연부재를 개재하여 절연막을 형성하는 단계; 및
    상기 칩 실장부들 바깥쪽에 형성된 상기 절연막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 메모리 모듈 형성방법.
  16. 제 12항에 있어서,
    상기 불량 반도체 칩 및 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계는,
    상기 불량 반도체 칩에 열을 가하여 상기 해당 칩 실장부에 형성된 상기 가소성 도전부재 및 가소성 절연부재를 용융시키는 단계;및
    상기 불량 반도체 칩 및 상기 해당 칩 실장부에 형성된 리페어 구조물을 상기 모듈 기판으로부터 떼어내는 단계;
    를 포함하는 것을 특징으로 하는 메모리 모듈 형성방법.
  17. 제 12항에 있어서,
    상기 불량 반도체 칩 및 해당 칩 실장부에 형성된 리페어 구조물을 제거하는 단계 후, 상기 해당 칩 실장부에 추가 반도체 칩을 실장하기 전에,
    세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리 모듈 형성방법.
KR1020100057060A 2010-06-16 2010-06-16 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법 KR101088824B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100057060A KR101088824B1 (ko) 2010-06-16 2010-06-16 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
US12/980,533 US8829689B2 (en) 2010-06-16 2010-12-29 Module substrate with feature for replacement of faulty chips, semiconductor module having the same, and method for manufacturing the semiconductor module
TW100100020A TWI518855B (zh) 2010-06-16 2011-01-03 可置換故障晶片之模組基板，具有該基板之半導體模組，以及用以製造此半導體模組之方法
CN201110123672.8A CN102290403B (zh) 2010-06-16 2011-05-13 模块基板、具有该基板的半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057060A KR101088824B1 (ko) 2010-06-16 2010-06-16 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법

Publications (1)

Publication Number Publication Date
KR101088824B1 true KR101088824B1 (ko) 2011-12-06

Family

ID=45327946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057060A KR101088824B1 (ko) 2010-06-16 2010-06-16 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법

Country Status (4)

Country Link
US (1) US8829689B2 (ko)
KR (1) KR101088824B1 (ko)
CN (1) CN102290403B (ko)
TW (1) TWI518855B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048000A (ko) * 2015-10-26 2017-05-08 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130044048A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
JP6064584B2 (ja) * 2012-12-22 2017-01-25 日亜化学工業株式会社 発光装置及びその製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169434A (ja) * 1986-01-22 1987-07-25 Sharp Corp Ｌｓｉ搭載方式
JPS6392036A (ja) * 1986-10-07 1988-04-22 Seiko Epson Corp 半導体装置の実装構造
USH629H (en) * 1987-01-09 1989-04-04 The United States Of America As Represented By The Secretary Of The Army Non-destructive semiconductor chip bonding and chip removal
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH0536695A (ja) 1991-07-31 1993-02-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3193100B2 (ja) 1992-03-13 2001-07-30 富士通株式会社 半導体装置
JPH08340000A (ja) 1995-06-12 1996-12-24 Toshiba Corp 半導体装置及びその製造方法
JPH09283555A (ja) 1996-04-16 1997-10-31 Toshiba Corp 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JP2002110897A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6472239B2 (en) * 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
TWI233188B (en) * 2003-10-07 2005-05-21 United Microelectronics Corp Quad flat no-lead package structure and manufacturing method thereof
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
US7666709B1 (en) * 2008-12-10 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048000A (ko) * 2015-10-26 2017-05-08 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR102434435B1 (ko) * 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Also Published As

Publication number Publication date
US8829689B2 (en) 2014-09-09
CN102290403A (zh) 2011-12-21
TWI518855B (zh) 2016-01-21
US20110309529A1 (en) 2011-12-22
TW201201331A (en) 2012-01-01
CN102290403B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US6753613B2 (en) Stacked dice standoffs
US20130236993A1 (en) Method of fabricating semiconductor package
US20020142518A1 (en) Chip scale package and manufacturing method
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
TWI423355B (zh) 晶片尺寸封裝件及其製法
JPH09246432A (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
US20050110128A1 (en) Highly reliable stack type semiconductor package
TWI482271B (zh) 一種具有雙層基板之影像感測器封裝結構及方法
US9258890B2 (en) Support structure for stacked integrated circuit dies
KR101088824B1 (ko) 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
US20100271792A1 (en) Electronic component package and method of manufacturing the same
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
KR20140038078A (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
TWI311354B (en) Multi-chip package structure
US6670556B1 (en) Printed circuit board unit with detachment mechanism for electronic component
KR20220078131A (ko) 하이브리드 반도체 장치 및 이를 포함하는 전자 기기
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JP2007142128A (ja) 半導体装置およびその製造方法
KR100533761B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee