JP2002353347A - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法

Info

Publication number
JP2002353347A
JP2002353347A JP2001155148A JP2001155148A JP2002353347A JP 2002353347 A JP2002353347 A JP 2002353347A JP 2001155148 A JP2001155148 A JP 2001155148A JP 2001155148 A JP2001155148 A JP 2001155148A JP 2002353347 A JP2002353347 A JP 2002353347A
Authority
JP
Japan
Prior art keywords
thermal conductivity
low thermal
conductivity layer
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001155148A
Other languages
English (en)
Inventor
Mikio Otaki
幹雄 大滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001155148A priority Critical patent/JP2002353347A/ja
Priority to US10/151,156 priority patent/US6610590B2/en
Publication of JP2002353347A publication Critical patent/JP2002353347A/ja
Priority to US10/465,695 priority patent/US20030215980A1/en
Priority to US10/992,750 priority patent/US20050090026A1/en
Priority to US10/992,701 priority patent/US20050101106A1/en
Priority to US10/992,725 priority patent/US20050090025A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 集積回路が形成されたデバイス面への熱によ
る影響がなく、レーザ捺印が施された半導体装置及びそ
の製造方法。 【解決手段】 第１の面に複数の集積回路が形成された
半導体ウエハ３０の、前記第１の面と反対側の第２の面
に低熱伝導率層２６を形成し（図２（ｇ））、半導体ウ
エハ３０を個片に分割した後（図２（ｈ））、低熱伝導
率層２６にレーザ捺印を施された半導体装置、及びその
製造方法である。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は半導体装置、及びそ
の製造方法に関し、詳しくは、例えばレーザ捺印された
ＷＣＳＰ（Ｗｅｈｅｒｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）等の半導体装置及びその製造方法に
関する。
【０００１】
【従来の技術】ＷＣＳＰは、ＰＫＧ（Ｐａｃｋａｇｅ）
としての実装のやり易さを考慮し、ウエハレベル（ウエ
ハの状態）のＳｉ基板表面にチップ毎に構成されたパッ
ドからパターン配線を引きアセンブリ用のバンプを施し
てデバイス化し、さらにバンプに実装用の半田ボールを
形成した後、分割個片化してチップサイズにしたもので
ある。この半田ボールによって、パッド、パターン配線
及びバンプが電気的に接続され、通常のＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（ＣｈｉｐＳｉｚ
ｅ Ｐａｃｋａｇｅ）等のパッケージと同様に組み立て
工程で扱うことができる。
【０００２】このような、ＷＣＳＰは、チップサイズレ
ベルのみならず、ウエハレベルで商品取引される場合が
あることから、チップサイズレベル、ウエハレベル問わ
ず、ＰＫＧ等と同様に、品名等の捺印が行われている。
通常、ＷＣＳＰに捺印をする場合、デバイス面にはパッ
ドやパターン配線部分、バンプ等が存在するため捺印は
デバイス背面（デバイス面とは逆の面）に施すことにな
る。かかる、捺印方法として従来技術による、スタンプ
印刷（ゴム印）もあるが、スタンプの摩耗、インクの交
換などが必要となるため、速さやコスト面等の点で他の
モールドＰＫＧと同様に、レーザー捺印が適用できない
か着目されている。
【０００３】一般に、ＷＣＳＰにはバックグラインド後
は背面に何らのレジストも塗布せずに完成品とするため
Ｓｉ基板表面が剥き出しとなっている。デバイスとして
使用上は問題ないが、これにレーザー捺印を施す場合、
Ｓｉ照射されたレーザー光による熱エネルギーが表面
（デバイス面）の集積回路にまで伝導し、Ａｌ配線等に
損傷を与えたり、この表面に伝導した熱によりＡｌパッ
ドとパターン配線とのボンディング等が破壊されるとい
う問題がある
【０００４】
【発明が解決しようとする課題】従って、本発明は、前
記従来における諸問題を解決し、以下の目的を達成する
ことを課題とする。即ち、本発明の目的は、集積回路が
形成されたデバイス面への熱による影響がなく、レーザ
捺印が施された半導体装置及びその製造方法を提供する
ことである。
【０００５】
【課題を解決する手段】上記課題は、以下の手段により
解決される。即ち、請求項１に記載の半導体装置の製造
方法は、第１の面に複数の集積回路が形成された半導体
ウエハの、前記第１の面と反対側の第２の面に低熱伝導
率層を形成する工程と、前記半導体ウエハを個片に分割
する工程と、前記低熱伝導率層にレーザ捺印を施す工程
と、を含むことを特徴とする半導体装置の製造方法。即
ち、本発明によれば、半導体ウエハの集積回路等が形成
された第１の面（デイバイス面）とは反対側の第２の面
に、低熱伝導率層を設け、半導体ウエハを個片化した
後、当該低熱伝導率層にレーザ捺印を施すことで、集積
回路が設けられた第１の面に熱が伝導し難くなり、集積
回路等の破壊されることなくレーザ捺印が施された半導
体装置を得ることができる。
【０００６】請求項１に記載の半導体装置の製造方法に
おいては、請求項２に記載の半導体装置の製造方法に示
すように、半導体ウエハの第１の面に、前記集積回路に
電気的に接続される複数のバンプ電極と、前記バンプ電
極の先端を露出させて前記第１の面を封止する封止樹脂
と、前記露出した前記バンプ電極の先端に形成されたボ
ール電極とを形成してもよい。即ち、請求項２によれ
ば、バンプ電極やボール電極を形成した場合でも、集積
回路の破壊、第１の面の集積回路とバンプ電極、バンプ
電極とボール電極等の接続部分等の溶解や剥がれ等が生
じることなく半導体装置を得ることができる。
【０００７】請求項１に記載の半導体装置の製造方法に
おいては、請求項３の記載の半導体装置の製造方法示す
ように、前記低熱伝導率層は、前記半導体ウエハの前記
第２の面に液状の層形成材料を塗布して形成してもよ
い。即ち、請求項３によれば、簡易に低熱伝導率層を形
成することができる。
【０００８】請求項１に記載の半導体装置の製造方法に
おいては、請求項４に記載の半導体装置の製造方法に示
すように、前記低熱伝導率層は、前記半導体ウエハの前
記第２の面にフィルム状の層形成材料を貼着して形成し
てもよい。即ち、請求項４によれば、簡易に低熱伝導率
層を形成することができる。
【０００９】請求項５に記載の半導体装置は、半導体基
板の第１の面上に形成された集積回路と、前記集積回路
に電気的に接続されるバンプ電極と、前記バンプ電極の
先端を露出して前記集積回路を封止する封止樹脂と、前
記半導体基板の第１の面と反対側の第２の面に形成され
た低熱伝導率層と、前記低熱伝導率層に施されたレーザ
捺印と、を含むことを特徴とする。即ち、請求項５によ
れば、半導体基板の集積回路等が形成された第１の面
（デイバイス面）とは反対側の第２の面に低熱伝導率層
が設けられてなり、且つ当該低熱伝導率層にレーザ捺印
が施されてなるので、集積回路が設けられた第１の面に
熱が伝導し難く、熱によるデバイス面への影響がなく、
集積回路の破壊、集積回路とバンプ電極等の接続部分の
溶解や剥がれ等がないレーザ捺印が施された半導体装置
である。
【００１０】請求項５に記載の半導体装置においては、
請求項６の記載の半導体装置に示すように、前記集積回
路と前記バンプ電極とを接続する配線を有し、前記配線
は、前記集積回路表面を覆う絶縁層上に形成されていて
もよい。即ち、請求項６によれば、半導体基板の第１の
面に絶縁層が設けられ、該絶縁層上に配線有していて
も、配線の溶解や剥がれ等がなく、配線不良が抑制され
た半導体装置である。
【００１１】請求項５に記載の半導体装置は、請求項７
に記載の半導体装置に示すように、前記半導体基板の側
面は前記封止樹脂あるいは前記低熱伝導率層から露出し
ていることを特徴とする。即ち、請求項７によれば、側
面が前記封止樹脂あるいは前記低熱伝導率層により覆わ
れていないので、簡易で低コストな半導体装置である。
【００１２】請求項８に記載の半導体装置の製造方法
は、第１の表面に複数の集積回路および前記集積回路と
電気的に接続される電極パッドが形成された半導体ウエ
ハを準備する工程と、前記電極パッドを露出して前記集
積回路表面を被覆する絶縁層を形成する工程と、前記絶
縁層上に前記電極パッドと接続する配線を形成する工程
と、前記配線上に導電体を形成する工程と、前記導電体
の先端を露出して前記半導体ウエハの前記第１の表面を
封止する封止体を形成する工程と、前記半導体ウエハの
前記第１の表面と反対側の第２の表面に低熱伝導率層を
形成する工程と、前記低熱伝導率層を形成した後に前記
半導体ウエハを個片に分割する工程と、前記低熱伝導率
層にレーザ捺印を施す工程と、を含むことを特徴とす
る。即ち、請求項８によれば、低熱伝導率層を設け、半
導体ウエハを個片化した後、当該低熱伝導率層にレーザ
捺印を施すことで、集積回路、電極パッド、配線、導電
体が設けられた第１の面に熱が伝導し難くなり、集積回
路の破壊、集積回路と電極パッド、電極パッドと配線、
配線と導電体との接続や、配線の溶解や剥がれが生じる
ことなくレーザ捺印が施された半導体装置を得ることが
できる。
【００１３】請求項８に記載の半導体装置の製造方法
は、請求項９に記載の半導体装置の製造方法示すよう
に、前記配線および前記導電体は、メッキ法により形成
してもよい。即ち、請求項９によれば、簡易に前記配線
および前記導電体を形成することができる。
【００１４】請求項１０に記載の半導体装置の製造方法
は、前記封止体から露出した前記導電体の先端にボール
電極を形成してもよい。即ち、請求項１０によれば、前
記導電体の先端にボール電極を形成しても、導電体とボ
ール電極と接続の溶解や剥がれが生じることなく半導体
装置を得ることができる。
【００１５】請求項１１に記載の半導体装置の製造方法
は、前記低熱伝導率層は、前記半導体ウエハの前記第２
の表面を研磨した後に形成してもよい。即ち、請求項１
１によれば、前記第２の表面を研磨した後に前記低熱伝
導率層を形成することで、表面の凹凸や異物の混入等が
なく良好な膜を形成することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。なお、実質的に同様の機能を有す
るものには、全図面通して同じ符号を付して説明する。
【００１７】（第１の実施の形態）図１〜図３を参照し
て第１の実施の形態を説明する。図１に示す半導体装置
（図１（ｂ）参照）は、予め集積回路（図示せず）が形
成された半導体チップ（半導体基板）１０上にパッド
（電極）１２が該集積回路と電気的に接続するように形
成されている。このパッド１２は例えばＡｌ（アルミニ
ウム）等からなる。パッド１２は、例えば銅等からなる
パターン配線１４を介し、銅等からなるバンプ２０と接
続されている。また、半導体チップ１０上には例えば窒
化膜などの素子領域（図示せず）を保護する保護膜１６
が、パッド１２を露出させる開口部を設けて形成されて
いる。さらに、保護膜１６上に、例えばポリイミド等か
らなる絶縁膜１８がパッド１２を露出させる開口部を設
けて形成されている。パッド１２は保護膜１６及び絶縁
膜１８の開口部から露出している。パターン配線１４、
及びバンプ２０は、この絶縁膜１８上に形成されてい
る。また、パターン配線１４、及びバンプ２０の周辺
を、バンプ２０の一部が露出するように樹脂２２により
封止されている。このバンプ２０の露出部にはそれぞれ
金属電極として実装用の半田ボール２４が形成されてい
る。半導体チップ１０には、パッド１２、パターン配線
１４、パッド１２等が形成されたデイバイス面とは逆の
面に低熱伝導率層２６が形成されている。そして、低熱
伝導率層２６（低熱伝導率層２６が設けられた面）上
に、製造元名、製品名、シリアルナンバ等のマーク（捺
印）２８がレーザにより施されている（図１（ａ）参
照）。なお、半導体チップ１６の側面は樹脂２２及び低
熱伝導率層２６から露出している。
【００１８】次に、図１に示す半導体装置の製造方法に
ついて、図２（ａ）〜（ｈ）を用いて説明する。なお、
半導体ウエハ３０は、単結晶引上げ法等により形成され
た円筒状のＳｉ（シリコン）のインゴットをスライシン
グすることにより得られる円盤状の基板の一主用面に、
個片化されるチップ毎に所定の集積回路を形成したもの
である。
【００１９】図２（ａ）に示すように、半導体ウエハ３
０上に、集積回路と電気的に接続するようにパッド１２
を形成する。集積回路を保護する保護膜１６をパッド１
２の位置の対応した開口部を設けて形成する。例えばポ
リイミドなどからなる絶縁膜１８をパッド１２の位置に
対応した開口部を設けるて形成する。次に、図２（ｂ）
に示すように、絶縁膜１８が形成された半導体ウエハ３
０全面上にレジスト３２を形成する。レジスト３０にお
ける、パッド１２と電気的に接続させるパターン配線１
４形成領域に対応した領域を除去する。次に、図２
（ｃ）に示すように、レジスト３２の除去された領域に
例えば銅からなるパターン配線１４を電解メッキにより
形成する。パターン配線１４は、厚さ、幅それぞれ例え
ば５μｍ程度で形成する。次に、図２（ｄ）に示すよう
に、レジスト３２を全て除去した後に、パターン配線１
４の形成された半導体ウエハ３０全面上に、レジスト３
４を形成する。レジスト３４における、パターン配線１
４と接続させるバンプ２０形成領域に対応する領域を除
去する。レジスト３４の除去された領域に例えば銅から
なるバンプ２０を電解メッキにより形成する。このレジ
スト３４は、厚さ１００μｍ程度で形成される。バンプ
２０を形成後、レジスト３４を全て除去する。次に、図
２（ｅ）に示すように、樹脂２２にて半導体ウエハ３０
における、パターン配線１４及びパンプ２０の周辺を封
止する。この樹脂２２は、バンプ２０を例えば５０μｍ
程度覆う厚さ、例えば１５０μｍ程度の厚さに形成す
る。次に、図２（ｆ）に示すように、研磨刃等を用いて
樹脂２２の表面を研磨し、バンプ２０を露出させ、露出
しているバンプ２０の表面にそれぞれ金属電極として実
装用の半田ボール２４を形成する。
【００２０】次に、図２（ｇ）に示すように、半導体ウ
エアの裏面、即ちパッド１２、パターン配線１４、パッ
ド１２等が形成されたデイバイス面とは逆の面をバック
グラインド（表面研磨）した後、該面（裏面）に低熱伝
導率層２６を形成する。この低熱伝導率層２６について
は、詳しくは後述する。次に、図２（ｈ）に示すように
ダイヤモンドブレード等を用いて、半導体ウエハ３０を
所定のチップサイズに切断する。その後、低熱伝導率層
２６（低熱伝導率層２６が形成された面）上に、製造元
名、製品名、シリアルナンバ等のマーク（捺印）２８を
レーザによりを施す。
【００２１】ここで、レーザ捺印する方法を図３を用い
て説明する。レーザ捺印は、図３に示すように、ＹＡＧ
（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）
等のレーザ発信器３６から発振されたレーザ光３８は、
ボリゴンミラー等のミラー４０等に反射させ、図１に示
す半導体装置における低熱伝導率層２６形成面に照射す
る。該ミラー４０によりレーザ光３８を走査させて、低
熱伝導率層２６にマークを形成する。また、製造元名、
製品名、シリアルナンバ等のマークが刻まれた、例えば
ガラス製のマスクを介して、レーザ光を低熱伝導率層２
６に照射させることで所望のマークを低熱伝導率層２６
上に形成することもできる。
【００２２】ここで、低熱伝導率層２６について詳しく
説明する。低熱伝導率層２６は、熱伝導率が低く、低エ
ネルギーで印字（熱による印字）が可能で、集積回路等
が形成された面（第１の面）への熱伝導を防止する役割
を担えば、特制に限はないが、半導体基板（Ｓｉ等の半
導体ウエアやその個片化されたチップレベルのもの）よ
りも熱伝導率が低い層であることが、より低エネルギー
で印字できる、或いはデバイス面への熱伝導をより防止
する観点から好適である。具体的には、半導体基板の種
類にもよるが、Ｓｉの熱伝導率が、１３８．１３９５６
Ｗ／ｍ・Ｋ（０．３３ｃａｌ／ｃｍ・ｓｅｃ）であるこ
とから、低熱伝導率層２６の熱伝導率は、１０×１０-5
〜１０×１０-2Ｗ／ｍ・Ｋが好ましく、より好ましくは
１０×１０-4〜２５×１０-4Ｗ／ｍ・Ｋである。この熱
伝導率が１０×１０-5Ｗ／ｍ・Ｋを未満であると、印字
させるエネルギー量が増加させる必要性がでてくる場合
があり、一方、１０×１０-2Ｗ／ｍ・Ｋを超えるとデバ
イス面への熱伝導が生じ易くなり、デバイス面のバンプ
１２、パターン配線１４、バンプ２０、半田ボール２４
等のそれぞれの接続部分や、パターン配線１４自体の溶
解や剥がれ等が生じ易くなる。なお、この熱伝導率は層
自体の熱伝導率を示す。
【００２３】低熱伝導率層２６の層形成材料は、上記機
能を有する限り、特に制限はないが、例えば、通常のＰ
ＫＧに用いられるエポキシ樹脂、ポリエチレン樹脂、ポ
リエステル樹脂、ポリイミド樹脂、ウレタン樹脂等の樹
脂材料が挙げられる。また、インク（例えば紫外線（Ｕ
Ｖ）硬化性インク等）等も用いることができる。
【００２４】低熱伝導率層２６の厚さは、上記機能を有
すれば、特に制限はなく、実装する形態によって適宜選
択されるが、具体的には、５０μｍ以上が好ましく、よ
り好ましくは１００〜２００μｍである。
【００２５】低熱伝導率層２６は、液状（ペースト状）
の層形成材料を用いて半導体基板面に塗布形成てもよい
し、予めフィルム状した上記層形成材料を用いて半導体
基板面に貼着してもよい。これらの成膜方法により、簡
易に低熱伝導率層２６を形成することができる。特に、
液状（ペースト状）のものを塗布することは、比較的大
面積のウエハレベルでの均一な成膜を容易に行える点で
適しており、一方、予めフィルム状のものを貼着するこ
とは、層形成材料が扱い易く、また簡易な成膜設備で成
膜することができるので、容易に且つ低コストな成膜に
適している。上記液状（ペースト状）の層形成材料の塗
布方法としては、スピンナーにより液状の層形成材料を
回転塗布する方法や、デイスペンサを移動させることに
より描画形式で液状の層形成材料を塗布する方法等が挙
げられる。このスピンナーによる回転塗布する方法は、
ウエハレベルで均一に成膜するのに適しており、一方、
デイスペンサによる塗布する方法は、半導体基板面にお
ける所定の部分を選択して成膜するのに適している。こ
れら以外に、ブレード塗布法、ワイヤーバー塗布法、ス
プレー塗布法、ビード塗布法、エアーナイフ塗布法、カ
ーテン塗布法、ホエラー塗布法等の通常使用される塗布
方法や、所望とする半導体基板面に金型当てて液状（ペ
ースト状）の層形成材料を流し込む方法も適用すること
ができる。また、塗布後、圧力を加えることも行われ、
また、加熱したり、光（例えば紫外線）を照射して硬化
させてもよい。上記フィルム状した上記層形成材料の貼
着としては、例えば熱硬化性接着剤（例えばエポキシ接
着剤等）や光硬化性接着剤の各種接着剤により貼着させ
る方法や、接着シートを介在させて貼着させる方法等が
挙げられる。これらの方法は、特に簡易に且つ低コスト
で成膜することができる。
【００２６】低熱伝導率層２６は、上記挙げられた各層
形成材料を適宜選択することで、低熱伝導率層２６の熱
伝導率を調整することができるが、具体的に例えば、半
導体ウエハ３０面に、ペースト状のエポキシ系モールド
樹脂（エポキシ樹脂）を垂らし、これを所定の厚さ（約
２００μｍ）にブレードにより均一に引き伸ばし、その
後、電気炉内に入れ１６０〜１８０℃の熱を加え硬化さ
せて低熱伝導率層２６を形成する場合、このエポキシ樹
脂からなる低熱伝導率層２６の熱伝導率は、４１８．６
０５×１０-4〜９２０９．３１×１０-4Ｗ／ｍ・Ｋ（１
０×１０-4〜２２×１０-4ｃａｌ／ｃｍ・ｓｅｃ・℃）
程度である。また、例えば、半導体ウエハ３０面に、モ
ールド形成する金型にを当てて、ペースト状のエポキシ
系モールド樹脂（エポキシ樹脂）を入れ、これを所定の
厚さ（約２００μｍ）に樹脂を形成したまま圧力をか
け、その後、電気炉内に入れて１６０〜１８０℃の熱を
加え硬化させて低熱伝導率層２６を形成する場合、この
エポキシ系モールド樹脂からなる低熱伝導率層２６の熱
伝導率は、４１８．６０５×１０-4〜９２０９．３１×
１０-4Ｗ／ｍ・Ｋ（１０×１０-4〜２２×１０-4ｃａｌ
／ｃｍ・ｓｅｃ・℃）程度である。また、例えば、半導
体ウエハ３０面に、ＵＶインク（紫外線硬化型インク）
を垂らし、これを所定の厚さ（約２００μｍ）にブレー
ドにより均一に引き伸ばし、その後、ＵＶ（紫外線）を
照射し、硬化させて低熱伝導率層２６を形成する場合、
このＵＶインクからなる低熱伝導率層２６の熱伝導率
は、４１８．６０５×１０-4〜８３７２．１×１０-4Ｗ
／ｍ・Ｋ（１×１０-4〜２０×１０-4ｃａｌ／ｃｍ・ｓ
ｅｃ・℃）程度である。また、半導体ウエハ３０面に、
エポキシ接着剤を塗布し、その上から光透過性の少ない
ポリエステル或いはポリエチレン樹脂フィルム（カーボ
ンやアルミニウム箔層を有さないもの）を重ね、その
後、電気炉内に入れて約１５０℃で加熱して接着し、所
定の厚さ（約２００μｍ）の低熱伝導率層２６を形成す
る場合、このポリエステル樹脂フィルムからなる低熱伝
導率層２６の熱伝導率は、２０９３．０２５×１０-4〜
９２０９．３１×１０-4Ｗ／ｍ・Ｋ（５×１０-4〜２２
×１０-4ｃａｌ／ｃｍ・ｓｅｃ・℃）程度である。
【００２７】以上により、ＷＣＳＰとしての半導体装置
を得ることができる。この半導体装置（ＷＣＳＰ）は、
通常のＢＧＡやＣＳＰ等のパッケージと同様に組み立て
工程で扱うことができる。
【００２８】上記第１の実施の形態では、半導体チップ
１０におけるパッド１２、パターン配線１４、パッド１
２等が形成されたデイバイス面（第１の面）とは逆の面
（第２の面）に、低熱伝導率層２６を設け、該低熱伝導
率層２６にレーザ光が照射すると、低熱伝導率層２６に
おける照射部にレーザ光による熱が集中し、低エネルギ
ーで印字（照射部の熱による溶解）される。このため、
レーザ捺印が施されも、低熱伝導率層２６により熱が直
接基板及びその周辺に伝導し難く、デバイス面に熱が伝
導することなく、背面に印字することが可能であり、集
積回路の破壊、デバイス面のバンプ２０とパターン配線
１４、パターン配線１４とバンプ２０と、バンプ２０と
半田ボール２４等の接続部分や、パターン配線１４自体
の溶解や剥がれが防止しされ、配線不良が抑制されてな
る。従って、得られる半導体装置は、発熱によるデイバ
イス面への影響がなく、レーザ捺印が施されてなる。
【００２９】上記第１の実施の形態では、低熱伝導率層
２６は、図２（ｇ）に示す工程で形成したが、表面の凹
凸や異物の混入等がなく良好な膜を形成する観点からバ
ックグラインド後であることが好ましく、バックグライ
ンド後であればバンプ２０やパターン配線３の形成後、
前問わず、また、半導体ウエハ３０をチップサイズに切
断した後でもいずれの工程でも形成することができる
が、特に、図２（ｅ）に示す工程で、樹脂２２にて半導
体ウエハ３０表面（デバイス面）を封止した後或いは樹
脂２２を研磨した後に形成することが、デバイス面を傷
つけることなく成膜できることから好適である。また、
低熱伝導率層２６は、面全体に形成されている必要なな
く、レーザ捺印する部分のみに形成されていればよい。
【００３０】上記第１の実施の形態では、レーザによる
捺印は、チップサイズレベルに個片化した後に行った
が、ウエハレベルで行うこともできる。ウエハレベルの
ものに捺印することで、個片化させたチップサイズレベ
ルのものはもとより、ウエハレベルで、製造元や、シリ
アル番号等を簡易に識別しつつ、商品として取引させる
ことができる。
【００３１】上記第１の実施の形態では、低熱伝導率層
２６を設けることで、低エネルギーでレーザ捺印を施す
ことができるが、このレーザの照射条件は適宜選択で
き、例えば、レーザ種：ＹＡＧレーザ、レーザ波長：
１．０６μｍ、レーザ強度：７４０〜８００ｍＪ、走
査：１０ｋＨｚの点滅光で１００〜３００ｍｓ／ｍの走
査速度、等の条件でレーザ照射することができる。
【００３２】なお、上記第１の実施の形態は、限定的に
解釈されるものではなく、本発明の構成要件を満足する
範囲内で実現可能であることは、言うまでもない。
【００３３】
【発明の効果】以上、本発明によれば、集積回路等が形
成されたデバイス面への熱による影響がなく、レーザ捺
印が施された半導体装置、及びその製造方法を提供する
ことができる。
【図面の簡単な説明】
【図１】 （ａ）は、第１の実施の形態に係る半導体装
置の斜視図である。（ｂ）は第１の実施の形態に係る半
導体装置の概略断面図である。
【図２】 第１の実施の形態に係る半導体装置の製造方
法を説明する図である。
【図３】 レーザ捺印する方法を説明する図である。
【符号の説明】
１０ 半導体チップ（半導体基板） １２ パッド １４ パターン配線（配線） １６ 保護膜 １８ 絶縁膜 ２０ バンプ（導電体） ２２ 樹脂（封止樹脂） ２４ 半田ボール（ボール電極） ２６ 低熱伝導率層 ３０ 半導体ウエハ ３２ レジスト ３４ レジスト ３６ レーザ発信器 ３８ レーザ光 ４０ ミラー

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１の面に複数の集積回路が形成された
    半導体ウエハの、前記第１の面と反対側の第２の面に低
    熱伝導率層を形成する工程と、 前記半導体ウエハを個片に分割する工程と、 前記低熱伝導率層にレーザ捺印を施す工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記半導体ウエハの第１の面に、前記集
    積回路に電気的に接続される複数のバンプ電極と、前記
    バンプ電極の先端を露出させて前記第１の面を封止する
    封止樹脂と、前記露出した前記バンプ電極の先端に形成
    されたボール電極とを形成することを特徴とする請求項
    １に記載の半導体装置の製造方法。
  3. 【請求項３】 前記低熱伝導率層を、前記半導体ウエハ
    の前記第２の面に液状の層形成材料を塗布して形成する
    ことを特徴とする請求項１又は２に記載の半導体装置の
    製造方法。
  4. 【請求項４】 前記低熱伝導率層を、前記半導体ウエハ
    の前記第２の面にフィルム状の層形成材料を貼着して形
    成することを特徴とする請求項１又は２に記載の半導体
    装置の製造方法。
  5. 【請求項５】 半導体基板の第１の面上に形成された集
    積回路と、 前記集積回路に電気的に接続されるバンプ電極と、 前記バンプ電極の先端を露出して前記集積回路を封止す
    る封止樹脂と、 前記半導体基板の第１の面と反対側の第２の面に形成さ
    れた低熱伝導率層と、 前記低熱伝導率層に施されたレーザ捺印と、 を含むことを特徴とする半導体装置。
  6. 【請求項６】 前記集積回路と前記バンプ電極とを接続
    する配線を有し、前記配線は、前記集積回路表面を覆う
    絶縁層上に形成されることを特徴とする請求項５に記載
    の半導体装置。
  7. 【請求項７】 前記半導体基板の側面は前記封止樹脂あ
    るいは前記低熱伝導率層から露出していることを特徴と
    する請求項５又は６に記載の半導体装置。
  8. 【請求項８】 第１の表面に複数の集積回路および前記
    集積回路と電気的に接続される電極パッドが形成された
    半導体ウエハを準備する工程と、 前記電極パッドを露出して前記集積回路表面を被覆する
    絶縁層を形成する工程と、 前記絶縁層上に前記電極パッドと接続する配線を形成す
    る工程と、 前記配線上に導電体を形成する工程と、 前記導電体の先端を露出して前記半導体ウエハの前記第
    １の表面を封止する封止体を形成する工程と、 前記半導体ウエハの前記第１の表面と反対側の第２の表
    面に低熱伝導率層を形成する工程と、 前記低熱伝導率層を形成した後に前記半導体ウエハを個
    片に分割する工程と、 前記低熱伝導率層にレーザ捺印を施す工程と、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記配線および前記導電体を、メッキ法
    により形成することを特徴とする請求項８に記載の半導
    体装置の製造方法。
  10. 【請求項１０】 前記封止体から露出した前記導電体の
    先端にボール電極を形成することを特徴とする請求項８
    又は９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記低熱伝導率層を、前記半導体ウエ
    ハの前記第２の表面を研磨した後に形成することを特徴
    とする請求項８〜１０のいずれかに記載の半導体装置の
    製造方法。
JP2001155148A 2001-05-24 2001-05-24 半導体装置、及びその製造方法 Pending JP2002353347A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001155148A JP2002353347A (ja) 2001-05-24 2001-05-24 半導体装置、及びその製造方法
US10/151,156 US6610590B2 (en) 2001-05-24 2002-05-21 Method of manufacturing a laser impression on a low thermal conductivity layer of a semiconductor device
US10/465,695 US20030215980A1 (en) 2001-05-24 2003-06-20 Method of manufacturing a semiconductor device
US10/992,750 US20050090026A1 (en) 2001-05-24 2004-11-22 Method of manufacturing a semiconductor device
US10/992,701 US20050101106A1 (en) 2001-05-24 2004-11-22 Method of manufacturing a semiconductor device
US10/992,725 US20050090025A1 (en) 2001-05-24 2004-11-22 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001155148A JP2002353347A (ja) 2001-05-24 2001-05-24 半導体装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002353347A true JP2002353347A (ja) 2002-12-06

Family

ID=18999388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001155148A Pending JP2002353347A (ja) 2001-05-24 2001-05-24 半導体装置、及びその製造方法

Country Status (2)

Country Link
US (5) US6610590B2 (ja)
JP (1) JP2002353347A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229113A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2007214502A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7390688B2 (en) 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
WO2021054017A1 (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 モジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
KR100408417B1 (ko) * 2001-10-30 2003-12-06 삼성전자주식회사 반도체 칩의 퓨즈박스 보호를 위한 웨이퍼 처리 방법
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
US8080870B2 (en) * 2009-06-18 2011-12-20 Intel Corporation Die-warpage compensation structures for thinned-die devices, and methods of assembling same
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243729A (ja) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd 半導体装置の製造方法
JP2001044304A (ja) * 1999-08-03 2001-02-16 Sony Corp パッケージの捺印方法
JP2001085285A (ja) * 1999-09-13 2001-03-30 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US6231196B1 (en) * 1997-03-27 2001-05-15 Precision Laser Marking, Inc. Laser marking process and products
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6331735B1 (en) * 1998-09-25 2001-12-18 Advanced Micro Devices, Inc. Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
JP3287346B2 (ja) * 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6448632B1 (en) * 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
US6295840B1 (en) * 2000-11-15 2001-10-02 Air Products And Chemicals, Inc. Pressurized liquid cryogen process
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243729A (ja) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd 半導体装置の製造方法
JP2001044304A (ja) * 1999-08-03 2001-02-16 Sony Corp パッケージの捺印方法
JP2001085285A (ja) * 1999-09-13 2001-03-30 Toshiba Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229113A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US7390688B2 (en) 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP2007214502A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2021054017A1 (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US20050090026A1 (en) 2005-04-28
US20050090025A1 (en) 2005-04-28
US20030215980A1 (en) 2003-11-20
US20020177294A1 (en) 2002-11-28
US20050101106A1 (en) 2005-05-12
US6610590B2 (en) 2003-08-26

Similar Documents

Publication Publication Date Title
JP2002353347A (ja) 半導体装置、及びその製造方法
US7199464B2 (en) Semiconductor device structures including protective layers formed from healable materials
JP4757398B2 (ja) 半導体装置の製造方法
TW201834088A (zh) 晶片封裝方法及封裝結構
JPH06103707B2 (ja) 半導体チップの交換方法
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
CN101752272B (zh) 半导体器件的制造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2012146892A (ja) 半導体装置の製造方法
JP2011243906A (ja) ウエーハの加工方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP3811567B2 (ja) 半導体装置の製造方法
CN117594726A (zh) 一种led封装器件的制备方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP5003651B2 (ja) 放熱構造体の製造方法
JP2003197659A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2001176896A (ja) 半導体装置の製造方法
JP2004281660A (ja) 半導体装置の製造方法及び製造装置
JP2001223232A (ja) 半導体装置の製造方法
JP2004063510A (ja) 素子の転写方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005