CN114765150A - 金属化结构及封装结构 - Google Patents

金属化结构及封装结构 Download PDF

Info

Publication number
CN114765150A
CN114765150A CN202110892033.1A CN202110892033A CN114765150A CN 114765150 A CN114765150 A CN 114765150A CN 202110892033 A CN202110892033 A CN 202110892033A CN 114765150 A CN114765150 A CN 114765150A
Authority
CN
China
Prior art keywords
oblong
metallization
pad
rerouting
elliptical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110892033.1A
Other languages
English (en)
Inventor
许佳桂
游明志
叶书伸
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114765150A publication Critical patent/CN114765150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种电连接到导电凸块的金属化结构。所述金属化结构包括长圆形或椭圆形重布线焊盘、设置在所述长圆形或椭圆形重布线焊盘上的导通孔以及覆盖所述导通孔的凸块下金属，其中所述导电凸块设置在所述凸块下金属上。此外，提供一种包括上述金属化结构的封装结构。

Description

金属化结构及封装结构
技术领域
本申请涉及一种金属化结构及封装结构。
背景技术
由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimum feature size)的重复减小，此使得更多的较小的组件能够集成到给定面积中。这些较小的电子组件也需要与先前的封装相比利用较小面积的较小的封装。半导体组件的一些较小类型的封装包括四方扁平封装(quad flat package，QFP)、引脚栅阵列(pin gridarray，PGA)封装、球栅阵列(ball grid array，BGA)封装等。
目前，集成扇出型封装因其紧凑性而越来越受欢迎。在集成扇出型封装中，在模塑化合物上制作的重布线电路结构的可靠性受到高度关注。
发明内容
根据本公开的一些实施例，提供一种电连接到导电凸块的金属化结构。所述金属化结构包括：长圆形重布线焊盘；导通孔，设置在所述长圆形重布线焊盘上；以及凸块下金属(UBM)，覆盖所述导通孔，其中所述导电凸块设置在所述凸块下金属上。
根据本公开的一些其他实施例，提供一种封装结构，所述封装结构包括重布线电路结构、第一导电凸块及半导体管芯。所述重布线电路结构包括第一金属化结构，所述第一金属化结构中的每一者分别包括长圆形重布线焊盘、介电层、导通孔及凸块下金属(UBM)。所述长圆形重布线焊盘设置在第一介电层上。所述介电层覆盖所述长圆形或椭圆形重布线焊盘。所述导通孔嵌入在所述介电层中并设置在所述长圆形重布线焊盘上。所述凸块下金属(UBM)设置在所述介电层上并覆盖所述导通孔。所述第一导电凸块设置在所述第一金属化结构的所述凸块下金属上。所述半导体管芯设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块，其中由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV。位于象限I及象限III中的所述长圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在0°与90°之间。位于象限II及象限IV中的所述长圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在90°与180°之间。
根据本公开的一些其他实施例，提供一种封装结构，所述封装结构包括重布线电路结构、第一导电凸块及半导体管芯。所述重布线电路结构包括排列成阵列的第一金属化结构，所述第一金属化结构中的每一者分别包括：长圆形重布线焊盘，设置在所述第一介电层上；介电层，覆盖所述长圆形重布线焊盘；导通孔，嵌入在所述介电层中并设置在所述长圆形重布线焊盘上；凸块下金属(UBM)，设置在所述介电层上并覆盖所述导通孔。所述第一导电凸块设置在所述第一金属化结构的所述凸块下金属上。所述半导体管芯设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块。由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV。位于象限I及象限III上的所述长圆形重布线焊盘的第一取向不同于位于象限II及象限IV上的长圆形重布线焊盘的第二取向。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1到图12是示意性示出根据本公开一些实施例的用于制作封装结构的工艺流程的剖视图。
图13是示意性示出根据本公开一些实施例的封装结构的放大区的剖视图。
图14是示意性示出根据本公开一些实施例的金属化结构的布置的仰视图。
图15是示意性示出根据本公开一些实施例的由热膨胀系数(Coefficient ofThermal Expansion，CTE)失配导致的凸块变形的剖视图。
图16是示意性示出根据本公开一些其他实施例的金属化结构的布置的仰视图。
图17A到图17D是示意性示出根据本公开各种实施例的各种金属化结构的仰视图。
图18到图20是示意性示出根据本公开各种实施例的金属化结构的各种布置的仰视图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征上方或第一特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中在第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对3D封装或3DIC器件进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试焊盘，以使得能够对3D封装或3DIC器件进行测试、对探针和/或探针卡(probe card)进行使用及类似操作。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(known good die)进行中间验证的测试方法来使用，以提高良率并降低成本。
根据各种示例性实施例提供了封装及其形成方法。示出了形成封装的中间阶段。讨论了实施例的变化。在各种视图及说明性实施例中，使用相同的参考编号表示相同的元件。
图1到图12是示意性示出根据本公开一些实施例的用于制作封装结构的工艺流程的剖视图。
参照图1，提供包括形成在其上面的剥离层DB1的载体C1。在一些实施例中，载体C1是玻璃衬底、陶瓷载体或类似物。载体C1可具有圆形俯视图形状及普通硅晶片的大小。载体C1可具有8英寸直径、12英寸直径或类似直径。剥离层DB1可由聚合物系材料(例如，光热转换(Light To Heat Conversion，LTHC)材料)形成，其可与载体C1一起从将在后续步骤中形成的上覆结构移除。在一些实施例中，剥离层DB1由环氧树脂系热释放材料形成。在其他实施例中，剥离层DB1由紫外线(ultra-violet，UV)胶形成。剥离层DB1可作为液体分配并固化。在一些其他实施例中，剥离层DB1是层叠膜，并且被层叠到载体C1上。剥离层DB1的顶表面实质上是平面的。
正面重布线电路结构110包括堆叠的介电层112及夹置在堆叠的介电层112之间的重布线配线114。堆叠的介电层112包括设置在剥离层DB1上的第一介电层112a、覆盖第一介电层112a的第二介电层112b、覆盖第二介电层112b的第三介电层112c、覆盖第三介电层112c的第四介电层112d以及覆盖第四介电层112d的第五介电层112e。重布线配线114包括设置在第一介电层112a与第二介电层112b之间的第一重布线配线114a、设置在第二介电层112b与第三介电层112c之间的第二重布线配线114b、设置在第三介电层112c与第四介电层112d之间的第三重布线配线114c、设置在第四介电层112d与第五介电层112e之间的第四重布线配线114d以及穿过第五介电层112e的导通孔114e。导通孔114e着落在第四重布线配线114d上。在一些实施例中，堆叠的介电层112由聚合物形成，所述聚合物也可为可使用光刻工艺容易地图案化的光敏材料，例如聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺、苯并环丁烯(benzocyclobutene，BCB)或类似物。在一些其他实施例中，堆叠的介电层112由例如氮化硅等氮化物、例如氧化硅等氧化物、磷硅酸盐玻璃(PhosphoSilicate Glass，PSG)、硼硅酸盐玻璃(BoroSilicate Glass，BSG)、掺杂硼的磷硅酸盐玻璃(Boron-dopedPhosphoSilicate Glass，BPSG)或类似物形成。重布线配线114的材料可包含铜、铝、其合金或类似物。重布线配线114的形成可包括在介电层112上方形成晶种层(未示出)，在晶种层上方形成例如光刻胶层等图案化掩模(未示出)，且然后对暴露出的晶种层执行镀覆工艺。然后移除图案化掩模及晶种层的被图案化掩模覆盖的部分，从而留下如图1所示的重布线配线114。根据一些实施例，晶种层包括钛层及位于所述钛层上方的铜层。晶种层可使用例如物理气相沉积(Physical Vapor Deposition，PVD)来形成。镀覆工艺可使用例如无电镀覆来执行。
参照图1及图2，在由载体C1承载的剥离层DB1上方形成正面重布线电路结构110之后，在正面重布线电路结构110上方形成凸块下金属(UBM)116及接合材料层118。凸块下金属116及接合材料层118电连接到正面重布线电路结构110。凸块下金属116被形成为覆盖导通孔114e。接合材料层118形成在凸块下金属116上。在一些实施例中，凸块下金属116包括铜层或其他金属层，并且接合材料层118包括焊料接头。焊料接头可包括SnAg焊料接头、SnAgCu焊料接头、SnCu焊料接头、AuSn焊料接头或其他合适的Sn系焊料合金。凸块下金属116及接合材料层118的形成可包括在导通孔114e及第五介电层112e上方形成晶种层(未示出)，在晶种层上方形成例如光刻胶层等图案化掩模(未示出)，且然后对暴露出的晶种层执行多步镀覆工艺。然后移除图案化掩模及晶种层的被图案化掩模覆盖的部分，从而留下如图2所示的凸块下金属116及接合材料层118。根据一些实施例，晶种层包括钛层及位于钛层上方的铜层。晶种层可使用例如PVD形成。用于形成凸块下金属116及接合材料层118的多步镀覆工艺可使用例如无电镀覆来执行。
参照图3，在正面重布线电路结构110上方形成凸块下金属116及接合材料层118之后，设置包括形成在其上面的导电凸块122(例如，微凸块)的电子组件120及包括形成在其上面的导电凸块132(例如，微凸块)的电子组件130。将电子组件120及电子组件130拾取并放置在正面重布线电路结构110上方，使得电子组件120的导电凸块122及电子组件130的导电凸块132与接合材料层118物理接触。然后，执行回焊工艺，使得电子组件120的导电凸块122及电子组件130的导电凸块132通过熔融接合材料层118’(即，导电凸块118’)结合到凸块下金属116，使得电子组件120及电子组件130电连接到正面重布线电路结构110。在一些实施例中，如图3所示，电子组件120的厚度大于电子组件130的厚度。在图3中未示出的一些其他实施例中，电子组件120的厚度实质上等于或小于电子组件130的厚度。
在一些实施例中，电子组件120包括半导体管芯，例如片上系统(system on chip，SoC)管芯、集成电路上系统(system on integrated circuit，SoIC)管芯、应用专用集成电路(application specific integrated-circuit，ASIC)管芯、图形处理单元(graphicalprocessing unit，GPU)芯片、功率管理集成电路(power management integratedcircuit，PMIC)管芯、射频(radio frequency，RF)管芯、传感器管芯、微机电系统(micro-electro-mechanical-system，MEMS)管芯、信号处理管芯(例如，数字信号处理(digitalsignal processing，DSP)管芯)、前端管芯(例如，模拟前端(analog front-end，AFE)管芯)、类似物或其组合。在另一实施例中，电子组件120包括半导体封装集成扇出型(integrated fan-out，InFO)大规模集成(large scale integration，LSI)封装。举例来说，电子组件120包括中央处理器(central processing unit，CPU)、现场可编程门阵列(field programmable gate array，FPGA)单元、微控制器或类似物。电子组件120可为数量多于或少于图3所示的电子组件120的数量的任何上述候选物的组合。在一些实施例中，电子组件130包括存储器件，例如高带宽存储器(high bandwidth memory，HBM)、动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(static randomaccess memory，SRAM)或其组合。在一些其他实施例中，电子组件130包括无源组件(例如，电阻器、电感器、电容器等)。电子组件130可为数量多于或少于图3所示的电子组件130的数量的任何上述候选物的组合。
参照图4，在将电子组件120及电子组件130安装在正面重布线电路结构110上方之后，在正面重布线电路结构110上方形成底部填料140，使得电子组件120与正面重布线电路结构110之间的间隙以及电子组件130与正面重布线电路结构110之间的间隙被底部填料140填充。在一些实施例中，如图4所示，底部填料140可填充相邻的电子组件120与电子组件130之间的间隙。底部填料140通常是聚合物，例如环氧树脂。可将底部填料140制成利用毛细作用在电子组件120/130与正面重布线电路结构110之间流动。当由例如聚合物环氧树脂等材料形成时，底部填料140然后通常被固化，以硬化聚合物。固化的底部填料140在侧向上包封凸块下金属116、导电凸块122、导电凸块132及导电凸块118’，并用于保护凸块下金属116、导电凸块122、导电凸块132及导电凸块118’，且支撑正面重布线电路结构110上的电子组件120及电子组件130。
参照图5，在正面重布线电路结构110上方形成绝缘包封体150，以在侧向上包封电子组件120及电子组件130。在一些实施例中，在正面重布线电路结构110上方形成绝缘包封材料，以包封电子组件120、电子组件130及底部填料140。绝缘包封材料可为通过包覆成型工艺形成的模塑化合物(例如，环氧树脂或其他合适的树脂)。绝缘包封材料填充相邻的电子组件120与电子组件130之间的未被底部填料140占据的间隙。然后，执行平坦化工艺，例如化学机械抛光(Chemical Mechanical Polish，CMP)工艺及/或机械研磨工艺，以部分移除绝缘包封材料，直到电子组件120的后表面及电子组件130的后表面被暴露出为止。在一些实施例中，在执行平坦化工艺之后，填充在电子组件120与电子组件130之间的底部填料140的一些部分也被暴露出。在将绝缘包封材料薄化之后，形成绝缘包封体150以在侧向上包封电子组件120及电子组件130。由于平坦化工艺，电子组件120的后表面及电子组件130的后表面实质上与绝缘包封体150的顶表面齐平或共面。在一些实施例中，由于平坦化工艺，电子组件120的后表面及电子组件130的后表面实质上与底部填料140的顶表面及绝缘包封体150的顶表面齐平或共面。在所示的示例性实施例中，执行平坦化工艺，直到电子组件120的后表面、电子组件130的后表面及底部填料140的顶表面被暴露出为止。
参照图6及图7，执行转移结合工艺，使得形成在由载体C1承载的剥离层DB1上方的结构被转移到由载体C2承载的剥离层DB2上。如图6所示，设置包括形成在其上面的剥离层DB2的载体C2。在一些实施例中，载体C2是玻璃衬底、陶瓷载体或类似物。载体C2可具有圆形俯视图形状及普通硅晶片的大小。载体C2可具有8英寸直径、12英寸直径或类似直径。剥离层DB2可由聚合物系材料(例如，光热转换(LTHC)材料)形成，其可与载体C2一起从将在后续步骤中形成的上覆结构移除。在一些实施例中，剥离层DB2由环氧树脂系热释放材料形成。在其他实施例中，剥离层DB2由紫外线(UV)胶形成。剥离层DB2可作为液体分配并固化。在一些其他实施例中，剥离层DB2是层叠膜，并且被层叠到载体C2上。剥离层DB2的顶表面实质上是平面的。如图6所示，电子组件120的后表面、电子组件130的后表面、底部填料140的顶表面及绝缘包封体150的顶表面贴合到由载体C2承载的剥离层DB2。
如图7所示，移除载体C1。在一些实施例中，通过直接剥离或使载体C1上的剥离层DB1失去或降低粘附力而从正面重布线电路结构110分离载体C1。然后，连同载体C1一起移除剥离层DB1。举例来说，可将剥离层DB1暴露于紫外光，使得剥离层DB1失去或降低粘附力，且因此载体C1及剥离层DB1可从正面重布线电路结构110移除，以露出正面重布线电路结构110的下表面。
参照图8，在正面重布线电路结构110的下表面上方形成导电凸块160及接合材料层162。在一些实施例中，导电凸块160及接合材料层162形成在第一介电层112a上。此外，导电凸块160及接合材料层162电连接到正面重布线电路结构110的第一重布线配线114a。接合材料层162形成在导电凸块160上。在一些实施例中，导电凸块160包括受控塌陷芯片连接(controlled collapse chip connection，C4)铜凸块或其他金属C4凸块，并且接合材料层162包括焊料接头。焊料接头可包括SnAg焊料接头、SnAgCu焊料接头、SnCu焊料接头、AuSn焊料接头或其他合适的Sn系焊料合金。导电凸块160及接合材料层162的形成可包括在第一重布线配线114a及第一介电层112a上方形成晶种层(未示出)，在晶种层上方形成例如光刻胶层等图案化掩模(未示出)，且然后对暴露出的晶种层执行多步镀覆工艺。然后移除图案化掩模及晶种层的被图案化掩模覆盖的部分，从而留下如图8所示的导电凸块160及接合材料层162。根据一些实施例，晶种层包括钛层及位于钛层上方的铜层。晶种层可使用例如PVD形成。用于形成导电凸块160及接合材料层162的多步镀覆工艺可使用例如无电镀覆来执行。在形成导电凸块160及接合材料层162之后，在载体C2上方制作晶片级结构100。
参照图9，从晶片级结构100移除载体C2。在一些实施例中，通过直接剥离或使载体C2上的剥离层DB2失去或降低粘附力，从电子组件120的后表面、电子组件130的后表面、底部填料140的顶表面及绝缘包封体150的顶表面分离载体C2。然后，连同载体C2一起移除剥离层DB2。举例来说，可将剥离层DB2暴露于紫外光，使得剥离层DB2失去或降低粘附力，且因此载体C2及剥离层DB2可从正面重布线电路结构110移除，以露出电子组件120的后表面、电子组件130的后表面、底部填料140的顶表面及绝缘包封体150的顶表面。
参照图10，在从载体C2分离晶片级结构100后，将晶片级结构100安装到由框架F承载的胶带TP上。在一些实施例中，用胶带TP粘附电子组件120的后表面、电子组件130的后表面、底部填料140的顶表面及绝缘包封体150的顶表面。然后，通过晶片锯切工艺将晶片级结构100单体化，使得获得经单体化的封装结构100a。每个单体化的封装结构100a可包括正面重布线电路结构110、至少一个电子组件120、至少一个电子组件130、底部填料140、绝缘包封体150、导电凸块160及接合材料层162。电子组件120及电子组件130以并排的方式设置在正面重布线电路结构110的第一表面上。电子组件120及电子组件130电连接到正面重布线电路结构110。底部填料140填充电子组件120与正面重布线电路结构110的第一表面之间的间隙、电子组件130与正面重布线电路结构110的第一表面之间的间隙以及电子组件120与电子组件130之间的间隙。绝缘包封体150覆盖正面重布线电路结构110的第一表面，并在侧向上包封电子组件120、电子组件130及底部填料140。导电凸块160及接合材料层162设置在正面重布线电路结构110的第二表面上，并且正面重布线电路结构110的第二表面与正面重布线电路结构110的第一表面相对。
如图10所示，电子组件120的后表面及电子组件130的后表面实质上与底部填料140的顶表面及绝缘包封体150的顶表面齐平或共面。此外，绝缘包封体150的侧壁实质上与正面重布线电路结构110的侧壁对齐。
参照图11及图12，设置包括凸块焊盘172的封装衬底170。将经单体化的封装结构100a拾取并放置在封装衬底170上方，使得经单体化的封装结构100a通过导电端子(例如，导电凸块160及接合材料层162)电连接到封装衬底170的凸块焊盘172。然后，在封装衬底170上方形成底部填料180，使得经单体化的封装结构100a与封装衬底170之间的间隙被底部填料180填充。底部填料180可部分覆盖经单体化的封装结构100a的侧壁。在一些实施例中，如图12所示，正面重布线电路结构110的侧壁完全被底部填料180覆盖，且绝缘包封体150的侧壁部分被底部填料180覆盖。底部填料180通常是聚合物，例如环氧树脂。可将底部填料180制成利用毛细作用在经单体化的封装结构100a与封装衬底170之间流动。当由例如聚合物环氧树脂等材料形成时，底部填料180然后通常被固化，以硬化聚合物。固化的底部填料180在侧向上包封导电凸块160及接合材料层162，并且支撑封装衬底170上的经单体化的封装结构100a。
图13是示意性示出根据本公开一些实施例的封装结构100a的放大区X的剖视图。
参照图13，在封装结构100a的放大区X中，示出了导电凸块118’、包括导电凸块122的电子组件120、金属化结构M及底部填料140。金属化结构M通过导电凸块118’电连接到电子组件120的导电凸块122。金属化结构M包括第四介电层112d、第五介电层112e、第四重布线配线114d、导通孔114e及凸块下金属116。第四重布线配线114d夹置在第四介电层112d与第五介电层112e之间。导通孔114e着落在第四重分布布线114d上，并穿过第五介电层112e。凸块下金属116可为圆形的凸块下金属，并且覆盖导通孔114e及第五介电层112e的一些部分。
图14是示意性示出根据本公开一些实施例的金属化结构M的布置的仰视图。
参照图14，由电子组件120及/或电子组件130覆盖的正面重布线电路结构110的管芯结合区域110A可以管芯结合区域110A的中心为原点通过笛卡尔坐标被分类为四个象限I、II、III及IV。第四重布线配线114d可包括位于象限I及象限III上的长圆形重布线焊盘114d1、位于象限II及象限IV上的长圆形重布线焊盘114d2、沿x轴分布的长圆形重布线焊盘114d3以及沿x轴分布的长圆形重布线焊盘114d4。长圆形重布线焊盘114d1、114d2、114d3及114d4具有各自的取向。长圆形重布线焊盘114d1、114d2、114d3及114d4具有一对平行于长轴的直边。在一些实施例中，第四重布线配线114d还包括位于管芯结合区域110A的中心(即，笛卡尔坐标的x轴与笛卡尔坐标的y轴相交的位置)的中央重布线焊盘114d5。包括长圆形重布线焊盘114d1、114d2、114d3及114d4的金属化结构M被定义为第一金属化结构，并且包括中央重布线焊盘114d5的金属化结构M被定义为第二金属化结构。在第一金属化结构中，长圆形重布线焊盘114d1、114d2、114d3及114d4在长轴方向上的长度比凸块下金属116的直径长，并且长圆形重布线焊盘114d1、114d2、114d3及114d4在短轴方向上的长度比位于长圆形重布线焊盘114d1、114d2、114d3及114d4上方的凸块下金属116的直径短。在第二金属化结构中，中央重布线焊盘114d5是圆形重布线焊盘，并且中央重布线焊盘114d5小于凸块下金属116。换句话说，中央重布线焊盘114d5的直径小于位于中央重布线焊盘114d5上方的凸块下金属116的直径。
位于象限I及象限III上的长圆形重布线焊盘114d1的第一取向不同于位于象限II及象限IV上的长圆形重布线焊盘114d2的第二取向。在一些实施例中，位于象限I及象限III上的长圆形重布线焊盘114d1的第一长轴实质上彼此平行。在一些实施例中，位于象限II及象限IV上的长圆形重布线焊盘114d2的第二长轴实质上彼此平行，并且长圆形重布线焊盘114d1的第一长轴不同于长圆形重布线焊盘114d2的第二长轴。举例来说，位于象限I及象限III中的长圆形重布线焊盘114d1中的每一者的长轴与笛卡尔坐标的x轴之间的夹角θ1在0°与90°之间。位于象限II及象限IV中的长圆形重布线焊盘114d2中的每一者的长轴与笛卡尔坐标的x轴之间的夹角θ2在90°与180°之间。在一些实施例中，位于x轴上的长圆形重布线焊盘114d3的长轴实质上平行于x轴。换句话说，长圆形重布线焊盘114d3中的每一者的长轴与笛卡尔坐标的x轴之间的夹角θ3是90°。在一些实施例中，位于y轴上的长圆形重布线焊盘114d4的长轴实质上平行于y轴。
在一些实施例中，长圆形重布线焊盘114d1、114d2、114d3及114d4的中心实质上与位于长圆形重布线焊盘114d1、114d2、114d3及114d4上方的凸块下金属116的中心对齐。如图14所示，凸块下金属116为圆形凸块下金属，其中A1代表圆形凸块下金属116的直径，B1代表长圆形重布线焊盘114d1、114d2、114d3或114d4在短轴方向上的长度，B2代表长圆形重布线焊盘114d1、114d2、114d3或114d4在长轴方向上的长度，C代表导通孔114e的直径，且A1、B1、B2及C满足以下不等式(1)：
B2>A1≥B1>C…(1)。
在一些实施例中，A1及C满足以下不等式(2)：
6.4≥A1/C≥1.5…(2)。
在一些实施例中，A1、B1及B2满足以下不等式(3)到不等式(5)：
1≥B1/A1≥0.6…(3)；
3≥B2/A1>1…(4)；且
3≥B2/B1>1…(5)。
图15是示意性示出根据本公开一些实施例的由热膨胀系数(CTE)失配导致的凸块变形的剖视图。
如图15所示，由于电子组件120的CTE小于封装衬底170的CTE，因此由电子组件120与封装衬底170之间的CTE失配导致的剪切力会导致导电端子(例如，凸块下金属116、导电凸块118’及导电凸块122)及第五介电层112e的变形。聚合物应力发生在模拟的位置P处。基于模拟结果，与圆形重布线焊盘设计相比，可由长圆形重布线焊盘114d1、114d2、114d3及114d4实现大约19％的应力降低。如图14及图15所示，箭头AR1表示电子组件120的热膨胀量，而箭头AR2表示封装衬底170的热膨胀量。封装衬底170的热膨胀量可大于电子组件120的热膨胀量。在位置P更靠近管芯结合区域110A的中心的情况下，位于位置P附近的导电凸块122、凸块下金属116及导电凸块118’可能遭受更大的应力。在位置P远离管芯结合区域110A的中心的情况下(如图14所示)，位于位置P附近的导电凸块122、凸块下金属116及导电凸块118’可承受较小的应力。
图16是示意性示出根据本公开一些其他实施例的金属化结构的布置的仰视图。
参照图14及图16，除了椭圆形重布线焊盘114d1、114d2、114d3及114d4以及八边形凸块下金属116之外，图16中示出的金属化结构类似于图14中示出的金属化结构。椭圆形重布线焊盘114d1、114d2、114d3及114d4的中心实质上与位于椭圆形重布线焊盘114d1、114d2、114d3及114d4上方的八边形凸块下金属116的中心对齐。圆形中央重布线焊盘114d5的中心实质上与位于中央重布线焊盘114d5上方的圆形凸块下金属116的中心对齐。如图16所示，A2表示八边形凸块下金属116的一对相对侧之间的距离，B1表示长圆形重布线焊盘114d1、114d2、114d3或114d4在短轴上的长度，B2表示长圆形重布线焊盘114d1、114d2、114d3或114d4在长轴上的长度，C表示导通孔114e的直径，并且A2、B1、B2及C满足以下不等式(6)：
B2>A2≥B1>C…(6)。
在一些实施例中，A2及C满足以下不等式(7)：
6.4≥A2/C≥1.5…(7)。
在一些实施例中，A2、B1及B2满足以下不等式(8)到不等式(10)：
1≥B1/A2≥0.6…(8)；
3≥B2/A2>1…(9)；且
3≥B2/B1>1…(10)。
图17A到图17D是示意性示出根据本公开各种实施例的各种金属化结构的仰视图。
参照图17A及图17B，金属化结构包括长圆形重布线焊盘114d、圆形导通孔114e及八边形凸块下金属116。圆形导通孔114e夹置在长圆形重布线焊盘114d与八边形凸块下金属116之间。在图17A中，长圆形重布线焊盘114d包括一对平行于长轴的直边。在图17B中，长圆形重布线焊盘114d包括平行于长轴的第一对直边及平行于短轴的第二对直边。长圆形重布线焊盘114d通过圆形导通孔114e电连接到八边形凸块下金属116。此外，长圆形重布线焊盘114d的中心与圆形导通孔114e的中心及八边形凸块下金属116的中心对齐。类似于图13所示的金属化结构M，图17A及图17B所示的金属化结构还可包括介电层112d及112e。长圆形重布线焊盘114d夹置在介电层112d与介电层112e之间。圆形导通孔114e嵌入在介电层112e中，并着落在长圆形重布线焊盘114d上。此外，八边形凸块下金属116覆盖介电层112e的一部分及圆形导通孔114e。
参照图17C，金属化结构包括椭圆形重布线焊盘114d、圆形导通孔114e及圆形凸块下金属116。圆形导通孔114e夹置在椭圆形重布线焊盘114d与圆形凸块下金属116之间。椭圆形重布线焊盘114d通过圆形导通孔114e电连接到圆形凸块下金属116。此外，椭圆形重布线焊盘114d的中心与圆形导通孔114e的中心及圆形凸块下金属116的中心对齐。类似于图13所示的金属化结构M，图17C所示的金属化结构还可包括介电层112d及112e。椭圆形重布线焊盘114d夹置在介电层112d与介电层112e之间。圆形导通孔114e嵌入在介电层112e中，并着落在椭圆形重布线焊盘114d上。此外，圆形凸块下金属116覆盖介电层112e的一部分及圆形导通孔114e。
参照图17D，金属化结构包括长圆形重布线焊盘114d、圆形导通孔114e及圆形凸块下金属116。长圆形重布线焊盘114d包括平行于长轴的第一对直边及平行于短轴的第二对直边。圆形导通孔114e夹置在长圆形重布线焊盘114d与圆形凸块下金属116之间。长圆形重布线焊盘114d通过圆形导通孔114e电连接到圆形凸块下金属116。此外，长圆形重布线焊盘114d的中心与圆形导通孔114e的中心及圆形凸块下金属116的中心对齐。类似于图13所示的金属化结构M，图17D所示的金属化结构还可包括介电层112d及112e。长圆形重布线焊盘114d夹置在介电层112d与介电层112e之间。圆形导通孔114e嵌入在介电层112e中，并着落在椭圆形重布线焊盘114d上。此外，圆形凸块下金属116覆盖介电层112e的一部分及圆形导通孔114e。
图18到图20是示意性示出根据本公开各种实施例的金属化结构的各种布置的仰视图。
参照图16及图18，除了所有椭圆形重布线焊盘114d1、114d2、114d3及114d4的长轴延伸穿过管芯结合区域110A的中心之外，图18中所示的金属化结构的布置类似于图16中所示的金属化结构的布置。如图18所示，位于象限I及象限III上的椭圆形重布线焊盘114d1具有各自的取向。举例来说，位于象限I及象限III上的椭圆形重布线焊盘114d1的长轴彼此不平行。在一些实施例中，位于象限II及象限IV上的椭圆形重布线焊盘114d2的长轴彼此不平行，并且椭圆形重布线焊盘114d1的长轴不同于椭圆形重布线焊盘114d2的第二长轴。位于象限I及象限III中的椭圆形重布线焊盘114d1的长轴与笛卡尔坐标的x轴之间的夹角θ11、θ12、θ13及θ14可在0°与90°之间。位于象限II及象限IV中的椭圆形重布线焊盘114d2的长轴与笛卡尔坐标的x轴之间的夹角θ21、θ22、θ23及θ24可在90°与180°之间。在一些实施例中，位于x轴上的椭圆形重布线焊盘114d3的长轴实质上平行于x轴。换句话说，椭圆形重布线焊盘114d3中的每一者的长轴与笛卡尔坐标的x轴之间的夹角θ3是90°。在一些实施例中，位于y轴上的椭圆形重布线焊盘114d4的长轴实质上平行于y轴。
可将其他类型的金属化结构(例如，图17A到图17D所示的金属化结构)用于图18所示的布置中。
参照图16及图19，除了图19所示的金属化结构均不位于x轴及y轴上之外，图19中所示的金属化结构M的布置类似于图16中所示的金属化结构M的布置。如图19所示，所有金属化结构M位于象限I、象限II、象限III及象限IV上。金属化结构M的细节与图16所示的细节相同，且因此省略了对金属化结构M的详细描述。可将其他类型的金属化结构(例如，图17A到图17D所示的金属化结构M)用于图19所示的布置中。
参照图18及图20，除了图20中所示的金属化结构均不位于x轴及y轴上之外，图20中所示的金属化结构M的布置类似于图18中所示的金属化结构M的布置。如图20所示，所有的金属化结构M均位于象限I、象限II、象限III及象限IV上。金属化结构M的细节与图18所示的细节相同，且因此省略了对金属化结构M的详细描述。可将其他类型的金属化结构(例如，图17A到图17D所示的金属化结构M)用于图20所示的布置中。
在上述实施例中，金属化结构中的椭圆形或长圆形重布线焊盘设计可减少由CTE失配引起的应力问题。因此，可增强包括椭圆形或长圆形重布线焊盘设计的封装结构的良率及可靠性。
根据本公开的一些实施例，提供一种电连接到导电凸块的金属化结构。所述金属化结构包括：长圆形重布线焊盘；导通孔，设置在所述长圆形重布线焊盘上；以及凸块下金属(UBM)，覆盖所述导通孔，其中所述导电凸块设置在所述凸块下金属上。在一些实施例中，所述长圆形重布线焊盘的中心实质上与所述凸块下金属的中心对齐。在一些实施例中，所述凸块下金属包括圆形凸块下金属，A1是圆形凸块下金属的直径，B1是所述长圆形重布线焊盘在短轴上的长度，B2是所述长圆形重布线焊盘在长轴上的长度，C是导通孔的直径，并且A1、B1、B2及C满足以下不等式(1)：B2>A1≥B1>C…(1)。在一些实施例中，A1及C满足以下不等式(2)：6.4≥A1/C≥1.5…(2)。在一些实施例中，A1、B1及B2满足以下不等式(3)到不等式(5)：1≥B1/A1≥0.6…(3)；3≥B2/A1>1…(4)；以及3≥B2/B1>1…(5)。在一些实施例中，所述凸块下金属包括八边形凸块下金属，A2是所述八边形凸块下金属的一对相对侧之间的距离，B1是所述长圆形重布线焊盘在短轴上的长度，B2是所述长圆形重布线焊盘在长轴上的长度，C是导通孔的直径，并且A2、B1、B2及C满足以下不等式(1)：B2>A2≥B1>C…(1)。在一些实施例中，A2及C满足以下不等式(2)：6.4≥A2/C≥1.5…(2)。在一些实施例中，A2、B1及B2满足以下不等式(3)到不等式(5)：1≥B1/A2≥0.6…(3)；3≥B2/A2>1…(4)；以及3≥B2/B1>1…(5)。在一些实施例中，所述金属化结构还包括：第一介电层；以及第二介电层，设置在所述第一介电层上并覆盖所述长圆形重布线焊盘，其中所述长圆形重布线焊盘设置在所述第一介电层上，所述导通孔嵌入在所述第二介电层中，并且所述凸块下金属设置在所述第二介电层上。
根据本公开的一些其他实施例，提供一种封装结构，所述封装结构包括重布线电路结构、第一导电凸块及半导体管芯。所述重布线电路结构包括第一金属化结构，所述第一金属化结构中的每一者分别包括长圆形重布线焊盘、介电层、导通孔及凸块下金属(UBM)。所述长圆形重布线焊盘设置在第一介电层上。所述介电层覆盖所述长圆形或椭圆形重布线焊盘。所述导通孔嵌入在所述介电层中并设置在所述长圆形重布线焊盘上。所述凸块下金属(UBM)设置在所述介电层上并覆盖所述导通孔。所述第一导电凸块设置在所述第一金属化结构的所述凸块下金属上。所述半导体管芯设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块，其中由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV。位于象限I及象限III中的所述长圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在0°与90°之间。位于象限II及象限IV中的所述长圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在90°与180°之间。在一些实施例中，位于笛卡尔坐标的x轴上的所述长圆形重布线焊盘中的每一者的长轴实质上平行于x轴。在一些实施例中，位于笛卡尔坐标的y轴上的所述长圆形重布线焊盘中的每一者的长轴实质上平行于y轴。在一些实施例中，所述重布线电路结构还包括位于所述管芯结合区域的所述中心的第二金属化结构，所述第二金属化结构包括中央重布线焊盘，并且所述中央重布线焊盘小于所述凸块下金属。在一些实施例中，所述长圆形重布线焊盘的长轴延伸穿过所述管芯结合区域的所述中心。在一些实施例中，所述封装结构还包括封装衬底、导电端子及底部填料。所述导电端子设置在所述封装衬底与所述重布线电路结构之间，其中所述重布线电路结构通过所述导电端子电连接到所述封装衬底。所述底部填料设置在所述封装衬底与所述重布线电路结构之间，其中所述底部填料在侧向上包封所述导电端子。
根据本公开的一些其他实施例，提供一种封装结构，所述封装结构包括重布线电路结构、第一导电凸块及半导体管芯。所述重布线电路结构包括排列成阵列的第一金属化结构，所述第一金属化结构中的每一者分别包括：长圆形重布线焊盘，设置在所述第一介电层上；介电层，覆盖所述长圆形重布线焊盘；导通孔，嵌入在所述介电层中并设置在所述长圆形重布线焊盘上；凸块下金属(UBM)，设置在所述介电层上并覆盖所述导通孔。所述第一导电凸块设置在所述第一金属化结构的所述凸块下金属上。所述半导体管芯设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块。由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV。位于象限I及象限III上的所述长圆形重布线焊盘的第一取向不同于位于象限II及象限IV上的长圆形重布线焊盘的第二取向。在一些实施例中，位于象限I及象限III上的所述长圆形重布线焊盘的第一长轴实质上彼此平行。在一些实施例中，位于象限II及象限IV上的所述长圆形重布线焊盘的第二长轴实质上彼此平行，并且所述第一长轴不同于所述第二长轴。在一些实施例中，位于x轴上的所述长圆形重布线焊盘的长轴实质上平行于x轴。在一些实施例中，位于y轴上的所述长圆形重布线焊盘的长轴实质上平行于y轴。在一些实施例中，所述重布线电路结构还包括位于所述管芯结合区域的所述中心的第二金属化结构，所述第二金属化结构包括中央重布线焊盘，并且所述中央重布线焊盘小于所述凸块下金属。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应知，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。
[符号的说明]
100：晶片级结构
100a：封装结构
110：正面重布线电路结构
110A：管芯结合区域
112：介电层
112a：第一介电层
112b：第二介电层
112c：第三介电层
112d：第四介电层
112e：第五介电层
114：重布线配线
114a：第一重布线配线
114b：第二重布线配线
114c：第三重布线配线
114d：第四重布线配线
114d1、114d2、114d3、114d4：长圆形重布线焊盘
114d5：中央重布线焊盘
114e：导通孔
116：凸块下金属(UBM)
118、162：接合材料层
118’：接合材料层
120、130：电子组件
122、132、160：导电凸块
140：底部填料
150：绝缘包封体
170：封装衬底
172：凸块焊盘
180：底部填料
A1：圆形凸块下金属的直径
A2：八边形凸块下金属的一对相对侧之间的距离
AR1、AR2：箭头
B1：长圆形或椭圆形重布线焊盘在短轴上的长度
B2：长圆形或椭圆形重布线焊盘在长轴上的长度
C：导通孔的直径
C1：载体
DB1、DB2：剥离层
F：框架
I、II、III、IV：象限
M：金属化结构
P：位置
TP：胶带
X：放大区
x、y：坐标轴
θ1、θ2、θ3、θ11、θ12、θ13、θ14、θ21、θ22、θ23、θ24：夹角。

Claims (10)

1.一种金属化结构，电连接到导电凸块，所述金属化结构包括：
长圆形或椭圆形重布线焊盘；
导通孔，设置在所述长圆形或椭圆形重布线焊盘上；以及
凸块下金属，覆盖所述导通孔，其中所述导电凸块设置在所述凸块下金属上。
2.根据权利要求1所述的金属化结构，其中所述凸块下金属包括圆形凸块下金属，A1是所述圆形凸块下金属的直径，B1是所述长圆形或椭圆形重布线焊盘在短轴上的长度，B2是所述长圆形或椭圆形重布线焊盘在长轴上的长度，C是所述导通孔的直径，并且A1、B1、B2及C满足以下不等式(1)：
B2>A1≥B1>C…(1)。
3.根据权利要求1所述的金属化结构，其中所述凸块下金属包括八边形凸块下金属，A2是所述八边形凸块下金属的一对相对侧之间的距离，B1是所述长圆形或椭圆形重布线焊盘在短轴上的长度，B2是所述长圆形或椭圆形重布线焊盘在长轴上的长度，C是所述导通孔的直径，并且A2、B1、B2及C满足以下不等式(1)：
B2>A2≥B1>C…(1)。
4.根据权利要求1所述的金属化结构，还包括：
第一介电层；以及
第二介电层，设置在所述第一介电层上并覆盖所述长圆形或椭圆形重布线焊盘，其中所述长圆形或椭圆形重布线焊盘设置在所述第一介电层上，所述导通孔嵌入在所述第二介电层中，并且所述凸块下金属设置在所述第二介电层上。
5.一种封装结构，包括：
重布线电路结构，包括第一金属化结构，所述第一金属化结构中的每一者分别包括：
长圆形或椭圆形重布线焊盘；
介电层，覆盖所述长圆形或椭圆形重布线焊盘；
导通孔，嵌入在所述介电层中并设置在所述长圆形或椭圆形重布线焊盘上；
凸块下金属，设置在所述介电层上并覆盖所述导通孔；
第一导电凸块，设置在所述第一金属化结构的所述凸块下金属上；
半导体管芯，设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块，其中由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV，其中
位于象限I及象限III中的所述长圆形或椭圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在0°与90°之间，
位于象限II及象限IV中的所述长圆形或椭圆形重布线焊盘中的每一者的长轴与笛卡尔坐标的x轴之间的夹角在90°与180°之间。
6.根据权利要求5所述的封装结构，其中所述长圆形或椭圆形重布线焊盘的长轴延伸穿过所述管芯结合区域的所述中心。
7.根据权利要求5所述的封装结构，还包括：
封装衬底；
导电端子，设置在所述封装衬底与所述重布线电路结构之间，其中所述重布线电路结构通过所述导电端子电连接到所述封装衬底；以及
底部填料，设置在所述封装衬底与所述重布线电路结构之间，其中所述底部填料在侧向上包封所述导电端子。
8.一种封装结构，包括：
重布线电路结构，包括第一金属化结构，所述第一金属化结构中的每一者分别包括：
长圆形或椭圆形重布线焊盘；
介电层，覆盖所述长圆形或椭圆形重布线焊盘；
导通孔，嵌入在所述介电层中并设置在所述长圆形或椭圆形重布线焊盘上；
凸块下金属，设置在所述介电层上并覆盖所述导通孔；
第一导电凸块，设置在所述第一金属化结构的所述凸块下金属上；
半导体管芯，设置在所述重布线电路结构上并包括电连接到所述第一导电凸块的第二导电凸块，其中由所述半导体管芯覆盖的所述重布线电路结构的管芯结合区域以所述管芯结合区域的中心为原点通过笛卡尔坐标被分类为象限I、II、III及IV，其中
位于象限I及象限III上的所述长圆形或椭圆形重布线焊盘的第一取向不同于位于象限II及象限IV上的所述长圆形或椭圆形重布线焊盘的第二取向。
9.根据权利要求8所述的封装结构，其中
位于象限I及象限III上的所述长圆形或椭圆形重布线焊盘的第一长轴实质上彼此平行，
位于象限II及象限IV上的所述长圆形或椭圆形重布线焊盘的第二长轴实质上彼此平行，并且所述第一长轴不同于所述第二长轴。
10.根据权利要求8所述的封装结构，其中所述重布线电路结构还包括位于所述管芯结合区域的所述中心的第二金属化结构，所述第二金属化结构包括中央重布线焊盘，并且所述中央重布线焊盘小于所述凸块下金属。
CN202110892033.1A 2021-03-25 2021-08-04 金属化结构及封装结构 Pending CN114765150A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163166232P 2021-03-25 2021-03-25
US63/166,232 2021-03-25
US17/344,982 2021-06-11
US17/344,982 US11830800B2 (en) 2021-03-25 2021-06-11 Metallization structure and package structure

Publications (1)

Publication Number Publication Date
CN114765150A true CN114765150A (zh) 2022-07-19

Family

ID=82364852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110892033.1A Pending CN114765150A (zh) 2021-03-25 2021-08-04 金属化结构及封装结构

Country Status (2)

Country Link
US (2) US11830800B2 (zh)
CN (1) CN114765150A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207074A (zh) * 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
US8178392B2 (en) * 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8598691B2 (en) * 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
US9548281B2 (en) * 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
TWI623067B (zh) 2015-03-17 2018-05-01 聯發科技股份有限公司 半導體封裝、半導體封裝結構以及制造半導體封裝的方法
US10861773B2 (en) 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11862549B2 (en) * 2021-08-27 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having conductive patterns of redistribution structure having ellipse-like shape

Also Published As

Publication number Publication date
TW202303894A (zh) 2023-01-16
US20230378046A1 (en) 2023-11-23
US11830800B2 (en) 2023-11-28
US20220310503A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11158588B2 (en) Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
CN110692127B (zh) 使用扇出内插器小芯片的高密度互连
US20230187408A1 (en) Semiconductor Package Having a Through Intervia Through the Molding Compound and Fan-Out Redistribution Layers Disposed over the Respective Die of the Stacked Fan-Out System-in-Package
TWI819767B (zh) 半導體封裝以及製造其之方法
US9780072B2 (en) 3D semiconductor package interposer with die cavity
CN105789062B (zh) 封装件结构及其形成方法
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
US20180068979A1 (en) Multi-Stack Package-on-Package Structures
US11557561B2 (en) Package structure and method of fabricating the same
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
TWI744628B (zh) 晶片封裝件及其製作方法
CN110610907A (zh) 半导体结构和形成半导体结构的方法
US20220384390A1 (en) Semiconductor device package having dummy dies
KR20210028092A (ko) 패키지 구조체 및 그 제조 방법
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
CN117650063A (zh) 集成电路器件的形成方法
US20230378046A1 (en) Metallization structure
US20220301970A1 (en) Semiconductor package and method of manufacturing semiconductor package
TWI840689B (zh) 金屬化結構及封裝結構
CN110660751A (zh) 芯片封装件
KR102473590B1 (ko) 반도체 디바이스 및 방법
CN221041123U (zh) 封装结构
US20240047332A1 (en) Semiconductor package and manufacturing method thereof
TW202320289A (zh) 半導體裝置結構
CN117976548A (zh) 一种复合通孔转接板的芯片封装结构及其成形工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination