JP2008135438A - 多層回路基板 - Google Patents
多層回路基板 Download PDFInfo
- Publication number
- JP2008135438A JP2008135438A JP2006318357A JP2006318357A JP2008135438A JP 2008135438 A JP2008135438 A JP 2008135438A JP 2006318357 A JP2006318357 A JP 2006318357A JP 2006318357 A JP2006318357 A JP 2006318357A JP 2008135438 A JP2008135438 A JP 2008135438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- substrate
- layer
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】内層(中間層)における必要な部分のみにおいて、局所的に多層化させる構成を採用し、基板を構成する素材の利用効率を向上させた多層回路基板を提供すること。
【解決手段】それぞれに導体回路を形成した少なくとも三枚の回路基板1,2,3が積層されて多層回路基板5が形成される。外層を構成する各回路基板1,3の面積に対して、内層を構成する回路基板2の面積が小さく形成されており、加熱および加圧接合されることで、外層回路基板1,3の間に内層回路基板2が埋設されるようにして多層回路基板(多層フレキシブル基板)5が形成されている。前記各回路基板1,2,3に形成された導体回路は、前記基板を貫通するビアホール内に形成された導体ポストを介して層間接続されている。
【選択図】図1
【解決手段】それぞれに導体回路を形成した少なくとも三枚の回路基板1,2,3が積層されて多層回路基板5が形成される。外層を構成する各回路基板1,3の面積に対して、内層を構成する回路基板2の面積が小さく形成されており、加熱および加圧接合されることで、外層回路基板1,3の間に内層回路基板2が埋設されるようにして多層回路基板(多層フレキシブル基板)5が形成されている。前記各回路基板1,2,3に形成された導体回路は、前記基板を貫通するビアホール内に形成された導体ポストを介して層間接続されている。
【選択図】図1
Description
この発明は、それぞれの基板に形成された導体回路が層間接続された多層回路基板に関する。
近年の電子機器の高機能化ならびに軽量薄型化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んでいる。これに伴い前記電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んでいる。したがって、前記した半導体パッケージ等を搭載するプリント配線板の多層化も進んでおり、フレキシブル配線板も多層構造のものが多用されている。
従来の多層回路基板としては、例えばガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板に銅箔を積層し、前記銅箔をエッチング等によりパターニングした後、複数枚重ねて積層接続したものが提供されていた。
これによると、銅箔をパターニングしたガラスエポキシ板を複数枚積層接着した後に、例えばドリルで貫通孔を開けて、この孔の壁面に銅メッキを施して層間の電気的な接続を行う構成にされている。しかしながら、前記した貫通孔の部分には部品搭載用のパッドを形成することができないために部品の搭載に支障が生じ、また複数枚にわたる前記貫通孔の形成により各層における配線密度が不足して、高密度実装化に支障が生ずるという問題を招来させる。
そこで、近年においては表面実装密度をより向上させるために非貫通の層間接続によって、層間の電気的な接続を達成する方式が採用されている。これによると基板を構成する絶縁基材の適所にビアホールを形成し、このビアホールに導電体を充填して導体ポスト(バンプ)を基材から突出させた状態で形成させたものを利用するようになされる。そして、前記導体ポストの先端部に導電性の接合用金属材料、例えば半田を積層形成した状態で、各層を相互に熱圧着することで導体ポストを隣接する基板に形成された回路パターンに接続させる層間接続を達成することができる。
前記したように導体ポストを利用して個々に層間接続を行う多層回路基板の構成については、すでに数多くの特許出願がなされており、本件出願人においても例えば次に示すような出願がなされている。
特開2003−283136号公報
特開2004−311909号公報
ところで、前記した構成の多層回路基板においては、例えば図7に模式的に示したようにそれぞれに導体回路がパターニングされた各回路基板11,12,13が積層され、前記した導体ポスト(図示せず)を介して導体回路が層間接続されることになる。この場合、多層回路基板を構成する第1〜第3の基板1,2,3は、それぞれにほぼ同一の面積(ほぼ同一の平面形状)になされた基板が用いられ、図7に示したように例えば矩形状に形成された基板の各縁部を一致させるようにして位置決めして加熱および加圧接合することで、多層回路基板5を得るようにされている。
すなわち、図7に例示した三層構成のうち、内層(中間層)を構成する第2の基板2においては、中継用の導体ポスト等を形成するに必要な面積がたとえ少なくて済むような場合であっても、第2の基板2は、第1と第3の外層を構成する基板1,3とほぼ同一の面積を有する素材を慣例的に用いるようにされていた。
なお、図7に示す例は、3枚の回路基板を積層した多層回路基板の例を示しているが、これは3枚以上の基板を積層する場合においても同様に、ほぼ同一の平面形状になされた各基板をそれぞれ用いて、積層形成することで多層回路基板を構成していた。
したがって、前記した多層回路基板によると、素材の利用効率について充分な配慮がなされておらず、昨今のこの種の多層回路基板の大量生産にあたっては、総合的なコスト削減の観点において改良の余地が残されている。
この発明は、前記した従来の多層回路基板における固定観念を打破し、内層(中間層)における必要な部分のみにおいて、局所的に多層化させる構成を採用することで、回路基板を構成する素材の利用効率を向上させた多層回路基板を提供することを課題とするものである。
前記した課題を解決するためになされたこの発明にかかる多層回路基板は、それぞれに導体回路を形成した少なくとも三枚の基板が積層され、前記各基板に形成された導体回路が層間接続された多層回路基板であって、前記少なくとも三枚の基板のうちの外層を構成する各基板の面積に対して、内層を構成する基板の面積が小さく形成されている点に特徴を有する。
この場合、好ましくは前記各基板に形成された導体回路が、前記基板を貫通するビアホール内に形成された導体ポストを介して層間接続された構成が採用される。
そしてより好ましい形態においては、前記導体ポストの一端が前記基板の一面に形成された導体回路に電気的に接続されると共に、前記導体ポストの他端が前記基板の他方の面よりも突出して形成され、前記導体ポストが形成された基板に隣接して重合される他の基板には、当該基板に形成された導体回路に接続されたパッドが形成され、前記導体ポストと前記パッドとが金属結合されることで層間接続された構成が好適に採用される。
この場合、前記導体ポストもしくは前記パッドの少なくともいずれか一方の表面に半田または金属の層を形成し、これを熱圧着により溶融させることで、導体ポストとパッドとを金属結合させる手段を採用することができる。
前記した構成の多層回路基板によると、内層(中間層)における必要な部分のみにおいて、局所的に多層化させた構成を採用することができ、この多層化された部分において例えば導体ポスト(バンプ)を介して、中間層と外層の導体回路間において適宜層間接続を行うことができる。
したがって、各回路基板に同一面積のものをそれぞれ利用する前記した従来の多層回路基板に比較すると、内層を構成する基板を必要最小限の面積にとどめることができ、回路基板を構成する素材の利用効率を向上させることができる。これにより、この種の多層回路基板の製造コストを低減させることに寄与できる。
図1は、この発明にかかる多層回路基板の基本構成を説明するための模式図であり、この発明にかかる多層回路基板は、それぞれに導体回路を形成した少なくとも三枚の回路基板が積層された構成にされる。そして、前記基板のうちの外層を構成する各基板の面積に対して、内層を構成する基板の面積が小さく形成されている点に特徴を有する。
すなわち図1に示す符号1および3は、外層を構成する第1と第3の回路基板を模式的に示したものであり、この例においては、外層を構成する各基板1,3は、矩形状にしてほぼ同一の面積(ほぼ同一の平面形状)に形成されている。また内層を構成する第2の基板2は、外層を構成する各基板1,3の面積に対して小さな面積に形成されている。そして、内層を構成する第2の基板2は、後で詳細に説明するように加熱および加圧接合されることで、外層を構成する第1と第3の基板の間に埋設されるようにして多層回路基板(多層フレキシブル基板)5が形成されている。
図2〜図4は、図1に示した第1〜第3の各基板の構成例を積層プロセスに沿ってそれぞれ断面図で示したものである。
まず、図2は図1に示す下側の外層基板を構成する第3の基板3の積層プロセスを示している。この第3の基板を形成するには、図2(A)に示すように例えばポリイミド樹脂、エポキシ樹脂などの樹脂を硬化させた絶縁基材11の少なくとも片面に銅箔12が積層された積層板13を準備する。この積層板13の銅箔12を利用して、図2(B)に示すようにエッチングにより導体回路(配線パターン)14,15および後述する導体2層ポストを受けることができるパッド16を形成する。
その後、図2(C)に示すように各パッド16上に表面被覆開口部17を形成した二層からなる表面被覆18を施す。なお、図に示す例においては表面被覆18は二層構造にされているが、これは一層構造であってもよい。さらに、図2(D)に示すように前記開口部17に臨む各パッド16に対して半田メッキ又は半田ペースト、半田ボールにより表面処理19を実施することで、回路基板20(図1に示す第3の基板3に相当する。)を得ることができる。
前記したパッド16に対する表面処理は金属または合金で行なわれ、金属としては特に限定しないが、錫が融点が低いため好ましい。表面処理の合金としては、錫、鉛、銀、亜鉛、ビスマス、アンチモン、銅から選ばれた少なくとも2種類以上の金属で構成される半田が用いられる。
図3Aおよび図3Bは、図1に示す上側の外層基板を構成する第1の基板1の積層プロセスを示している。この第1の基板を形成するには、図3A(A)に示すように例えばポリイミド樹脂、エポキシ樹脂などの樹脂を硬化させた絶縁基材21の少なくとも片面に銅箔22が積層された積層板23を準備する。
そして、図3A(B)に示すように前記絶縁基材21の片面にある銅箔22をエッチングにより導体回路(配線パターン)24,25を形成し、図3A(C)に示すように導体回路に表面被覆26を施す。この表面被覆26を施す手段としては、絶縁樹脂に接着剤を塗布したオーバーレイフィルムを貼付する手段、またインクを直接絶縁基材21に印刷する方法などがある。
次いで、図3A(D)に示すように絶縁基材21側の面から、導体回路24が露出するまで、ビアホール(Blind Via)27を形成する。この際、レーザー法を用いるとホールを容易に形成することができ、かつ小径のホールも正確に形成することができる。さらに、過マンガン酸カリウム水溶液によるウェットデスミアまたはプラズマによるドライデスミアなどの方法により、ビアホール27内に残存している樹脂を除去することで、後述する導体ポストの接続の信頼性を向上させることができる。
続いて、図3A(E)に示すようにペーストまたは電解メッキ法などを用いて、バンプとして機能する導体ポスト28を絶縁基材21の面から突出するように形成する。この導体ポスト28は、ビアホール27内において、一端が前記導体回路24に接続され、他端が絶縁基材21の他方の面より突出した突出状端子を構成する。そして、図3B(F)に示すように金属または合金にて、導体ポスト28を被覆することで導体2層ポスト29を形成することができる。
前記導体ポスト28を被覆する金属としては好ましくは、金、銀、ニッケル、錫、鉛、銀、亜鉛、ビスマス、アンチモン、銅の少なくとも1種類からなり、単層または2層以上であってもよい。また、前記合金としては好ましくは錫、鉛、銀、亜鉛、ビスマス、アンチモン、銅から選ばれた少なくとも2種類以上の金属で構成される半田が用いられる。
次に、図3B(G)に示すように絶縁基材21の導体2層ポスト29が突出した面にフラックス機能付き接着剤層30を形成することで、回路基板31(図1に示す第1の基板1に相当する。)を得ることができる。前記フラックス機能付き接着剤層30は、印刷法により絶縁基材21に塗布する方法があるが、シート状になされた接着剤を絶縁基材21にラミネートする方法が簡便である。
前記した導体2層ポスト29の形成順序としては、片面積層板23に先にビアホール27を形成し、導体2層ポスト29を形成後に、導体回路24,25を形成し、続いて導体回路に表面被覆26を施してもよい。
図4Aおよび図4Bは、図1に示す内層を構成する第2の基板2の積層プロセスを示している。この第2の基板を形成するには、図4A(A)に示すように例えばポリイミド樹脂、エポキシ樹脂などの樹脂を硬化させた絶縁基材41の少なくとも片面に銅箔42が積層された積層板43を準備する。
そして、図4A(B)に示すように前記絶縁基材41の片面にある銅箔42をエッチングにより導体回路(配線パターン)44およびパッド45を形成し、その後、図4A(C)に示すようにパッド45上に表面被覆開口部46を形成した二層からなる表面被覆層47を施す。以上の積層プロセスはすでに説明した図2(A)〜(C)とほぼ同様である。
続いて、図4A(D)に示すように絶縁基材41側の面から、パッド46もしくは導体回路44の一部が露出するまで、ビアホール(Blind Via)48を形成する。この際、図3Aに基づいて説明した場合と同様にレーザー法を用いるとホールを容易に形成することができる。
次いで、図4A(E)に示すようにバンプとして機能する導体ポスト49を絶縁基材41の面から突出するように形成する。この導体ポスト49は、ビアホール48内において、一端が前記導体回路44またはパッド45に接続され、他端が絶縁基材41の他方の面より突出した突出状端子を構成する。前記導体ポスト49の形成材料としては、すでに図3A(E)に基づいて説明したものと同様のものが使用される。
そして、図4B(F)に示すように金属または合金にて、導体ポスト49を被覆することで導体2層ポスト50を形成することができる。この時、前記した開口部46に臨む各パッド46に対して導体ポストの被覆材料を用いて、同時に表面処理51が実行される。なお、導体ポスト49の被覆および前記表面処理51に用いられる材料については、すでに説明した図3B(F)における導体ポストの被覆において使用される金属もしくは合金を好適に利用することができる。
最後に、図4B(G)に示すように絶縁基材41の導体2層ポスト50が突出した面にフラックス機能付き接着剤層52を形成することで、内層の回路基板53(図1に示す第2の基板2に相当する。)を得ることができる。前記フラックス機能付き接着剤層52においても、すでに説明したとおり、印刷法により絶縁基材41に塗布する方法があるが、シート状になされた接着剤を絶縁基材41にラミネートする方法を簡便に用いることができる。
以上のようにして製造された内層を構成する第2の回路基板53は、図5に示すようにこれを中央にして、その上下に前記した第1の回路基板31および第3の回路基板20をレイアップする。その際の位置合わせは、各基板の導体回路に予め形成されている位置決めマークを画像認識装置により読み取って位置合わせする方法、また位置合わせ用のピンで位置合わせする方法を用いることができる。
その後、半田接合が可能な温度に加熱して、第1の回路基板31および第2の回路基板53におけるフラックス機能付き接着剤層30,52を活性化させて加圧することで、第1回路基板31の導体2層ポスト29がフラックス機能付き接着剤層30を排除し、第2回路基板53側のパッド45における半田層51内に進入して、パッド部の半田が導体ポスト28に熔融接合する。また同様に、第2回路基板53側の導体2層ポスト50がフラックス機能付き接着剤層52を排除し、第3回路基板20側のパッド16における半田層19内に進入して、パッド部の半田が導体ポスト49に熔融接合する。
これにより、図6に示すように第2回路基板53における各パッドに対して、第1回路基板31側の導体ポストが金属結合され、また第3回路基板20における各パッドに対して、第2回路基板53側の導体ポストが金属結合された接合構造体を得ることができる。なお、図6に示す断面構成は、図1におけるA−A線より矢印方向に視た断面図に相当する。
そして、前記した第2回路基板53が内装された部分以外の箇所においては、前記した第1の回路基板31に形成された接着剤層30が作用して、第1の回路基板31と第3回路基板20は圧着接合され、図1に示した形態の多層回路基板5を得ることができる。
なお、以上説明した実施の形態においては、外層を構成する各回路基板間に小さな面積を有する内層の回路基板を積層した三層構造の多層回路基板を例にしているが、これは四層以上の多層回路基板にも同様に適用することができる。この場合、複数枚の内層を構成する回路基板において、必要に応じて一層おきに小さな面積を有する回路基板を用いるような構成を採用することができ、また同一の層間に、小さな面積を有する複数枚の内層回路基板を介在させた構成も採用することができる。
1,31 第1回路基板(外層回路基板)
2,53 第2回路基板(内層回路基板)
3,20 第3回路基板(外層回路基板)
5 多層回路基板
11,21,41 絶縁基材
12,22,42 銅箔
14,24,44 導体回路
16,45 パッド
19,51 表面被覆
27,48 ビアホール
28,49 導体ポスト(バンプ)
29,50 導体2層ポスト
30,52 フラックス機能付き接着剤層
2,53 第2回路基板(内層回路基板)
3,20 第3回路基板(外層回路基板)
5 多層回路基板
11,21,41 絶縁基材
12,22,42 銅箔
14,24,44 導体回路
16,45 パッド
19,51 表面被覆
27,48 ビアホール
28,49 導体ポスト(バンプ)
29,50 導体2層ポスト
30,52 フラックス機能付き接着剤層
Claims (4)
- それぞれに導体回路を形成した少なくとも三枚の基板が積層され、前記各基板に形成された導体回路が層間接続された多層回路基板であって、
前記少なくとも三枚の基板のうちの外層を構成する各基板の面積に対して、内層を構成する基板の面積が小さく形成されていることを特徴とする多層回路基板。 - 前記各基板に形成された導体回路が、前記基板を貫通するビアホール内に形成された導体ポストを介して層間接続されていることを特徴とする請求項1に記載された多層回路基板。
- 前記導体ポストの一端が前記基板の一面に形成された導体回路に電気的に接続されると共に、前記導体ポストの他端が前記基板の他方の面よりも突出して形成され、
前記導体ポストが形成された基板に隣接して重合される他の基板には、当該基板に形成された導体回路に接続されたパッドが形成され、
前記導体ポストと前記パッドとが金属結合されることで層間接続されていることを特徴とする請求項2に記載された多層回路基板。 - 前記導体ポストもしくは前記パッドの少なくともいずれか一方の表面に予め形成された半田または金属を熱圧着により溶融させることで、両者を金属結合させたことを特徴とする請求項3に記載された多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318357A JP2008135438A (ja) | 2006-11-27 | 2006-11-27 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318357A JP2008135438A (ja) | 2006-11-27 | 2006-11-27 | 多層回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008135438A true JP2008135438A (ja) | 2008-06-12 |
Family
ID=39560107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318357A Pending JP2008135438A (ja) | 2006-11-27 | 2006-11-27 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008135438A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170034934A (ko) * | 2014-11-12 | 2017-03-29 | 인텔 코포레이션 | 웨어러블 전자 디바이스들 및 그 구성요소 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006102753A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Bakelite Co Ltd | 熱硬化性フラックス、フラックスシートおよび多層配線板 |
JP2006253669A (ja) * | 2005-02-09 | 2006-09-21 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2006
- 2006-11-27 JP JP2006318357A patent/JP2008135438A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006102753A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Bakelite Co Ltd | 熱硬化性フラックス、フラックスシートおよび多層配線板 |
JP2006253669A (ja) * | 2005-02-09 | 2006-09-21 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170034934A (ko) * | 2014-11-12 | 2017-03-29 | 인텔 코포레이션 | 웨어러블 전자 디바이스들 및 그 구성요소 |
KR101884144B1 (ko) | 2014-11-12 | 2018-07-31 | 인텔 코포레이션 | 웨어러블 전자 디바이스들 및 그 구성요소 |
US10394280B2 (en) | 2014-11-12 | 2019-08-27 | Intel Corporation | Wearable electronic devices and components thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3906225B2 (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
WO2007091582A1 (ja) | 多層配線板の製造法 | |
JP4201436B2 (ja) | 多層配線基板の製造方法 | |
JP2002026171A (ja) | 多層配線板の製造方法および多層配線板 | |
JPWO2009118925A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2011060875A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP2008192878A (ja) | 多層配線基板及びその製造方法 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP2010258019A (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
KR101003640B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
JP2007208229A (ja) | 多層配線基板の製造方法 | |
JP2008135438A (ja) | 多層回路基板 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP5245756B2 (ja) | 回路基板、多層回路基板および多層回路基板の製造方法 | |
JP5621311B2 (ja) | 回路基板の製造方法 | |
TW200948239A (en) | A printed circuit board having an embedded component and a method thereof | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP2006049536A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090811 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110425 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120518 |