JPS5951137B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5951137B2
JPS5951137B2 JP51111501A JP11150176A JPS5951137B2 JP S5951137 B2 JPS5951137 B2 JP S5951137B2 JP 51111501 A JP51111501 A JP 51111501A JP 11150176 A JP11150176 A JP 11150176A JP S5951137 B2 JPS5951137 B2 JP S5951137B2
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
blade
cutting
diamond blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51111501A
Other languages
English (en)
Other versions
JPS5336463A (en
Inventor
利之 藤井
潔彦 三原
滋 北陽
祥夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51111501A priority Critical patent/JPS5951137B2/ja
Priority to DE2730130A priority patent/DE2730130C2/de
Priority to SE7707855A priority patent/SE7707855L/xx
Priority to US05/813,347 priority patent/US4217689A/en
Publication of JPS5336463A publication Critical patent/JPS5336463A/ja
Publication of JPS5951137B2 publication Critical patent/JPS5951137B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 この発明は半導体基板と熱膨張係数が異なる絶縁被膜に
よりメサ溝をパシベーシヨンしたメサ形半導体装置をダ
イシングする新規な方法に関する。
以下低融点ガラスでメサ溝をパシベーシヨンした逆阻止
形サイリスタを中心に説明する。
一般に電流容量が数+A以下の中小電力用半導体装置は
、拡散工程及びメタライズ工程が完了したのち一枚の半
導体ウエハから複数個の半導体ペンレツトに切断分離(
ダイシング)される。
これらの半導体装置のうち比較的高耐圧が要求される素
子にはメサ形構造が広<採用されている。最近このメサ
形素子においてPN接合のパシベーシヨンには、従来の
ワニス等の樹脂にかわつて、低融点ンガラス,SiO。
膜,Si,N,膜等の無機物で被覆保護されるいわゆる
パシベーテイツドメサ形が多く製造されるようになつて
きた。これにより素子の特性及び信頼度が向上するだけ
でなく、半導体を組立工程の直前までウエハ状態のまま
で作業を進め.ることができ、さらにはパツケージを従
来のキヤンタイプから樹脂モールドタイプとすることが
できるので、従来のメサ形構造に比べ、経済性及び量産
性に優れたものとすることができた。しかし一方では、
上記ガラス等の無機物で被覆.保護されたメサ溝部分か
らダイシングする工程における歩留りが非常に悪く、こ
れは量産を行なう上での大きな問題点となつていた。
このダイシングは当業者間では周知のダイヤモンドカツ
タ一、ワイヤソー、スラリソー及びレーザスクライバ・
(Nd’ YAGレーザを使用することが多い)等を用
いて行なうことができる。しかし、ガラス被膜の性質、
厚み、及びメサ溝構造さらにはダイシングの方法乃び諸
条件によつては、ダイシング時にガラス被膜に非常に細
かいひび割れ(クラツク)が生じてガラス被膜としての
機能が失なわれたり、シリコン(以下、例として半導体
のうちシリコンについて述べる)が欠けたり (チツピ
ング)、ガラスとシリコンとの界面よりガラスが剥離し
たりして、歩留りは50〜70%と低かつた。これはシ
リコンのみからなる半導体基板をダイシングする場合の
歩留りが90〜100%であるのと比較して非常に悪い
。この原因はガラス被膜とシリコンとの界面に存在する
残留ひずみや、両者の熱膨張係数、硬度及び脆性等の材
質の相違によるものと考えられる。第1図は、従来のダ
イヤモンドブレードを用いたダイシング方法を説明する
ための半導体基板の断面図である。
第1図において、100は所定の工程が完了した半導体
基板(逆阻止形サイリスタ)、1,2乃び3は半導体基
板100を外部電極に接続するためのオーミツク電極、
4はメサ溝、5はメサ溝4に露出したPN接合をパシベ
ーシヨンするための絶縁被覆である低融点ガラス(例え
ば鉛系、あるいは亜鉛系ガラス)、6は従来のダイヤモ
ンドブレードで切削した場合の切削溝、7はその際に低
融点ガラス5によ<発生するクラツク、7はシリコンの
チツピング、8はダイヤモンドブレードで切削溝6を切
削形成した形でブレイクしてペレツトに分割するブレイ
ク線である。第2図は、上記のダイシング工程で用いら
れる従来のダイヤモンドブレードの断面図である。
第2図において、200はダイヤモンドブレード、10
は切削部(切削刃)、11はフランジである。上記従来
のダイヤモンドブレード200は切削部10の各側面1
0a,10bが実質的に平行であることが特徴であつた
。 (以下、このような形状のブレードをストレートブ
レードと呼ぶ)。上記のストレートブレードでパシベー
シヨンガラス5部分を切削した場合、前述の原因の他に
ブレードのぶれや切屑等が原因となり、ガラスのクラツ
ク、シリコンのチツピング等が多数発生し、半導体装置
の耐圧不良や信頼度の低下をきたし、このようなストレ
ートブレードによる切削方法を実際に量産に適用するの
は非常に困難であつた。本発明者はこのような従来の状
況において、上記のストレートブレードのかわりに、ブ
レードの両側面に適当な角度をもつたブレードで上記の
切削加工を行なうと、一定の条件の下では、前記の不良
の発生防止が可能であることを見い出した。本発明は、
上記従来方法の欠点を除去するためになされたもので、
先細りのテーパの付いたレジ(ボンドのダイヤモンドブ
レードを使用し、メサ溝部分の絶縁被膜及び半導体基板
を、周速度1600m/分〜6400m/分で切削加工
することにより、ガラスパシベーシヨンされた半導体装
置を歩留りよくダイシングできる半導体装置の製造方法
1を提供することを目的としている。
第3図はこの発明の一実施例を示す断面図である。
図において、100,1〜5及び8は上記第3図の従来
の半導体基板断面図と同一のものであり、9は本発明の
一実施例による方法で切削したノ切削溝である。第4図
は上記のダイシンダ工程で用いられた先細りのテーパの
付いたダイヤモンドブレードの断面図である。
第4図において、300はダイヤモンドブレード、11
はフランジ、20は切削部2(切削刃)である。第5図
は上記切削部20のA部拡大図であり、該切削部20は
先端部へ行くに従つて切削に関与する部分が連続的に先
細りになつており、同図に示す切削部20におては、そ
の両側面20a及びJ2Obは角度θをなしている。
そしてその最先端部は、完全に尖つている方が望ましい
が、実際にはブレードの製造上丸みをもつていることが
多く、また切削加工中この最先端部に摩耗が生じやすい
。上記最先端部の第6図に示す幅Xは、発明者らの実験
では切削加工前は20〜40μmであつたものが、切削
加工を行なうとこの先端部の摩耗が進み、そのため切削
溝は、その底の幅が広くなるとともに丸みを帯びてしま
い、そのため次のシリコンウエハのブレイキング作業に
おいて、ブレイク線が直線とならず蛇行してパレツトを
所定の形状とすることができず、組立作業において支障
を来たしたり、被覆ガラスにクラツクが生じたり、ペレ
ツトの一部がかけたりしやすくなつた。
また、ブレードの先端部の寿命としては、被加工物の種
類にもよるが、発明者らの実験では第6図の幅xが50
〜60μmとなると消耗の限界であるという一例が得ら
れた。しかし、上記幅xが50〜60μmとノなつても
切削加工そのものには何ら支障はなく、ガラスのクラツ
タ及びシリコンのチツピング等の不良発生はなかつた。
上記のようなテーパ付ブレードで、ガラスパシベーシヨ
ンされた半導体基板を、そのガラスパシベーシヨン部分
より切削する場合、次のような理由によりガラスのクラ
ツク及び半導体(シリコン)のチツピングが防げると考
えられる。
テーパ付ブレードとストレートブレードとを比較した場
合、それぞれのブレードのぶれが同程度でも、ブレード
の両側面20a,20bと垂直方向の力は、テーパ付ブ
レードの方がストレートブレードよりも弱く、しかも該
両側面20a,20bはプルレートの切込み方向に対し
て傾いている。
また切込み溝9の形状から明らかなようにメサ溝4上の
パシベーシヨンガラス5はブレードの切込み方向の力に
対してもその垂直方向の力に対しても強い。さらに切削
過程を考えるとテーパ付ブレードの最先端部は、ストレ
ートブレードと比べ、最初に被切削物に接触して切削す
る部分が小さい。従つてこの時の被切削物(半導体素子
のメサ溝部)に与える破壊エネルギは小さく、この第1
過程ではガラスのクラツクが生じることなく比較的細い
切削溝9が形成されるにすぎない。次に第2過程で、ブ
レードの先端部で切削溝9を深く加工すと同時にそのテ
ーパの付いた両側面20a,20bで切削溝9の両側を
削り取つて切削溝9を徐々に広げる。この第2過程にお
いて、破壊エネルギが大きく、従つて加工に最も悪い影
響を与えると考えられる両側面20a,20bによる切
削は、第1過程において切り開かれた細い切削溝9を通
して、切削加工以前に貯えられていたパシベーシヨンガ
ラス5とシリコン基体100との間の残留歪の一部が開
放されるためにガラスクラツクの発生を防止できる。
実際に、従来のストレートブレードとこの発明に用いら
れるテーパ付ブレードとの不良発生率を調べてみると、
ストレートブレードでは35〜50%であるのに対し、
テーパ付ブレードではO〜8%であり、両者の差は歴然
としていた。
上記の実験に用いたダイヤモンドブレードは、その形状
が第6図に示すようにテーパのついた両側面20a及び
20bがそれぞれ平面をなしているが、実際には第7図
に示すようにその両側面20a及び゛20bがブレード
の外側に凸になつた曲面で゛もよ<、また逆に第8図の
ように内側に凹となつていてもさしつかえない。
要するに、ダイヤモンドブレードの切削部が先端へ行く
に従つて連続的に先細りになつている形状であれば本発
明の効果が得られる。また切削部の先端部は丸みを帯び
ていても、角状にとがつた形状になつていても、上述の
ようにこの部分が摩耗してその幅Xが大きくなり過ぎな
い限り、本発明の使用目的には充分その効果を期待でき
る。以上述べたブルードの先端部の形状に関して、その
ブレードのテーパ角度θを第5図〜第8図に示すように
両側面20a,20b間のなす角度と定義する。
なお、第7図及び第8図においては、そのテーパ角度θ
は切削加工に関与する刃先部分の平均の角度、即ち両側
面20a,20bを平坦面とみなした場合の両側面のな
す角度と定義する。さて、ブレードの寿命は最先端部の
摩耗程度により決まるが、この摩耗の進行度は、ブレー
ドのテーパ角度θに強く依存することが実験の結果判明
した。
第9図は鉛系の低融点ガラスでパシベーシヨンした逆阻
止形サイリスタ (ペレツトサイズが4mm角の素子)
を、ダイヤモンド砥粒の粒経が30μでレジノイドボン
ド(レジンボンド)のダイヤモンドブレードを使用して
ダイシング(切削加工及びブレイキング)した場合の上
記ダイヤモンドブレードのテーパ角度θと素子(切断分
離された逆阻.止形サイリスタ)の不良率との関係を示
すものである。
第9図において、曲線A,B,Cは、上記ダイヤモンド
ブレード300の走行完了距離、即ち切削加工走行距離
が、それぞれ5m、80m、250mの場合の上記関係
を示す。第9図から判るように、ブレードのテーパの角
度θが20゜から80゜の間にあれば不良率を小さくお
さえることができる。
またテーパ角度θが30゜から60゜の間にあればさら
に望ましい結果が得られる。 ,さらに、上記ダイヤモ
ンドブレードを構成するダイヤモンド砥粒の粒径と、ガ
ラスパシベーシヨン素子の切削加工との関係は次のごと
くであつた。
(l)ダイヤモンド砥粒の粒経が8μ以下の場合:切削
面がきれいでブレードの耐摩耗性にすぐれるが、ブレー
ドの目づまりや目つぶれが生じ易く、たびたびドレツシ
ング(ブレードを砥石等で研磨し新しい切刃を露出させ
ること)する必要があつた。
ドレツシングしないとガラスクラツクやチツピングが非
常に発生し易くなつてダイヤモンド歩留が悪<なる。(
2)ダイヤモンド砥粒の粒径が35μ以上の場合:ブレ
ードの切れ味は良くなるが、切断面が荒くチツピングが
発生し易<なりブレードの寿命が短くなつて、′経済的
に不利となる。
以上のように、切削実験の結果、ダイヤモンドブレード
のダイヤモンド砥粒の粒径は8μから35μの間にある
ことが望ましいことが判明した。
また、第9図において説明したのと同一の素子をダイヤ
モンドブレードの周速度及び切削速度(ブレードの送り
速度)をパラメータにとつてそれぞれのダイシング工程
の不良率を調べた一例を第10図及び第11図に示す。
第10図及び第11図において、使用したダイヤモンド
ブレードのダイヤモンド砥粒の粒径は10μから20μ
の範囲であり、ブレードのテーパ角は45゜である。こ
れらの結果より明らかなように、ダイシング工程の不良
率を小さくするためには、ダイヤモンドブレードの周速
度を1600m/分から6400m/分の範囲に、また
切削速度を27mm/秒以下にするとよい。さらに高い
歩留りを得、かつ切削時間を短縮して作業能率を上げる
ためには、周速度を2500m/分から5500m/分
の範囲に、また切削速度を10mm/秒から15mm/
秒の範囲にするのが望ましい。以上の切削加工では、テ
ーパ付ブレードにより、パシベーシヨンガラスとシリコ
ンとの界面より深く、かつ半導体基板(シリコン)を深
さ方向にl/2〜2/3程度切削し、残りの半導体基板
及び反対側(第3図R面)のパシベーシヨンガラスは次
のブレイキンダ工程にて完全にペレツトに分割される。
このブレイキング工程においては前述のように、テーパ
付ブレードの最先端部が摩耗していなければほとんど1
00%に近い歩留りが得られる。し力化、テーパ付ブレ
ードを用いて完全切断すると、被切削加工部が大きくな
りすぎて(第3図1が広くなり)半導体装置(素子)の
特性上思わしくない影響が与えられるだけでなく、切削
加工される反対面(第3図R面)において、ガラスクラ
ツクやチツピングが生じ易くなる。従つて本発明の効果
を上げるためには、切削加工は半導体基板100の途中
まで行なうことが望ましい〜 上記実施例では、逆阻止形サイリスタについて述べたが
、その他のサイリスタ,トランジスタ及びダイオード等
の半導体基板と熱膨張係数が異なる絶縁被膜によりパシ
ベーシヨンされたメサ形半導体装置にも適用できること
はいうまでもない。
以上のように、本発明に係る半導体装置の製造方法によ
れば、先細りのテーパの付いたレジンボンドのダイヤモ
ンドブレードを使用し、メサ溝部分の絶縁被膜及び半導
体基板を、周速度1600m/分〜6400m/分で切
削加工したので、絶縁被膜にクラツクが生じるのを防止
でき、ダイシング歩留りを大きく向上できる効果がある
【図面の簡単な説明】
第1図は従来のストレートブレードによる半導体装置の
製造方法を説明するための半導体基板の断面図、第2図
は従来のストレートブレードの断面図、第3図は本発明
の一実施例方法により半導体基板を切削加工した時の様
子を示す断面図、第4図は本発明の実施に用いるテーパ
付レジンボンドブレードの断面図、第5図〜第8図はそ
の切削部の拡大断面図、第9図はテーパ付ブレードのテ
ーパ角度と不良率との関係を示す特性図、第10図及び
第11図はそれぞれブレードの周速度及び゛切削速度(
送り速度)と不良率との関係を示す特性図である。 図中、100は半導体基板、5は絶縁被膜、4はメサ溝
、300はダイヤモンドブレード、θは先端部の角度で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板と熱膨張係数が異なる絶縁被膜によりパ
    ジベーシヨンされたメサ溝を有する半導体基板を、該メ
    サ溝部分に切削加工を施すことにより複数個の半導体素
    子に分割する半導体装置の製造方法におおて、先端に行
    くに従つて連続的に先細りになつたレジンボンドのダイ
    ヤモンドブレードを使用し、該ダイヤモンドブレードの
    周速度が1600m/分から6400m/分の範囲で切
    削加工することを特徴とする半導体装置の製造方法。 2 上記絶縁被膜が低融点ガラスであることを特徴とす
    る特許請求の範囲第1項記載の半導体装置の製造方法。 3 上記ダイヤモンドブレードは、先端部の角度が20
    ゜から80゜の範囲にあることを特徴とする特許請求の
    範囲第1項記載の半導体装置の製造方法。 4 上記ダイヤモンドブレードは、これを構成するダイ
    ヤモンド砥粒の粒径が8μから35μの範囲にあること
    を特徴とする特許請求の範囲第1項記載の半導体装置の
    製造方法。 5 上記ダイヤモンドブレードによる切削加工を半導体
    基板の厚さ方向の一部を残して行なうことを特徴とする
    特許請求の範囲第1項記載の半導体装置の製造方法。 6 上記低融点ガラスが鉛系ガラスであることを特徴と
    する特許請求の範囲第2項記載の半導体装置の製造方法
    。 7 半導体基板と熱膨張係数が異なる絶縁被膜によりパ
    ジベーシヨンされたメサ溝を有する半導体基板を、該メ
    サ溝部分に切削加工を施すことにより複数個の半導体素
    子に分割する半導体装置の製造方法において、先端に行
    くに従つて連続的に先細りになつたレジンボンドのダイ
    ヤモンドブレードを使用し、該ダイヤモンドブレードの
    周速度が1600m/分から6400/m分の範囲で、
    かつ該ダイヤモンドブレードの送り速度が24mm/秒
    以下で切削することを特徴とする半導体装置の製造方法
    。 8 上記絶縁被膜が低融点ガラスであることを特徴とす
    る特許請求の範囲第7項記載の半導体装置の製造方法。 9 上記ダイヤモンドブレードは、先端部の角度が20
    ゜から80゜の範囲にあることを特徴とする特許請求の
    範囲第7項記載の半導体装置の製造方法。 10 上記ダイヤモンドブレードは、これを構成するダ
    イヤモンド砥粒の粒径が8μから35μの範囲にあるこ
    とを特徴とする特許請求の範囲第7項記載の半導体装置
    の製造方法。 11 上記ダイヤモンドブレードによる切削加工を、半
    導体基板の厚さ方向の一部を残して行なうことを特徴と
    する特許請求の範囲第7項記載の半導体装置の製造方法
    。 12 上記低融点ガラスが鉛系ガラスであることを特徴
    とする特許請求の範囲第8項記載の半導体装置の製造方
    法。
JP51111501A 1976-09-14 1976-09-16 半導体装置の製造方法 Expired JPS5951137B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP51111501A JPS5951137B2 (ja) 1976-09-16 1976-09-16 半導体装置の製造方法
DE2730130A DE2730130C2 (de) 1976-09-14 1977-07-04 Verfahren zum Herstellen von Halbleiterbauelementen
SE7707855A SE7707855L (sv) 1976-09-16 1977-07-05 Sett att framstella halvledare
US05/813,347 US4217689A (en) 1976-09-14 1977-07-06 Process for preparing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51111501A JPS5951137B2 (ja) 1976-09-16 1976-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5336463A JPS5336463A (en) 1978-04-04
JPS5951137B2 true JPS5951137B2 (ja) 1984-12-12

Family

ID=14562887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51111501A Expired JPS5951137B2 (ja) 1976-09-14 1976-09-16 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPS5951137B2 (ja)
SE (1) SE7707855L (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160704A1 (ja) 2011-05-26 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013168314A1 (ja) 2012-05-08 2013-11-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4896283A (ja) * 1972-03-24 1973-12-08
JPS498164A (ja) * 1972-05-10 1974-01-24
JPS5011763A (ja) * 1973-06-04 1975-02-06
JPS5046271A (ja) * 1973-08-29 1975-04-24

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4896283A (ja) * 1972-03-24 1973-12-08
JPS498164A (ja) * 1972-05-10 1974-01-24
JPS5011763A (ja) * 1973-06-04 1975-02-06
JPS5046271A (ja) * 1973-08-29 1975-04-24

Also Published As

Publication number Publication date
JPS5336463A (en) 1978-04-04
SE7707855L (sv) 1978-03-17

Similar Documents

Publication Publication Date Title
US4217689A (en) Process for preparing semiconductor devices
TWI239885B (en) Method for dicing semiconductor wafers
US7741701B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment
TWI257711B (en) Method for dicing semiconductor wafer into chips
JP3406598B2 (ja) 半導体構成素子の製造法
US6770544B2 (en) Substrate cutting method
CN101026126B (zh) 半导体芯片制造方法
JP2007194469A (ja) 半導体装置の製造方法
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
JPH07131069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
US3838501A (en) Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
TWI537097B (zh) 組合式修整器及其製法與化學機械平坦化應用
US20150183131A1 (en) Semiconductor wafer dicing blade
JPS5951137B2 (ja) 半導体装置の製造方法
US6326676B1 (en) Semiconductor device
JP4491036B2 (ja) 半導体装置の製造方法
JPS5951138B2 (ja) 半導体装置の製造方法
Fujita et al. Ultrafine ductile-mode dicing technology for SiC substrate with metal film using PCD blade
JP3147455B2 (ja) 半導体ウェーハの切断方法
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
JPH0632905B2 (ja) ▲iii▼―v族化合物半導体ウエハ薄層化処理方法
JP3050632B2 (ja) 半導体装置の製造方法
Levinson Principles of dicing
JP2017147357A (ja) 基板、基板の切断方法
CN116364539A (zh) 一种晶圆减薄加工方法