FR2487576A1 - Procede de fabrication de diodes mesa glassivees - Google Patents
Procede de fabrication de diodes mesa glassivees Download PDFInfo
- Publication number
- FR2487576A1 FR2487576A1 FR8016328A FR8016328A FR2487576A1 FR 2487576 A1 FR2487576 A1 FR 2487576A1 FR 8016328 A FR8016328 A FR 8016328A FR 8016328 A FR8016328 A FR 8016328A FR 2487576 A1 FR2487576 A1 FR 2487576A1
- Authority
- FR
- France
- Prior art keywords
- layer
- glass
- type
- sipox
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 239000011521 glass Substances 0.000 title claims abstract description 23
- 229910052759 nickel Inorganic materials 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000000151 deposition Methods 0.000 title abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 7
- 239000002245 particle Substances 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 230000005587 bubbling Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 7
- 230000000873 masking effect Effects 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 abstract description 2
- 238000005245 sintering Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 44
- 235000012431 wafers Nutrition 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UN PROCEDE DE FABRICATION DE DIODES MESA GLASSIVEES. CES DIODES SONT FABRIQUEES A PARTIR DE TRANCHES DE SILICIUM DANS LESQUELLES ON FORME PAR SCIAGE UN QUADRILLAGE DE SILLONS. DU SILICIUM POLYCRISTALLIN 4 EST ENSUITE DEPOSE SUR LES DEUX FACES DE LA PLAQUETTE. PUIS LES SILLONS SONT REMPLIS AU GRATTE DE VERRE 5 QUI EST FRITTE. ENFIN, DU NICKEL EST DEPOSE SUR LES DEUX FACES DE LA PLAQUETTE A L'EXCLUSION DES PORTIONS RECOUVERTES DE VERRE PAR TREMPAGE DANS UN BAIN CHIMIQUE DE NICKELAGE. APPLICATION A LA FABRICATION ECONOMIQUE DE DIODES A BONNE TENUE EN TENSION ET EN TEMPERATURE.
Description
PROCEDE DE FABRICATION DE DIODES MESA GLASSIVEES
La présente invention concerne un procédé de fabrication de diodes mesa glassivées.
La présente invention concerne un procédé de fabrication de diodes mesa glassivées.
On rappelle que l'on appelle diode mesa une diode dont la jonction redresseuse débouche à la périphérie du composant, en opposition avec une diode de type planar dans laquelle la jonction débouche en surface.
De façon classique, les diodes de type mesa sont formées à partir d'une tranche semiconductrice dans laquelle on découpe des diodes élémentaires. A la périphérie de chaque diode élémentaire, il est nécessaire, pour assurer une bonne tenue en température et en tension du dispositif, de prévoir le dépôt d'un produit de passivation. Ce produit est couramment un verre obtenu à partir d'un dépôt de particules de verre qui sont ensuite frittées. Néanmoins, il est maintenant connu que pour améliorer encore la tenue en tension d'une diode quand la température augmente, il est préférable de prévoir entre le verre et le semiconducteur une couche d'un diélectrique approprié, par exemple du silicium polycristallin dopé à l'oxygene, couramment appelé sipox.
Un objet de la présente invention est de prévoir un procédé particulierement simple et économique pour fabriquer des diodes mesa passivées par glassivation, une couche de sipox étant intercalée entre le verre et le silicium. Pour rendre simple et économique ce procédé, il est prévu selon la présente invention d'éviter toute étape de masquage localisé pour fabriquer les diodes à partir d'une tranche de silicium, les différentes couches de passivation et les différentes métallisation étant autoalignées.
Pour atteindre ces objets ainsi que d'autres, le procédé de fabrication de diodes mesa glassivées selon la présente invention comprend les étapes consistant à former une tranche semiconductrice comprenant une première couche épaisse d'un premier type de conductivité à fort niveau de dopage revêtued'une deuxième couche du même type de conductivité à faible niveau de dopage, elle-meme revêtue d'une troisième couche du deuxième type de conductivité ; former des sillons dans la tranche selon le motif des diodes élémentaires que l'on souhaite fabriquer, ces sillons partant de la troisième couche et atteignant la première couche ; déposer du sipox sur les faces de la tranche, y compris dans les sillons ; déposer des particules de verre dans les sillons et procéder au frittage de ce verre ; placer la plaquette dans un bain de nickelage pour former une prémétallisation qui s'autolocalise sur la couche de sipox aux emplacements oh celle-ci n'est pas recouverte de verre ; métalliser les faces de la tranche et la découper en diodes élémentaires.
La présente invention se base notamment sur la découverte par la demanderesse du fait qu'une couche de nickel se dépose en y adhérant convenablement sur une couche de sipox, sans se déposer sur les parties recouvertes de verre. Ce nickelage s'effectue particulièrement bien sur les couches de sipox dans le cas où le bain de nickel est une solution ammoniacale et dans lequel un barbotage d'ammoniac est prévu. Pour améliorer encore l'adhérence du nickel sur le sipox, on prévoiera de préférence un recuit a une température située dans une gamme de 600 à 6500C. Cette opération permet en même temps au nickel de diffuser dans le silicium polycristallin dopé à l'oxygène et de le rendre conducteur.
Ces objets, caractéristiques et avantages de la présente invention ainsi que d'autres seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures 1 à 3 ci-jointes.
La figure 1 représente une tranche de silicium à partir de laquelle on peut mettre en oeuvre le procédé selon la présente invention. Cette tranche de silicium comprend une première couche 1 de type N+ à fort niveau de dopage et relativement épaisse, une deuxième couche 2 de type N- à plus faible niveau de dopage et une troisième couche 3 de type P. A titre d'exemple, la couche N+ pourra avoir une épaisseur de l'ordre de 18Q microns, la couche
N- une épaisseur de l'ordre de 60 microns et la couche P une épaisseur de l'ordre de 40 microns, ce qui correspond à une épaisseur de tranche totale d'environ 280 microns.
N- une épaisseur de l'ordre de 60 microns et la couche P une épaisseur de l'ordre de 40 microns, ce qui correspond à une épaisseur de tranche totale d'environ 280 microns.
Ces différentes épaisseurs sont choisies d'une part en fonction de la résistance mécanique que l'on veut donner à la tranche au cours des diverses étapes de fabrication, d'autre part en fonction des caractéristiques électriques souhaitées pour la diode.
Parmi les procédés possibles pour obtenir une tranche semiconductrice du type de celle représentée en figure 1, on peut partir d'une plaquette de silicium de type N sur laquelle on forme par épitaxie une couche de type N d'une épaisseur de l'ordre de 100 microns, une diffusion de typeP étant ensuite formée à la partie su périeure de cette couche de type N. On peut également partir d'un substrat faiblement dopé de type N- dans lequel on réalise sur une face une diffusion profonde de type N+, et sur l'autre face une diffusion P.
Des étapes suivantes du procédé seront décrites en relation avec la figure 2.
Tout d'abord, on creuse à partir de la face supérieure, c'est-à-dire la face portant la couche 3, un quadrillage de sillons traversant les couches 3 et 2 et atteignant la couche 1. Ce quadrillage de sillons correspond à la délimitation des diodes élémentaires que l'on veut fabriquer. A titre d'exemple, les diodes élémentaires peuvent avoir une forme carré avec des côtés de l'ordre du millimètre, la largeur du sillon étant comprise entre 0,2 et 0,3 mn. L'un des procédés considéré actuellement comme préféré par la demanderesse pour former ces sillons consiste à les former mecaniquement par sciage après avoir revêtu les deux faces de la plaquette d'une couche protectrice telle qu'une résine ou du nitrure de silicium
Après le sciage un ravivage des bords du sillon est effectué par attaque chimique au moyen d'un produit n'attaquant pas la couche de-protection.Après cela la couche de protection est enlevée.
Après le sciage un ravivage des bords du sillon est effectué par attaque chimique au moyen d'un produit n'attaquant pas la couche de-protection.Après cela la couche de protection est enlevée.
Dans une étape ultérieure, une couche de sipox 4 est déposée sur les deux faces de la plaquette, étant entendu que du sipox se dépose également sur les parois du sillon. Cette couche de sipox peut par exemple avoir une épaisseur de l'ordre de 0,25 micron. Ce dépôt est de préférence effectué par voie chimique en phase vapeur à faible pression (procédé dit LPCVD : Low Presure
Chemical Vapor Deposition).
Chemical Vapor Deposition).
Dans une étape ultérieure, les particules de verre en solution sont déposées par grattage sur la face supérieure de la tranche, de façon à venir remplir sensiblement les sillons. De préférence, cette étape de dépôt par grattage est effectuée deux fois de suite. Après cela, on chauffe la tranche à une température de l'ordre de 800 à 9000C pour obtenir une évaporation du solvant et un frittage du verre. La couche de verre déposée dans le sillon est désignée par la référence 5 en figure 2.
Dans une étape ultérieure, on fait tremper la tranche dans un bain de nickelage et, de façon surprenante, il en résulte un dépôt d'une couche de nickel 6 adhérant sur la couche de sipox 4, résultat qui n'avait pas été observé préalablement à la connaissance de la demanderesse, tandis qu'il ne se produit pas de dépôt de nickel sur les surfaces de la couche vitrifiée 5. De préférence, ce dépôt de nickel chimique au bain est effectué en solution ammoniacale tandis que l'on procède dans la solution à un barbottage d'ammoniac.
Pour améliorer encore l'adhérence de la couche de nickel 6 sur la couche de sipox 4, on procède ensuite à un recuit à une température de l'ordre de 600 à 7000C, de préférence de 630 à 6500C, avec une montée et une descente en temserature progressives. Au cours de cette étape, du nickel diffuse à travers la couche de sipox 4 et la rend conductrice. L'expérience montre que l'on obtient ainsi de bons contacts ohmiques entre la couche de nickel et le semiconducteur.
La couche de nickel constitue une couche de prémétallisation sur laquelle on dépose ensuite une couche de métallisation plus épaisse avant de découper les tranches de silicium en pastilles de diodes élémentaires.
On observera qu'avec le procédé selon la présente invention, aucune étape de masquage n'a été nécessaire, si l'on exclut bien entendu l'étape de sciage et que la couche de nickel se trouve autopositionnée par rapport au sillon, et qu'il n'a pas été nécessaire d'effectuer un masquage particulier pour déposer la couche de sipox dans les sillons.
La figure 3 illustre à titre d'exemple des étapes terminales du procédé selon la présente invention.
On réalise tout d'abord sur la face inférieure de la plaquette, c'est-à-dire la face correspondant à la couche 1 un sillonnage 7 correspondant sensiblement au sillonnage sur la face supérieure. Ce sillonnage a pour but de mettre à nu le silicium de la face inférieure à la limite entre les diodes élémentaires. Après cela, on procède à un plombage au trempé, et le plomb se dépose sélectivement sur les couches de nickel et non pas sur la couche de verre 5 ou sur la couche de silicium apparente dans le sillon 7. La couche de plomb est désignée par la référence 8 en figure 3. Enfin, on trace à partir de la face inférieure des sillons profonds 9 en regard des sillons sur la face supérieure et l'on casse les tranches en diodes élémentaires. On notera que la prévision du sciage à partir de la face inférieure 9 après la prédécoupe 7 permet d'une part d'éviter les-difficultés liées au sciage d'une tranche de silicium revêtu de plomb (le sciage tend à arracher le plomb), d'autre part à éviter les difficultés de sciage dans une couche de verre fritté.
Bien entendu la présente invention est susceptible de nombreuses variantes et n'est pas limitée aux modes de réalisation qui ont été explicitement décrits.
Elle en inclut les généralisations comprises dans le domaine des revendications ci-après.
Claims (8)
1. Procédé de fabrication de diodes mesa glassivées caractérisé en ce qu'il comprend les étapes suivantes
- former une tranche semiconductrice comprenant une première couche épaisse d'un premier type de conductivité à fort niveau de dopage, revêtue d'une deuxième couche du même type de conductivité à faible niveau de dopage, elle-même revêtue d'une troisième couche du deuxième type de conductivité
- former des sillons dans la tranche selon le motif des diodes élémentaires que l'on souhaite fabriquer, ces sillons partant de la troisième couche et atteignant la première couche
- déposer du sipox sur les deux faces de la tranche
- déposer des particules de verre dans les sillons et procéder au frittage de ce verre
- placer la plaquette dans un bain de nickelage pour former une prémétallisation qui s ' auto localise sur la couche de sipox aux emplacements où celle-ci n'est pas revêtue de verre
- métalliser les faces de la tranche et la découper en diodes élémentaires.
2. Procédé selon la revendication 1 caractérisé en ce que le nickelage est effectué dans une solution ammoniacale avec barbottage d'ammoniac.
3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'étape de nickelage est suivi d'une étape de recuit à une température de 600 à 6500C.
4. Procédé selon la revendication 1 caractérisé en ce que le premier type de conductivité est le type N et le deuxième type de conductivité est le type P.
5. Procédé selon la revendication 1, caractérisé en ce que la formation de sillons se décompose dans les sous-étapes suivantes :
- déposer sur les deux faces de la tranche une couche d'un matériau résistant à un produit attaquant le silicium et attaquable sélectivement par rapport au silicium.
- enlever par attaque sélective la couche dudit matériau résistant.
- parachever le sillonnage par l'attaque chimique du silicium dans les sillons,
- sillonner mécaniquement la tranche,
6. Procédé selon la revendication 1, carac térisé en ce que l'étape de métallisation se décompose en les étapes consistant à former un sillonnage mettant à nu le silicium de la tranche à partir de la face inférieure en regard des sillons sur la face supérieure ;
- tremper la tranche dans un bain de plombage.
7. Procédé selon la revendication 1, caractérisé en ce que-la couche de silicium polycristallin dopé à l'oxygène est déposée selon une épaisseur de l'ordre de 2.500 A par voie chimique en phase vapeur à faible pression.
8. Procédé selon la revendication 1, carac térisé en ce que la tranche semiconductrice est obtenue par épitaxie sur une couche du premier type de conductivité fortement dopée d'une deuxième couche du même premier type de conductivité à faible niveau de dopage, la troisième couche étant obtenue par diffusion dans la deuxième.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8016328A FR2487576A1 (fr) | 1980-07-24 | 1980-07-24 | Procede de fabrication de diodes mesa glassivees |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8016328A FR2487576A1 (fr) | 1980-07-24 | 1980-07-24 | Procede de fabrication de diodes mesa glassivees |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2487576A1 true FR2487576A1 (fr) | 1982-01-29 |
| FR2487576B1 FR2487576B1 (fr) | 1984-05-04 |
Family
ID=9244486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8016328A Granted FR2487576A1 (fr) | 1980-07-24 | 1980-07-24 | Procede de fabrication de diodes mesa glassivees |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2487576A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0085974A2 (fr) * | 1982-02-08 | 1983-08-17 | Hitachi, Ltd. | Procédé de formation d'une pluralité de zones de brasure sur une plaquette semi-conductrice |
| EP0347518A1 (fr) * | 1988-03-28 | 1989-12-27 | Asea Brown Boveri Ag | Passivateur d'un composant semi-conducteur |
| FR2676307A1 (fr) * | 1991-05-06 | 1992-11-13 | Telefunken Electronic Gmbh | Procede pour fabriquer des composants a semi-conducteurs scelles par vitrification. |
| NL2010635A (en) * | 2012-05-08 | 2013-11-11 | Shindengen Electric Mfg Co | Method of manufacturing semiconductor device and semiconductor device. |
| EP2717299A4 (fr) * | 2011-05-26 | 2015-04-08 | Shindengen Electric Mfg | Composition de verre pour protection de jonction de semi-conducteurs, procédé de production pour dispositif à semi-conducteur et dispositif à semi-conducteur |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735483A (en) * | 1970-03-20 | 1973-05-29 | Gen Electric | Semiconductor passivating process |
| JPS4923245A (fr) * | 1972-06-26 | 1974-03-01 | ||
| FR2335951A1 (fr) * | 1975-12-19 | 1977-07-15 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation |
| DE2724348A1 (de) * | 1976-06-08 | 1977-12-22 | Itt Ind Gmbh Deutsche | Glaspassiviertes halbleiterbauelement und verfahren zur herstellung |
| FR2359508A1 (fr) * | 1976-07-19 | 1978-02-17 | Silec Semi Conducteurs | Nouvelle structure de diodes glassivees et son procede de fabrication |
| FR2382095A1 (fr) * | 1977-02-24 | 1978-09-22 | Rca Corp | Structure de passivation en plusieurs couches et procede de fabrication |
| FR2406307A1 (fr) * | 1977-10-17 | 1979-05-11 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de ce dispositif |
-
1980
- 1980-07-24 FR FR8016328A patent/FR2487576A1/fr active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735483A (en) * | 1970-03-20 | 1973-05-29 | Gen Electric | Semiconductor passivating process |
| JPS4923245A (fr) * | 1972-06-26 | 1974-03-01 | ||
| FR2335951A1 (fr) * | 1975-12-19 | 1977-07-15 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation |
| DE2724348A1 (de) * | 1976-06-08 | 1977-12-22 | Itt Ind Gmbh Deutsche | Glaspassiviertes halbleiterbauelement und verfahren zur herstellung |
| FR2359508A1 (fr) * | 1976-07-19 | 1978-02-17 | Silec Semi Conducteurs | Nouvelle structure de diodes glassivees et son procede de fabrication |
| FR2382095A1 (fr) * | 1977-02-24 | 1978-09-22 | Rca Corp | Structure de passivation en plusieurs couches et procede de fabrication |
| FR2406307A1 (fr) * | 1977-10-17 | 1979-05-11 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de ce dispositif |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0085974A2 (fr) * | 1982-02-08 | 1983-08-17 | Hitachi, Ltd. | Procédé de formation d'une pluralité de zones de brasure sur une plaquette semi-conductrice |
| EP0085974A3 (en) * | 1982-02-08 | 1985-12-27 | Hitachi, Ltd. | Method of forming a number of solder layers on a semiconductor wafer |
| EP0347518A1 (fr) * | 1988-03-28 | 1989-12-27 | Asea Brown Boveri Ag | Passivateur d'un composant semi-conducteur |
| FR2676307A1 (fr) * | 1991-05-06 | 1992-11-13 | Telefunken Electronic Gmbh | Procede pour fabriquer des composants a semi-conducteurs scelles par vitrification. |
| EP2717299A4 (fr) * | 2011-05-26 | 2015-04-08 | Shindengen Electric Mfg | Composition de verre pour protection de jonction de semi-conducteurs, procédé de production pour dispositif à semi-conducteur et dispositif à semi-conducteur |
| NL2010635A (en) * | 2012-05-08 | 2013-11-11 | Shindengen Electric Mfg Co | Method of manufacturing semiconductor device and semiconductor device. |
| FR2990561A1 (fr) * | 2012-05-08 | 2013-11-15 | Shindengen Electric Mfg | Procede de fabrication de dispositif semi-conducteur et dispositif semi-conducteur; |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2487576B1 (fr) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0170544B1 (fr) | Procédé d'autopositionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré | |
| EP1330836B1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| EP0199424B1 (fr) | Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| JPS61255075A (ja) | 漏洩電流の低いｐｉｎフォトダイオード及びその製造方法 | |
| EP0021869B1 (fr) | Procédé pour réaliser une diode Schottky à tenue en tension améliorée | |
| US3427708A (en) | Semiconductor | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| FR2487576A1 (fr) | Procede de fabrication de diodes mesa glassivees | |
| EP0004292A2 (fr) | Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées | |
| US3863334A (en) | Aluminum-zinc metallization | |
| EP0002087A1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| US4219373A (en) | Method of fabricating a semiconductor device | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| WO2002031889A1 (fr) | Diac planar | |
| US3942243A (en) | Ohmic contact for semiconductor devices | |
| EP0126499B1 (fr) | Procédé de réalisation d'un transistor bipolaire haute tension | |
| FR2486718A1 (fr) | Procede d'application d'un revetement anti-reflechissant et d'un reseau d'electrodes sur la surface d'une cellule solaire | |
| EP0004219A1 (fr) | Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit | |
| EP0001375B1 (fr) | Agencement de diodes luminescentes multicolores intégrées dans un corps semi-conducteur et son procédé de fabrication | |
| EP0250476A1 (fr) | Transistor a effet de champ selectif aux ions et procede de fabrication | |
| FR2572584A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur a structure de grille encastree, notamment d'un transistor a induction statique | |
| FR2864344A1 (fr) | Composant semiconducteur comprenant des zones a concentration de platine elevee | |
| FR2497405A1 (fr) | Diode schottky a anneau de garde et son procede de fabrication | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |