EP0250476A1 - Transistor a effet de champ selectif aux ions et procede de fabrication - Google Patents

Transistor a effet de champ selectif aux ions et procede de fabrication

Info

Publication number
EP0250476A1
EP0250476A1 EP19860906869 EP86906869A EP0250476A1 EP 0250476 A1 EP0250476 A1 EP 0250476A1 EP 19860906869 EP19860906869 EP 19860906869 EP 86906869 A EP86906869 A EP 86906869A EP 0250476 A1 EP0250476 A1 EP 0250476A1
Authority
EP
European Patent Office
Prior art keywords
diffusions
type
leg
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19860906869
Other languages
German (de)
English (en)
Inventor
Pierre Lacombe
Bernard Michaux
Jean-Paul Couput
Augustin Martinez
François CHAUVET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe National Elf Aquitaine
Original Assignee
Societe National Elf Aquitaine
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe National Elf Aquitaine filed Critical Societe National Elf Aquitaine
Publication of EP0250476A1 publication Critical patent/EP0250476A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS

Definitions

  • the present invention relates to an ion selective field effect transistor and the method of manufacturing this transistor.
  • Ion selective field effect transistors are known from the article by A. SIBBALD. "Chimical-sensitive field-effect transistors" I.E.E. Proceedings. Flight. 130. Pt. 1. N 5. Oct 1983 which gathers the bibliography (130 references) on the ISFET since the work of BERGVELD. 1970 to the present day.
  • Such field effect transistors are known, in particular from British patent 2,010,011, as well as their manufacturing process.
  • Such a device of the prior art has the drawback of not being able to avoid the formation of parasitic or parallel channels elsewhere than at the level of the P-type channel produced in the region of the grid.
  • the length of the drain and source diffusion is such that they bring additional resistances and thereby reduce the amplification of the field effect transistor.
  • a first object of the invention is to propose a field effect transistor which overcomes the above drawbacks.
  • the ion selective field effect transistor comprising a T-shaped substrate in which are executed, in a grid area (2) close to the end of the leg of the T, two N-type diffusions to constitute the source (3) and the drain (4) in the grid area (2), said N-type diffusions extending away from the area of substrate (1) where the leg of the T joins the crossbar, is characterized in that the source diffusions (3) and drain (4) are surrounded by a diffusion 'P type constituting a guard ring (6) level of the grid area (2), in that, between the grid area (2) and the junction area of the T bar with its leg, a P-type diffusion zone surrounds on each side the diffusions of drain (4) and source (3) and in that the length of the leg of the T is reduced and the N-type diffusions stop in the immediate vicinity of the junction of the leg and the transverse bar of the T.
  • N-type diffusion is carried out to a depth of 5 microns while P-type diffusion is carried out to a depth of 10 microns.
  • N-type diffusions are extended at the surface of the T bar by metallizations (30, 40) which are in contact with these diffusions by openings (31, 41).
  • the field effect transistor includes a contact pad (5) for polarizing the substrate.
  • a second object of the invention is to propose a method of manufacturing this transistor which makes it possible to obtain elements of better quality, that is to say with a low dispersion of the characteristics of the components and greater reliability in the manufacturing, that is to say a high manufacturing yield.
  • the manufacturing process comprises, after a step of cleaning a silicon wafer (1), the following steps: formation of a guard ring (6) by a P-type diffusion
  • FIG. 1 shows a perspective view in partial section of the component
  • FIG. 2a shows a top view of the component and before cutting along the line DD '.
  • Figure 2b shows a sectional view of Figure 2a along the section line AA ';
  • FIG. 1 represents an ion selective field effect transistor (ISFET).
  • ISFET ion selective field effect transistor
  • This transistor has substantially the shape of a T whose narrow zone (1B) forms the central leg of the T and the wide zone (1A) forms the transverse bar of the T.
  • This transistor consists of a P-type silicon substrate (1) with a concentration of 5.10 atm / cm3 and an orientation in the plane (100) of the substrate.
  • the metallization (5), constituting a central stud provides contact in the volume of the silicon constituting the substrate (1). This contact is made by means of a metallization in an opening (50, FIG. 2a) as will be seen in the rest of the manufacturing process.
  • This central contact pad (5) which provides contact with the substrate (1) optionally makes it possible to adjust the threshold voltage V ⁇ of the ISFET by adjusting the value of the source-substrate voltage V j g, in accordance to the following relationship: where V TQ represents the threshold voltage of the ISFET at source-substrate voltage V BS zero, k being a constant and Co ⁇ the gate capacity per unit area.
  • FIGS. 2a, 2b, 2c make it possible to better discern another advantage and improvement of the ISFET transistor of the present invention compared to the prior art.
  • FIG. 2a represents a top view of the transistor in which the shape taken by the N-type, source (3) and drain (4) diffusions, the metallizations (30, 40) and the metallization (5) has been represented. as well as the shape taken by the openings (31, 41 and 50) for engaging the contacts of the metallizations (30, 40, and 5) on, respectively, the source (3), the drain (4) and the substrate (1).
  • a guard ring (6) constituted by a P-type diffusion which completely surrounds the N-type diffusions of source and drain (3, 4).
  • FIG. 2a represents a top view of the transistor in which the shape taken by the N-type, source (3) and drain (4) diffusions, the metallizations (30, 40) and the metallization (5) has been represented. as well as the shape taken by the openings (31, 41 and 50) for engaging the contacts
  • the P-type diffusion comprises a central zone (6) located between the two N-type diffusions of source (3) and drain (4) and two external zones located on either side of the source diffusions (3) and drain (4).
  • Figure 2b which is a sectional representation along BB '(corresponding to the grid area (2)), of the substrate (1)
  • the P-type diffusion is only located on the side and on the other of the two source (3) and drain (4) diffusions and that there exists between each of the diffusions P, N a zone of substrate (1) whose thickness is maintained at a given minimum, so lowering the breakdown voltage of the source-substrate diode and of the drain-substrate diode.
  • the 7/0 is a sectional representation along BB '(corresponding to the grid area (2)
  • a fourth step consisting in pre-depositing the P + type layer is obtained by heating boron impurities constituted by BBr,. heated at 1080 * C in a stream of nitrogen and oxygen for 7 minutes to transform it into B CL.
  • This step makes it possible to obtain the P-type diffusion zones (6) shown in FIG. 3c.
  • This pre-deposition step is followed by a fifth step known as the redistribution of the diffusion of P + impurities carried out by heating the substrate to 1150 ° C. in a stream of nitrogen for 30 minutes, then a stream of wet oxygen for 30 minutes. and finally for 10 minutes in a stream of argon.
  • This step is performed in order to increase the depth of diffusion, as shown in Figure 3d, and to calibrate the square surface resistance.
  • the eighth stage of photogravure of the N + type diffusion zones is carried out in which, as shown in FIG. 4a attacks the diffusion of the source and the drain (3, 4).
  • This photoengraving operation is carried out using the mask shown in FIG. 4b, a figure in which the zones (113) and (114) in which the silica layer has been represented
  • a ninth step of pre-deposition and redistribution of the N-type impurities, diffused in the substrate is carried out in a conventional manner for the skilled person, so as to diffuse the N-type impurities up to a depth of 5 microns and thus form the source (3) and the drain (4), as shown in Figure 4c.
  • the diffusion of type P impurities in the process of the invention is carried out to a depth of 10 microns, a depth greater than the depth of type N impurities.
  • the method of the invention saves time.
  • the "redistribution which follows the pre-deposit of doping impurities from the drain and source zones only causes a deep diffusion of the ring, which is not troublesome whereas the reverse, as well as does KURARAY.
  • This ninth step is followed by a tenth step of protective nitriding for the next V-attack step.
  • This nitriding acts as a masking agent and passivator whose electrical properties are analogous to silicon oxide S. 0_, while having the qualities of resistance to attack by chemical agents.
  • This step consisting of a chemical deposition in the vapor phase under low pressure, a layer of silicon nitride (12), S ⁇ N- is deposited on the entire substrate, as shown in FIG. 5.
  • the deposition of chemical vapor under low pressure is carried out by introducing dichlorosilane (S ⁇ H CI ⁇ ) and ammonia (NH,) in an oven maintained at a temperature of 750 ° C and in which a primary vacuum has been carried out.
  • This low pressure chemical vapor deposition (LPCVD) chemical vapor deposition operation provides a better passivation quality than in a so-called CVD operation at atmospheric pressure.
  • This nitride deposition step is carried out until a nitride thickness of 0.1 micron is obtained.
  • FIGS. 6a, 6b and 2a An eleventh photogravure step of the chemical cutting zone to be carried out is represented in FIGS. 6a, 6b and 2a by the reference (13), this reference represents a form of cutting in -O- inside which after photogravure, we will carry out a plasma attack of silicon nitride (12).
  • the plasma consists of freon (CF.) mixed with 8% oxygen (C ⁇ >).
  • This plasma attack is followed by an attack of the silicon oxide which has formed in the zone (13) so as to expose the silicon of the substrate (1) in the zone (13) in, visible in Figure 2a. It goes without saying that this attack and these steps are first carried out on one face, as shown in FIG. 6a, then repeated so as to obtain, as shown in FIG. 6c, an attack on both sides of the substrate (1 ).
  • This shape in -O- (13) allows, when cutting several transistors on the same wafer, as shown in Figure 2a, where we see several cutting areas (13) belonging respectively to adjacent transistors, to keep to the wafer greater rigidity than when the latter is cut according to a so-called comb shape. Furthermore, this type of cutting also makes it possible, during the separation of the various transistors by cutting the element (1A), to absorb a positioning error of the cutting tool without damaging one or more transistors of the brochure. This measurement is important because, during the mechanical cutting of the components on the wafer, the manufacturing yield can decrease enormously because of the difficulty of positioning the diamond without damaging the needles (1B). In order to overcome this drawback, the anisotropic attack masks have at the bottom of each needle (1B) "shoulders" forming the end of the ".Ti.” which allow the cutting tool to be positioned without damaging the needle, hence even better reliability.
  • This eleventh step is followed by a twelfth anisotropic attack step shown in FIG. 7.
  • This attack is carried out in a manner well known to the skilled person and also makes it possible to obtain, in a well known manner, lateral faces of the substrate.
  • This anisotropic cut is carried out with ethylene diamine, the attack speed of which has been increased by proceeding at a temperature of 110 ⁇ C with the following proportions, 125 cc of ethylene diamine, 40 cc of water and 20 grams of pyrocathechol.
  • the layer (12) of silicon nitride visible ' in FIG. 7 is attacked by plasma, to arrive after this step at a wafer covered with a layer of silicon oxide (11) shown in FIG.
  • the gate opening (14) is practiced by means of a photoetching, using the mask shown in FIG. 8b, mask in which the zone (114) represents the zone in which the oxide of silicon layer (11) will be attacked, so as to constitute on the substrate (1), at the desired location, the gate opening (14), as shown in Figure 8a.
  • a thickness of silica of 0.14 micron is represented, represented by the layer (15) on the figure 9.
  • a sixteenth step of passivation of all the components and the cutting edges consists of depositing by
  • the seventeenth step of the process consists of the photoengraving of the contact openings (31, 41, 50) using the mask shown in FIG. 11b.
  • the references (131, 141, 150) represent the places where the nitride and silica layers of the wafer are attacked to make room for the openings (31, 41, 50), as shown in Figures 11a and 2a. These openings will be carried out by means of a plasma attack.
  • An eighteenth step consisting of a metallization of the openings and of the plate is obtained by evaporating aluminum, so as to deposit a layer
  • a nineteenth step consists of a photoengraving of the aluminum using the mask shown in FIG. 13b, in which the zones (130 to 132 and 140 to 142) represent the zones where the aluminum remains, that is to say - say at the location of the openings (31, 41, 50), as shown in FIG. 13a, and at the locations of metallization (30, 40, 32, 42), as shown in FIG. 1.
  • a following cut the line DD 1 makes it possible to separate each of the transistors from the wafer and to obtain the individual elements as shown in FIG. 1.
  • the process thus described makes it possible, by the simplifications and improvements made, on the one hand to the manufacturing process and on the other hand to the device, to obtain field effect transistors in a simpler, more economical and more reliable manner.
  • selective for ions such as those described by the prior art cited above.
  • the manufacturing process of the invention makes it possible to obtain a high manufacturing yield and a low dispersion of the characteristics of the components.
  • One of the measures which contributes to this is that which consists in first carrying out the diffusion of the P-type channel, then the drain and source diffusions.

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Transistor à effet de champ sélectif aux ions et son procédé de fabrication. Le transistor à effet de champ comporte un substrat en forme de T dans lequel sont exécutées, dans une zone de grille (2) proche de l'extrémité de la jambe du T, deux diffusions de type N pour constituer la source (3) et le drain (4) et une ouverture de grille (14) dans une zone de grille (2), lesdites diffusions de type N se prolongeant en s'écartant vers la zone du substrat où la jambe du T rejoint la barre transversale, caractérisé en ce que les diffusions de source (3) et de drain (4) sont entourées par une diffusion de type P constituant un anneau de garde (6) au niveau de la zone de grille (2), en ce qu'entre la zone de grille (2) et la zone de jonction de la barre du T avec sa jambe, une zone de diffusion du type P entoure de chaque côté les diffusions de drain (4) et de source (3) et en ce que la longueur de la jambe du T est réduite et les diffusions de type N s'arrêtent à proximité immédiate de la jonction de la jambe et de la barre transversale du T.

Description

TRANSISTOR A EFFET DE CHAMP SELECTIF AUX IONS ET PROCEDE DE FABRICATION
La présente invention concerne un transistor à effet de champ sélectif aux ions et le procédé de fabrication de ce transistor.
Les transistors à effet de champ sélectifs aux ions sont connus par l'article de A. SIBBALD. "Chimical-sensitive field-effect transistors" I.E.E. Proceedings. Vol. 130. Pt. 1. N 5. Oct 1983 gui rassemble la bibliographie (130 références) sur les ISFET depuis les travaux de BERGVELD. 1970 jusqu'à nos jours.
De tels transistors à effet de champ sont connus, notamment par le brevet britannique 2 010 011, ainsi que leur procédé de fabrication. Un tel dispositif de l'art antérieur présente l'inconvénient de ne pouvoir éviter la formation de canaux parasites ou parallèles ailleurs qu'au niveau du canal de type P réalisé dans la zone de la grille. De plus, la longueur de diffusion de drain et de source est telle qu'elles amènent des résistances complémentaires et diminuent de ce fait, l'amplification du transistor à effet de champ.
Un premier but de l'invention est de proposer un transistor à effet de champ palliant les inconvénients ci- dessus.
Ce premier but est atteint par le fait que le transistor à effet de champ sélectif aux ions, comportant un substrat en forme de T dans lequel sont exécutées, dans une zone de grille (2) proche de l'extrémité de la jambe du T, deux diffusions de type N pour constituer la source (3) et le drain (4) dans la zone de grille (2), lesdites diffusions de type N se prolongeant en s'écartant vers la zone de substrat(1) où la jambe du T rejoint la barre transversale, est caractérisé en ce que les diffusions de source (3) et de drain (4) sont entourées par une diffusion de' type P constituant un anneau de garde (6) au niveau de la zone de grille (2), en ce que , entre la zone de grille (2) et la zone de jonction de la barre du T avec sa jambe, une zone de diffusion de type P entoure de chaque côté les diffusions de drain (4) et de source (3) et en ce que la longueur de la jambe du T est réduite et les diffusions de type N s'arrêtent à proximité immédiate de la jonction de la jambe et de la barre transversale du T.
Selon une autre caractéristique, la diffusion de type N est effectuée jusqu'à une profondeur de 5 microns tandis que la diffusion de type P est effectuée jusqu'à une profondeur de 10 microns.
Selon une autre caractéristique, les diffusions de type N sont prolongées en surface de la barre du T par des métallisations (30, 40) qui sont en contact avec ces diffusions par des ouvertures (31, 41).
Selon une autre caractéristique, le transistor à effet de champ comporte un plot de contact (5) de polarisation du substrat.
Un deuxième but de 1'invention est de proposer un procédé de fabrication de ce transistor qui permette d'obtenir des éléments de meilleure qualité, c'est-à-dire avec une faible dispersion des caractéristiques des composants et une plus grande fiabilité dans la fabrication, c'est-à-dire un haut rendement de fabrication.
Ce but est atteint par le fait que le procédé de fabrication comprend , après une étape de nettoyage d'une plaquette de silicium (1) les étapes suivantes : formation d'un anneau de garde (6) par une diffusion de type P
- formation des électrodes de source (3) et de drain (4) par une diffusion de type N ;
- passivation du composant par nitruration ;
- découpe chimique suivant un profil en ~ ~ ;
- formation de l'électrode de grille (14) ;
- passivation de l'ensemble des composants et des flancs de découpe ;
- réalisation des ouvertures de contact (31, 41, 50) et des métallisations de contact (30, 40, 5) ;
- découpe de chaque composant (1A, 1B).
D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente une vue en perspective et en coupe partielle du composant ;
- la figure 2a représente une vue de dessus du composant et avant découpe selon la ligne DD'.
- la figure 2b représente une vue en coupe de la figure 2a suivant la ligne de coupe AA' ;
- les figures 3a, 3c, 3d, 4a, 4c, 5, 6a, 6c, 7, 8a, 9, 10, 11a, 12, 13a, représentent, suivant une vue en coupe du composant, les différentes étapes du procédé de fabrication; - les figures 3b, 4b, 6b, 8b, 11b, 13b, représentent les vues de dessus des masques utilisés dans le procédé de fabrication du composant.
La figure 1 représente un transistor à effet de champ sélectif aux ions (ISFET, ion sélective field effect transistor).Ce transistor a substantiellement la forme d'un T dont la zone étroite (1B) forme la jambe centrale du T et la zone large (1A) forme la barre transversale du T. Ce transistor est constitué d'un substrat (1) de silicium de type P avec une concentration de 5.10 atm/cm3 et une orientation dans le plan (100) du substrat. Dans le substrat ci-dessus, on va définir au moyen du procédé de fabrication que l'on va expliciter ci-après, une zone de grille (2), des diffusions drain (3), une source (4) de type N et des métallisations de drain (30), de source (40) et une metallisation (5) dite de contact de substrat. Les métallisations (30, 40) se terminent, à une extrémité par des plots de contact (32, 42) et à l'autre extrémité, viennent prendre contact dans les ouvertures du substrat (31, 41) avec les diffusions respectives (3, 4) du drain et de la source. Ceci permet de réduire au maximum la longueur des diffusions de drain et de source et par conséquent, de diminuer proportionnellement les résistances complémentaires apportées par ces diffusions qui diminuent l'amplification du transistor à effet de champ. La metallisation (5), constituant un plot central, assure une prise de contact dans le volume du silicium constituant le substrat (1). Cette prise de contact est effectuée au moyen d'une metallisation dans une ouverture (50, figure 2a) comme on le verra dans la suite du processus de fabrication. Ce plot de contact central(5) qui assure un contact avec le substrat (1) permet éventuellement d'ajuster la tension de seuil Vτ de 1'ISFET par le réglage de la valeur de la tension source-substrat Vjg , conformément à la relation suivante : où VTQ représente la tension de seuil de l'ISFET à tension source-substrat VBS nulle, k étant une constante et Coχ la capacité de grille par unité de surface.
Les figures 2a, 2b, 2c permettent de mieux discerner un autre avantage et perfectionnement du transistor ISFET de la présente invention par rapport à l'art antérieur. La figure 2a représente une vue de dessus du transistor dans lequel on a figuré la forme prise par les diffusions de type N, de source (3) et de drain (4), les métallisations (30, 40) et la metallisation (5) ainsi que la forme prise par les ouvertures (31, 41 et 50) de prise des contacts des métallisations (30, 40, et 5) sur, respectivement la source (3), le drain (4) et le substrat (1). On a également représenté en hachures sur cette figure, un anneau de garde (6) constitué par une diffusion de type P qui entoure totalement les diffusions de type N de source et de drain (3, 4). Comme on peut le voir sur la figure 2c, qui est une représentation suivant la coupe AA' du substrat (1), dans la zone de jonction de la barre du T avec la zone de grille (2) située à l'extrémité de la jambe du T, la diffusion de type P comprend une zone centrale (6) située entre les deux diffusions de type N de source (3) et de drain (4) et deux zones externes situées de part et d'autre des diffusions de source (3) et de drain (4). D'autre part, sur la figure 2b, qui est une représentation en coupe suivant BB' (correspondant à la zone de grille (2) ) , du substrat (1), on voit que la diffusion de type P est uniquement située de part et d'autre des deux diffusions de source (3) et de drain (4) et qu'il existe entre chacune des diffusions P, N une zone de substrat (1) dont l'épaisseur est maintenue à un minimum donné, de façon à abaisser la tension de claquage de la diode source-substrat et de la diode drain-substrat. De plus, la 7/0
6 diffusion des zones de drain et de source et la réalisation d'une zone de séparation entre ces deux diffusions conduisent à une meilleure reproductibilité des caractéristiques générales des diodes source-substrat et drain-substrat, notamment de leur tension de claquage, ce qui est essentiel pour le fonctionnement de l'IFSET.
Par rapport à un art antérieur connu par le brevet britannique 2 010 011, dans lequel on utilise une couche de type P+ pour délimiter la zone canal, cette couche étant diffusée en surface du composant au-dessus des diffusions drain et source, ou partout sur une face, à l'exception de la zone canal et de la zone prise de contact, l'anneau de garde diffusé de part et d'autre des diffusions de type N constituant la source et le drain présente deux avantages :
- il évite la formation de canaux parasites ou parallèles ailleurs qu'au niveau du canal :
- il joue un rôle électrique, en améliorant les caractéristiques des diodes source-substrat et drain- substrat.
La fabrication du transistor décrit suivant les figures 1, 2 , va maintenant être explicitée par le procédé de fabrication décrit à l'aide des figures 3 à 13. Après nettoyage initial de la plaquette de substrat (1) ayant dans l'ordre pour but de dégraisser la plaquette, de supprimer les impuretés métalliques et les produits organiques, on procède à une première étape d'oxydation en chauffant la plaquette à 1100°C pendant 45 minutes avec de la vapeur, puis pendant 15 minutes avec de l'oxygène sec et enfin pendant 10 minutes avec de l'argon. Dans cette étape d'oxydation, on fait croître un oxyde de silicium (S . O ) sur une épaisseur de 5000 A ° représentée par la couche (10) sur la figure 3a. Une troisième étape de photogravure à l'aide du masque de la figure 3b permet d'enlever la couche de silice
(10) dans les zones où la diffusion de type P + doit s'effectuer. Ces zones sont représentées par la référence (6) sur la figure 3b. Cette étape de photogravure et d'attaque de la couche de silice est suivie d'une étape de nettoyage pour supprimer les traces de résine et enlever les composés organo-métalliques.
Une quatrième étape consistant à prédéposer la couche de type P + est obtenue en chauffant des impuretés de Bore constituées par du BBr ,. chauffé à 1080*C dans un courant d'azote et d'oxygène pendant 7 minutes pour le transformer en B CL . Cette étape permet d'obtenir les zones (6) de diffusion de type P représentées à la figure 3c.
Cette étape de prédépôt est suivie d'une cinquième étape dite de redistribution de la diffusion des impuretés P+ effectuée par chauffage du substrat à 1150*C dans un courant d'azote pendant 30 minutes, puis un courant d'oxygène humide pendant 30 minutes et enfin pendant 10 minutes dans un courant d'argon. Cette étape est effectuée afin d'augmenter la profondeur de diffusion , comme représenté à la figure 3d, et de calibrer la résistance carrée surfacique.
Après une sixième étape de désoxydation totale et une septième étape de réoxydation du substrat de façon à faire croître la couche de silice (11), on procède à la huitième étape de photogravue des zones de diffusion du type N + dans laquelle, comme représenté à la figure 4a, on attaque la diffusion de la source et du drain (3, 4). Cette opération de photogravure est réalisée à l'aide du masque représenté à la figure 4b, figure sur laquelle on a représenté en pointillés les zones (113) et (114) dans lesquelles la couche de silice
(11) est attaquée. Une neuvième étape de prédépôt et redistribution des impuretés de type N, diffusée dans le substrat est réalisée de façon classique pour l'homme de métier, de- façon à diffuser les impuretés de type N jusqu'à une profondeur de 5 microns et former ainsi la source (3) et le drain (4), comme représenté à la figure 4c.
On remarquera que la diffusion des impuretés du type P dans le procédé de l'invention est réalisée jusqu'à une profondeur de 10 microns, profondeur supérieure à la profondeur des impuretés de type N. Par rapport au procédé de l'art antérieur connu par le brevet britannique 2 010 011, dans lequel la diffusion de type N doit atteindre une profondeur de 10 microns pour permettre par la suite la diffusion du canal P, le procédé de l'invention permet une économie de temps. Par ailleurs, la "redistribution qui fait suite au prédépôt d'impuretés de dopage des zones de drain et de source ne fait qu'entraîner une diffusion profonde de l'anneau, ce qui n'est pas gênant alors que l'inverse, ainsi que le fait KURARAY l'est.
Cette neuvième étape est suivie d'une dixième étape de nitruration de protection pour l'étape suivante d'attaque en V. Cette nitruration joue un rôle d'agent de masquage et de passivant dont les propriétés électriques sont analogues à l'oxyde de silicium S. 0_ , tout en ayant les qualités de résistance à l'attaque des agents chimiques. Dans cette étape consistant en un dépôt chimique en phase vapeur sous basse pression, on dépose sur l'ensemble du substrat une couche de nitrure de silicium (12), S^N- , comme représenté à la figure 5. Le dépôt de vapeur chimique sous basse pression est effectué en introduisant du dichlorosilane (S^H CI^) et de l'ammoniaque (NH,) dans un four maintenu à une température de 750 °C et dans lequel on a effectué un vide primaire. Cette opération de dépôt chimique en phase vapeur sous basse pression (LPCVD, low pressure chimical vapor déposition) permet d'obtenir une meilleure qualité de passivation que dans une opération dite CVD à pression atmosphérique. Cette étape de dépôt de nitrure s'effectue jusqu'à l'obtention d'une épaisseur de nitrure de 0,1 micron.
Une onzième étape de photogravure de la zone de découpe chimique à effectuer est représentée sur les figures 6a, 6b et 2a par la référence (13), cette référence représente une forme de découpe en -O- à 1'intérieur de laquelle après photogravure, on va effectuer une attaque par plasma, du nitrure de silicium (12). Le plasma est constitué de fréon (CF.) mélangé avec 8% d'oxygène (Cλ>). Cette attaque plasma est suivie d'une attaque de l'oxyde de silicium qui s'est formé dans la zone (13) de façon à mettre à nu le silicium du substrat (1) dans la zone (13) en ,fi- visible sur la figure 2a. Il va de soi que cette attaque et ces étapes sont d'abord effectuées sur une face, comme représenté à la figure 6a, puis répétées de façon à obtenir, comme représenté à la figure 6c, une attaque sur les deux faces du substrat (1). Cette forme en -O- (13) permet, lorsqu'on découpe plusieurs transistors sur la même plaquette, comme représenté à la figure 2a, où l'on voit plusieurs zones de découpe (13) appartenant respectivement à des transistors adjacents, de conserver à la plaquette une plus grande rigidité que lorsque celle-ci est découpée suivant une forme dite en peigne. Par ailleurs, ce type de découpe permet également, lors de la séparation des différents transistors par découpe de l'élément (1A), d'absorber une erreur de positionnement de l'outil de découpe sans pour autant détériorer un ou plusieurs transistors de la plaquette. Cette mesure est importante car, lors de la découpe mécanique des composants sur la plaquette, le rendement de fabrication peut décroître énormément à cause de la difficulté de positionner le diamant sans endommager les aiguilles (1B). Afin de pallier à cet inconvénient, les masques d'attaque anisotropiques possèdent au bas de chaque aiguille (1B) des "épaulements" formant l'extrémité du ".Ti." qui permettent de positionner l'outil de découpe sans endommager l'aiguille, d'où encore une meilleure fiabilité.
Cette onzième étape est suivie d'une douzième étape d'attaque anisotropique représentée à la figure 7. Cette attaque est effectuée de façon bien connue pour l'homme de métier et permet d'obtenir également de façon bien connue, des faces latérales du substrat (1) découpées en V dans la zone (13) en forme de -T ceci de façon à conférer au transistor la forme visible sur les flancs de la partie (1B), en forme d'aiguille de la figure 1. Cette découpe anisotropique est effectuée par de l'éthylène diamine, dont on a augmenté la vitesse d'attaque en procédant à une température de 110βC avec les proportions suivantes, 125cc d'éthylène diamine, 40cc d'eau et 20 grammes de pyrocathéchol.
Dans une treizième étape, on attaque par plasma la couche (12) de nitrure de silicium visible' sur la figure 7, pour arriver après cette étape à une plaquette recouverte d'une couche d'oxyde de silicium (11) représentée à la figure
8a.
Par une quatorzième étape on pratique l'ouverture de grille (14) au moyen d'une photogravure, à l'aide du masque représenté à la figure 8b, masque dans lequel la zone (114) représente la zone dans laquelle l'oxyde de silicium de la couche (11) sera attaqué, de façon à constituer sur le substrat (1), à l'emplacement désiré, l'ouverture de grille (14), comme représenté à la figure 8a.
Par une quinzième étape d'oxydation sèche, effectuée à 1150°C, dans un courant de gaz d'oxygène sec et d'argon, on fait croître une épaisseur de silice de 0,14 micron représentée par la couche (15) sur la figure 9. Une seizième étape de passivation de l'ensemble des composants et des flancs de découpes consiste à déposer par
LPCVD une couche de nitrure (16) sur les composants de la plaquette, comme représenté à la figure 10.
La dix-septième étape du procédé est constituée par la photogravure des ouvertures de contact (31, 41, 50) à l'aide du masque représenté à la figure 11b. Dans ce masque, les références (131, 141, 150) représentent les endroits où les couches de nitrure et de silice de la plaquette sont attaquées pour laisser place aux ouvertures (31, 41, 50), comme représenté aux figures 11a et 2a. Ces ouvertures seront effectuées au moyen d'une attaque plasma.
Une dix-huitième étape consistant en une metallisation des ouvertures et de la plaquette est obtenue en évaporant de l'aluminium, de façon à déposer une couche
(17) de 5 microns d'épaisseur sur la plaquette, comme représenté à la figure 12.
Une dix-neuvième étape consiste en une photogravure de l'aluminium au moyen du masque représenté à la figure 13b, dans lequel les zones (130 à 132 et 140 à 142) représentent les zones où l'aluminium subsiste, c'est-à-dire à l'emplacement des ouvertures (31, 41, 50), comme représenté à la figure 13a, et aux endroits de metallisation (30, 40, 32, 42), comme représenté à la figure 1. Enfin, une découpe suivant la ligne DD1 permet de désolidariser chacun des transistors de la plaquette et d'obtenir les éléments individuels tels que représentés sur la figure 1.
Le procédé ainsi décrit permet, par les simplifications et les améliorations apportées, d'une part au procédé de fabrication et d'autre part au dispositif, d'obtenir de façon plus simple, plus économique et plus fiable, des transistors à effet de champ sélectifs aux ions, tels que ceux décrits par l'art antérieur cité ci-dessus. En particulier, le processus de fabrication de l'invention permet d'obtenir un haut rendement de fabrication et une faible dispersion des caractéristiques des composants. Une des mesures qui y contribue est celle qui consiste à d'abord effectuer la diffusion du canal de type P, puis les diffusions de drain et de source.
D'autres modifications à la portée de l'homme de métier font également partie de l'invention.

Claims

REVENDICATIONS
1 ) Transistor à effet de champ sélectif aux ions comportant un substrat en forme de T dans lequel sont exécutées dans une zone de grille (2) proche de l'extrémité de la jambe du T deux diffusions de type N pour constituer la source (3) et le drain (4) et une ouverture de grille (14) dans la zone de grille (2), lesdites diffusions de type N se prolongeant en s'écartant vers la zone du substrat où la jambe du T rejoint la barre transversale, caractérisé en ce que les diffusions de source (3) et de drain (4) sont entourées par une diffusion de type P constituant un anneau de garde (6) au niveau de la zone de grille (2), en ce qu'entre la zone de grille (2) et la zone de jonction de la barre du T avec sa jambe, une zone de diffusion du type P entoure de chaque côté les diffusions de drain (4) et de source (3) et en ce que la longueur de la jambe du T est réduite et les diffusions de type N s'arrêtent à proximité immédiate de la jonction de la jambe et de la barre transversale du T.
2) Transistor selon la revendication 1, caractérisé en ce que la diffusion de type N est effectuée jusqu'à une profondeur de 5 microns tandis que la diffusion de type P est effectuée jusqu'à une profondeur de 10 microns.
3) Transistor selon la revendication 1 ou 2, caractérisé en ce que les diffusions de type N se prolongent en surface de la tête du T par des métallisations qui sont en contact avec ces diffusions par des ouvertures (31, 41).
4) Transistor selon une des revendications 1 ou 2, caractérisé en ce qu'il comporte un plot de contact (5) de polarisation du substrat (1) 5) Procédé de fabrication du transistor à effet de champ selon une des revendications précédentes, caractérisé en ce qu'après une étape de nettoyage d'une plaquette de silicium (1) on effectue les étapes suivantes :
- formation d'un anneau de garde (6) par une diffusion de type P;
- formation des électrodes de source et de drain par une diffusion de type N;
- passivation du composant par nitruration;
- découpe chimique suivant un profil en _n_ ;
- formation de l'électrode de grille (14) ;
- passivation de l'ensemble des composants et des flancs des découpes;
- réalisation des ouvertures de contact (31, 41, 50) et des métallisations de contact (30, 40, 5);
- découpe de chaque composant (1A, 1B).
EP19860906869 1985-12-05 1986-12-04 Transistor a effet de champ selectif aux ions et procede de fabrication Withdrawn EP0250476A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8518037 1985-12-05
FR8518037A FR2591389B1 (fr) 1985-12-05 1985-12-05 Transistor a effet de champ selectif aux ions et procede de fabrication

Publications (1)

Publication Number Publication Date
EP0250476A1 true EP0250476A1 (fr) 1988-01-07

Family

ID=9325490

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19860906869 Withdrawn EP0250476A1 (fr) 1985-12-05 1986-12-04 Transistor a effet de champ selectif aux ions et procede de fabrication

Country Status (4)

Country Link
EP (1) EP0250476A1 (fr)
JP (1) JPS63501738A (fr)
FR (1) FR2591389B1 (fr)
WO (1) WO1987003687A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2698211B1 (fr) * 1992-11-13 1995-02-03 Lyon Ecole Centrale Procédé de fabrication avec encapsulation, d'un capteur de type ISFET et capteur en faisant application.
FR2702566B1 (fr) * 1993-03-08 1995-06-09 Ifremer Capteur electrochimique integre de mesure de ph et son procede de fabrication.
FR2706616B1 (fr) * 1993-06-14 1995-09-01 Lyon Ecole Centrale Capteur de type ISFET dont le substrat est isolé électriquement.
US5944970A (en) * 1997-04-29 1999-08-31 Honeywell Inc. Solid state electrochemical sensors
JP4065855B2 (ja) 2004-01-21 2008-03-26 株式会社日立製作所 生体および化学試料検査装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322680A (en) * 1980-03-03 1982-03-30 University Of Utah Research Foundation Chemically sensitive JFET transducer devices utilizing a blocking interface
JPS58225344A (ja) * 1982-06-25 1983-12-27 Toa Medical Electronics Co Ltd 濃度自動分析装置
NL8400612A (nl) * 1984-02-28 1985-09-16 Cordis Europ Chemisch gevoelige fet-component.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8703687A1 *

Also Published As

Publication number Publication date
FR2591389B1 (fr) 1988-08-12
JPS63501738A (ja) 1988-07-14
FR2591389A1 (fr) 1987-06-12
WO1987003687A1 (fr) 1987-06-18

Similar Documents

Publication Publication Date Title
EP0005720B1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
EP0199424B1 (fr) Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation
KR101883007B1 (ko) 저항 회로를 가지는 반도체 장치
FR2488733A1 (fr) Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2825834A1 (fr) Procede de fabrication d'un disositif a semi-conducteur
US10079298B2 (en) Semiconductor device and method of manufacturing semiconductor device
FR2525030A1 (fr) Procede pour la fabrication de transistors mos complementaires dans des circuits integres a haute densite pour tensions elevees
FR3012256A1 (fr) Composant de puissance vertical haute tension
FR2465316A1 (fr) Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose
EP3376545A1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2468208A1 (fr) Dispositif semiconducteur avec une diode zener
EP0250476A1 (fr) Transistor a effet de champ selectif aux ions et procede de fabrication
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
US4451844A (en) Polysilicon emitter and base contacts separated by lightly doped poly separator
US6140194A (en) Method relating to the manufacture of a semiconductor component
FR2737607A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor
FR2593641A1 (fr) Procede pour fabriquer un transistor a effet de champ a grille isolee.
FR2526586A1 (fr) Transistor a effet de champ a grille profonde et procede de fabrication
FR2681475A1 (fr) Dispositif a semiconducteurs comportant plusieurs electrodes de grille et procede de fabrication.
EP0091342B1 (fr) Procédé de réalisation d'un transistor à effet de champ du type planar à grille supplémentaire enterrée
FR2640082A1 (fr) Dispositif semiconducteur de puissance symetrique et son procede de fabrication
JPS60242619A (ja) 半導体オ−ム性電極の形成方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19870730

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE GB IT LI LU NL SE

17Q First examination report despatched

Effective date: 19890721

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 19891117

R18W Application withdrawn (corrected)

Effective date: 19891117

RIN1 Information on inventor provided before grant (corrected)

Inventor name: MARTINEZ, AUGUSTIN

Inventor name: LACOMBE, PIERRE

Inventor name: MICHAUX, BERNARD

Inventor name: COUPUT, JEAN-PAUL

Inventor name: CHAUVET, FRANCOIS