FR2488733A1 - Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette - Google Patents

Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette Download PDF

Info

Publication number
FR2488733A1
FR2488733A1 FR8115675A FR8115675A FR2488733A1 FR 2488733 A1 FR2488733 A1 FR 2488733A1 FR 8115675 A FR8115675 A FR 8115675A FR 8115675 A FR8115675 A FR 8115675A FR 2488733 A1 FR2488733 A1 FR 2488733A1
Authority
FR
France
Prior art keywords
regions
type
oxide
source
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8115675A
Other languages
English (en)
Other versions
FR2488733B1 (fr
Inventor
Alexander Lidow
Thomas Herman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2488733A1 publication Critical patent/FR2488733A1/fr
Application granted granted Critical
Publication of FR2488733B1 publication Critical patent/FR2488733B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Abstract

DISPOSITIF DE TYPE MOSFET ET COMPRENANT UN CORPS DOPE AVEC DES IMPURETES D'UN PREMIER TYPE DE CONDUCTIVITE, UNE PLURALITE DE REGIONS LOCALES 220 D'UN DEUXIEME TYPE DE CONDUCTIVITE, REPARTIES SUR UNE SURFACE DU CORPS, ET UNE PLURALITE DE REGIONS DE SOURCE 170 DU PREMIER TYPE DE CONDUCTIVITE, SITUEES CHACUNE DANS UNE REGION LOCALE RESPECTIVE, LEUR PROFONDEUR ETANT INFERIEURE A CELLE DESDITES REGIONS LOCALES ET LEUR PERIPHERIE ETANT SITUEE A L'INTERIEUR ET A DISTANCE DETERMINEE DE CELLE DES REGIONS LOCALES A LA SURFACE DE L'ELEMENT DE FACON A DEFINIR DES CANAUX D'INVERSION 172. LES REGIONS LOCALES SONT SEPAREES PAR UN MAILLAGE DU CORPS. UNE COUCHE ISOLANTE DE GACHETTE 131, DE CONFIGURATION SEMBLABLE, QUI RECOUVRE LEDIT MAILLAGE ET CHEVAUCHE LES CANAUX, EST DISPOSEE SOUS UNE ELECTRODE DE GACHETTE 132. UNE REGION CONDUCTRICE VERTICALE 130 DU PREMIER TYPE DE CONDUCTIVITE EST DISPOSEE ENTRE LES REGIONS LOCALES, SA CONCENTRATION DE DOPAGE ETANT SUPERIEURE A CELLE DU CORPS. LA CONCENTRATION DE DOPAGE DANS LA REGION CONDUCTRICE VERTICALE 130 EST CONSTANTE DANS LA DIRECTION LATERALE DE LA PREMIERE SURFACE, AU-DESSOUS DE LA COUCHE ISOLANTE. L'INVENTION S'APPLIQUE A DES DISPOSITIFS MOSFET DE FORTE PUISANCE, AYANT UNE FAIBLE RESISTANCE DIRECTE.

Description

La présente invention se rapporte à des tran-
sistors à effet de champ de type IMOS; elle vise, plus particulièrement, un nouveau procédé de fabrication et
une nouvelle configuration pour la zone centrale de hau-
te conductivité située au-dessous de l'oxyde de gâchette d'un transistor à effet de champ de type MOS, de forte puissance, appelé MI1OSFET dans la suite de la présente
description.
On connait des dispositifs MOSFET de grande puissance qui ont une faible résistance directe et une
tension de rupture élevée, par exemple celui de la pu-
blication FR 2 438 917. Dans ce dispositif, les électro-
des de source sont constituées par des zones de source imbriquées, séparées l'une de l'autre par deux canaux
parallèles recouverts par une gâchette commune. Ce dis-
positif possède une résistance exceptionnellement faible dans le sens passant, ainsi que les avantages habituels
d'un dispositif MOSFET par rapport à un dispositif bipo-
laire. La faible résistance directe est obtenue grâce à
une zone conductrice relativement fortement dopée, dispo-
sée au-dessous de l'oxyde de gâchette et entre les deux canaux adjacents. La zone fortement dopée aboutit à une électrode de drain commune. La conductivité accrue de la zone située au-dessous de l'oxyde, dans le cheminement aboutissant à l'électrode de drain inférieure, ne nuit
pas aux caractéristiques de tension inverse du dispositif.
Par suite, il est possible de réduire sensiblement la ré-
sistance dans le sens passant du dispositif MOSFET, sans
nuire à aucune de ses autres caractéristiques avantageu-
ses. La structure de source/imbriquée de type connu,
décrite ci-dessus, a une densité de remplissage relative-
ment faible; elle nécessite des masques relativement com-
pliqués et a une impédance capacitive relativement grande.
Le dispositif MOSFET à forte puissance, suivant
la présente invention, possède la faible résistance di-
recte du dispositif connu décrit plus haut, mais il per-
met toutefois d'obtenir une densité de remplissage très
élevée et il peut être fabriqué avec des masques relati-
veient simples. Il a, en outre, une capacité électrique
relativement faible. Le dispositif connu a pour caracté-
ristique d'utiliser une zone de conductivité augmentée,
au-dessous de l'oxyde de gâchette, et des procédés de fa-
brication de type D-MOS. Toutefois, les zones individuel-
les espacées de source ont une configuration polygonale
et sont de préférence hexagonales, afin d'obtenir un es-
pacement constant le long des plus grands côtés des sour-
ces disposées sur la surface du corps. Un nombre extrô-
mement grand de petits éléments hexagonaux de source peu-
vent être formés dans la même surface du corps semi-con-
ducteur, pour un dispositif donné. Par exemple, 6600 ré-
gions hexagonales de source peuvent être formées dans une surface de 2,55 mm par 3,55 mm environ, pour obtenir une largeur effective de canal de l'ordre de 560 mm, ce qui
donne au dispositif une très grande capacité de courant.
On utilise une gàchette au polysilicium ayant une confi-
guration hexagonale en forme de grille et disposée au-
dessus d'une couche d'oxyde. Chaque branche de la grille chevauche deux canaux espacés, qui peuvent être inversés
par application d'une tension à la g9chette de polysili-
cium. La structure de g9chette est en contact, sur la
surface supérieure du dispositif, avec des doigts symé-
triques allongés de contact de gâchette qui assurent un
bon contact sur toute la surface de la gêchette.
Chacune des régions polygonales de source est reliée à une couche continue conductrice de contact de= source qui touche les sources polygonales individuelles à travers des ouvertures formées dans une couche isolante recouvrant les régions de source. Ces ouvertures peuvent
être obtenues par des procédés photolithographiqu'?s con-
nus, de type D-MOS. Une région de borne de source est
ensuite prévue pour le conducteur de source et une ré-
gion de borne de gâchette est prévue pour les doigts al-
longés de gâchette. Une région de raccordement de drain est prévue sur la surface opposée du dispositif semi-con- ducteur. Une pluralité d'éléments identiques peuvent
être formés sur une pastille unique de matière semi-con-
ductrice, les éléments individuels pouvant être séparés l'un de l'autre par trusquinage ou tout autre procédé
approprié, lorsque le traitement est terminé.
Le procédé utilisé pour former la région de conductivité relativement élevée, au-dessous de l'oxyde de gâchette, est -tel que la conductivité au-dessous de
l'oxyde de gâchette, dans la région contenant la concen-
tration relativement forte de porteurs d'impureté, est relativement faible dans les zones latéralement centrales et élevée dans les zones latéralement éloignées. Du fait
de cette répartition latérale non uniforme, l'énergie d'a-
valanche du dispositif n'est pas optimale. En outre, la résistance latérale effective au-dessous de la région de source et s'étendant des canaux au métal sur la surface du dispositif et entourée par la source est plus grande
que la valeur optimale, Puisque cette résistance est rela-
tivement grande, le transistor bipolaire effectif formé
par trois régions conductrices alternées possède un coef-
ficient d'amplification élevé et peut facilement passer à l'état conducteur, ce qui introduit des caractéristiques
de rupture secondaire, habituelles pour un dispositif bi-
polaire, mais normalement évitées par un dispositif MOSFET.
Lorsque la région au-dessous de la région de source s'ap-
pauvrit davantage, le risque d'une rupture secondaire pos-
sibl" gaDifuellemen p/cheminement de résistance paral-
lèle plus court, définissant une résistance parasite de base, ne peut pas être réduit sans modifier la largeur
de la gâchette au polysilicium, ce qui augmenterait la ré-
sistance directe du dispositif.
Suivant l'invention, un implant de conductivi-
té relativement grande, au-dessous de l'oxyde de gâchette, est situé à une profondeur de 1 micron environ au-dessous
de la surface de l'oxyde, mais sa répartition ou son gra-
dient de conductivité est plus élevé vers la surface de la pastille et diminue de plus en plus à l'approche d'une
profondeur de 1 micron environ. D'autre part, la réparti-
tion latérale des porteurs, sur la largeur de la région
au-dessous de l'oxyde de gâchette recevant la forte con-
centration de dopage, est constante à tout niveau à la surface et audessous de la surface, et au-dessous de 1' oxyde de gâchette. Du-fait de la concentration constante d'impureté latéralement au-dessous de l'oxyde de gâchette,
le dispositif possède une énergie d'avalanche plus grande.
En outre, l'utilisation du gradient latéral zéro produit un cheminement de résistance parallèle, au-dessous de la
région de source, constitué de résistance parasite de ba-
se inférieure à celle qui était précédemment obtenue, ce qui réduit les difficultés de rupture secondaire dues à l'effet du transistor bipolaire inhérent qui est formé par les diverses jonctions. Ainsi, dans un dispositif à
canal N suivant l'art antérieur, lorsque la région P au-
dessous de la région de source N est appauvrie, la résis-
tance parasite de base augmente. Avec-la nouvelle confi-
guration à gradient nul de répartition latérale des impu-
retés au-dessous de l'oxyde de gâchette, l'appauvrisse-
ment est moindre et la résistance parasite de base reste
relativement faible pendant le fonctionnement du dispo-
sitif. En outre, cette réduction de la valeur de la ré-
sistance effective de contournement au-dessous de la sour-
ce est obtenue sans modification de la largeur de la gâ-
chette au polysilicium, de sorte que le dispositif peut
conserver une très petite largeur de gàchette au poly-
silicium, par exemple 13 à 15 microns.
Bien que la répartition à gradient latéral zé-
ro, au-dessous de l'oxyde de gâchette, d'une impureté à densité ou concentration élevée puisse être obtenue de différentes façons, la région de haute densité est de
préférence implantée avant la formation des cellules poly-
gonales de source et avant la formation de l'oxyde de gà-
chette.
Si on le désire, on peut utiliser deux im-
plants, l'un avec la formation de l'oxyde de gâchette
et l'autre après la formation de la gâchette au polysili-
cium, si on désire réduire la capacitance de Miller.
L'invention sera mieux comprise à la lumière
de la description de ses formes de réalisation, non limi-
tatives, représentées sur les dessins annexés.
Figel est une vue en plan d'un élément termi-
né sur une pastille de matière semi-conductrice, avant la séparation de l'élément du reste de la pastille, selon la technique antérieure de la publication française
nc 2 438 917.
Figo 2 est une vue de détail, à plus grande
échelle, de la borne de gâchette de la figure1, illus-
trant la disposition relative du contact de gâchette et des polygones de source dans la région de la borne de
gâchette.
Fig. 3 est une vue en plan détaillée d'une pe-
tite partie de la zone de source de la figure 1, à un
stade de la fabrication du dispositif.
Fig. 4 est une coupe suivant la ligne 4-4 de
la figure 3.
Fig0 5 est une coupe semblable à celle de la figure 4, après addition d"une gâchette au polysilicium, d'une électrode de source et d'une électrode de drain à
la pastille.
Fig0 6 est un graphique de la concentration d'impuretés dans la direction latérale au-dessous de l'
oxyde de gâchette, dans le dispositif suivant l'art an-
térieur représenté sur la figure 5.
Fig. 7 représente une première structure de masque pour le traitement d'un élément suivant la pré-
sente invention.
Fig. 8 représente une région centrale de l'é-
lément, après diffusion à travers des ouvertures de pe-
tit diamètre formées par attaque de l'oxyde de champ lors-
qu'on utilise le masque de la figure 7.
Fig. 9 est une coupe de l'élément, semblable à la figure 8, après application d'un deuxième masque utilisé pour éliminer le restant de l'oxyde de champ mais
conserver de petites plaques d'oxyde au-dessus de la dif-
fusion de type P+, une implantation de type N+ étant for-
mée sur toute la surface libre de la pastille.
Fig. 10 est une coupe semblable à la figure 9, après application d'une couche d'oxyde, d'une couche de
polysilicium et d'une deuxième couche d'oxyde.
Fig. 11 illustre la configuration d'un troi-
sième masque utilisé dans le procédé suivant la présente invention. Fig. 12a à 12e illustrent la configuration de
la périphérie de l'élément, à différents stades du trai-
tement de l'élément suivant l'invention.
Fig. 13a à 13f illustrent différentes phases du traitement d'un doigt allongé de gâchette, pendant la
fabrication de l'élément suivant l'invention.
Fig. 14 est une vue de dessus de la partie de pastille de la figure 10, après traitement avec le masque de la figure 11 pour enlever des parties polygonales du revêtement supérieur d'oxyde dans la partie de la figure 10. Fig. 15 est une coupe suivant la ligne 15-15
de la figure 14.
Fig0 16 est une coupe, semblable à la figure , après attaque de la couche de polysilicium et de la
couche inférieure d'oxyde pour dégager des ouvertures he-
xagonales centrales qui débouchent à la surface de l'élé-
ment. Fig. 17 est une coupes semblable à la figure 16, après diffusion et pénétration d'anneaux de type P+
dans chacune des ouvertures hexagonales.
Fig. 18 est une coupe, semblable à la figure
17, après implantation d'anneaux de source, dans les an-
neaux ou cellules de type P+ de la figure 17, par des techniques de diffusion auto-alignée, pour former une pluralité de canaux hexagonaux qui peuvent être inversés
par une tension de g9chette.
Fig. 19 est un diagramme de la concentration de dopage au-dessous de l'oxyde de gâchette, suivant la présente-invention. Fig. 20 représente la pastille de la figure 1.8,
après formation d'une couche d'oxyde, d'une couche de si-
lox et d'un dessin photorésistant obtenu au moyen du mas-
que de la figure 21.
Fig. 21 illustre un modèle de masque, qui cons-
titue le quatrième masque utilisé dans la fabrication du dispositif suivant l'invention, et Fig. 22 est une coupe de l'élément représenté sur la figure 20, après enlèvement par attaque des parties centrales d'oxyde et de silox qui recouvrent chacune des
cellules hexagonales et après dép8t d'une feuille d'alu-
minium sur toute la surface supérieure du dispositif pour
constituer l'électrode de source.
On décrit d'abord le dispositif connu d'une technique antérieure précitée. Le procédé de fabrication peut être modifié pour obtenir le dispositif des figures 1 à 5, de sorte qu'on peut utiliser avantageusement des techniques de fabrication de type D-MOS et des techniques
2488733-
d'implantation d'ion pour la formatior4e la jonction et la mise en place de l'électrode, de la manière la plus avantageuse. Le dispositif est décrit comme étant du type
à canal N à enrichissement. Il est entendu que les carac-
téristiques de la structure décrite plus loin peuvent é- galement s'appliquer à des dispositifs à canal P et à des
dispositifs du type à appauvrissement.
La configuration polygonale des régions de source est visible sur les figures 3, 4 et 5 qui sont
décrites en premier. Sur les figures 3 et 4, le disposi-
tif est représenté avant l'application des électrodes de gâchette, de source et de drain. Dans le cas des figures 3 et 4, une pluralité de régions polygonales de source sont prévues sur une surfacedu dispositif, ces régions polygonales étant de préférence 1exagonales. D'autres formes, par exemple des carrés ou des rectangles, peuvent
être utilisées, mais la forme hexagonale procure la meil-
leure uniformité d'espacement entre les périmètres des
régions de source adjacentes.
Sur les figures 3 et 4, les régions hexagona-
les de source sont formées dans un corps ou une pastille de matière semi conductrice qui est une pastille 20 de
type N de silicium monocristallin, sur laquelle est dépo-
sée une mince zone épitaxiale 21 de type N-, comme repré-
sente sur la figure 4* Toutes les jonctions sont formées dans la zone épitaxiale 21. Au moyen de caches appropriés, on forme, dans une surface de la zone 21 de la pastille
semi-conductrice, une pluralité de régions de type P, tel-
les que les régions 22 et 23 des figures 3 et 4, ces ré-
gions ayant une configuration sensiblement polygonale et
de préférence hexagonale.
On forme un très grand nombre de ces régions
polygonales. Par exemple, dans un dispositif ayant une sur-
face de 2,54 mm par 3,55 mm, on forme environ 6600 régions hexagonales, pour obtenir une largeur totale de canal de
2488733.
558 mm environ. Chacune des régions polygonales peut a-
voir une largeur, mesurée perpendiculairement à deux cà-
tés opposés du polygone, de l'ordre de 0,025 mm ou moins.
Les régions sont espacées l'une de l'autre d'une distance de 0,015 mm, mesurée perpendiculairement entre les c8tés
rectilignes adjacents de régions polygonales adjacentes.
Les régions P+ 22 et 23 ont une profondeur d
qui est de préférence de l'ordre de 5 microns, pour obte-
nir une caractéristique de champ élevée et sûre, Chacune des régions P comporte une partie extérieure épaulée, par exemple les épaulements ou banquettes 24 et 25 pour les régions P 22 et 23, respectivement, ces parties ayant une profondeur s de l'ordre de 3,0 microns. Cette distance'
doit être aussi petite que possible, pour réduire la ca-
pacitance du dispositif.
Chacune des régions polygonales, telles que les
régions polygonales 22 et 23, reçoit des régions annulai-
res polygonales N+ 26 et 27 respectivement. Les banquet-
tes 24 et 25 sont situées au-dessous des régions 26 et 27 respectivement. Les régions N+ 26 et 27 coopèrent avec
une région 28 N+ relativement conductrice, qui est la ré-
gion N+ disposée entre des polygones adjacents de type P,
pour définir les divers canaux entre les régions de sour-
ce et un contact de drain décrit plus loin. Les régions
28 fortement conductrices de type N+ sont obtenues de fa-
çon connue, selon la technique précitée, afin de donner
au dispositif une très faible frésistance directe.
On voit, sur les figures 3 et 4, que toute la surface de la pastille est recouverte d'une couche d'oxyde ou de couches combinées usuelles d'oxyde et de nitrure qui sont produites pour la formation des différentes jonctions Cette couche est représentée sous la.forme de la couche
isolante 30. La couche isolante 30 comporte des ouvertu-
res polygonales, telles que les ouvertures 31 et 32, imné-
diatement au-dessus des régions polygonales 22 et 23. Les bords des ouvertures 31 et 32 surplombent les anneaux de
source 26 et 27 de type N+ pour les régions 22 et 23 res-
pectivement. Les bandes d'oxyde 30 qui restent après la formation des ouvertures polygonales définissent l'oxyde de gâchette pour le dispositif. - Des électrodes peuvent ensuite être ajoutées
au dispositif, comme représenté sur la figure 5. Ces é-
lectrodes comprennent une grille de polysilicium compor-
tant des éléments de polysilicium 40, 41 et 42 qui recou-
vrent les éléments d'oxyde 30.
Un revêtement de dioxyde de silicium est en-
suite déposé au-dessus de la grille de polysilicium 40, sous forme d'éléments de revêtement 45, 46 et 47 sur la figure 5, ce revêtement isolant l'électrode de commande au polysilicium et l'électrode de source qui est ensuite
déposée sur toute la surface supérieure de la pastille.
Sur la figure 5, l'électrode de source est représentée par un revêtement conducteur 50 qui peut être en toute
matière appropriée, aluminium par exemples Une électro-
de de drain 51 est également ajoutée au dispositif.
Le dispositif résultant, représenté sur la
figure 5, est un dispositif du type à canal N dans le-
quel des canaux sont formés entre chacune des sources in-
dividuelles et le corps de la matière semi-conductrice qui conduit finalement à l'électrode de drain 51. Ainsi, un canal 60 est formé entre l'anneau de source 26, qui est relié à l'électrode de source 50, et la région 28 de
type N+ qui conduit finalement à l'électrode de drain 51.
Le canal 60 est inversé en conductivité de type N lors-
qu'on applique une tension de commande appropriée à la gàchette 40. De même, des canaux 61 et 62 sont formés entre la région de source 26, qui est reliée au conducteur
, et la région voisine9de type Ne qui aboutit à l'élec-
trode de drain 51. Par suite, lorsqu'on applique une ten-
sion de commande appropriée à la gâchette au polysilicium, comprenant le doigt 41 sur la figure 5, les canaux 61 et 62 deviennent conducteurs pour permettre une conduction de porteur majoritaire de l'électrode de source 50 vers
l'électrode de drain 51.
Chacune des sources forme des cheminements con-
ducteurs parallèles. Par exemple, les canaux 63 et 64 si-
tués au-dessous de l'élément de gâchette 42 permettent la conduction de l'anneau de source 27 et d'une bande de source 70 de type N vers la région 28 de type N+, puis
vers l'électrode de drain 51.
On voit, sur les figures 4 et 5, une région
* d'extrémité 71 de type P qui entoure le bord de la pas-
tille. Le contact 50 de la figure 5 est de préférence
un contact en aluminium. On remarque que la région de con-
tact pour l'électrode 50 se trouve entièrement au-dessus et en alignement avec la partie la plus profonde de la
région 22 de type P. Cela a pour but d'empêcher l'alumi-
nium utilisé pour l'électrode 50 de pénétrer à travers des régions très minces de matière de type P. Ainsi, les canaux actifs définis par les épaulements annulaires 24
et 25 peuvent être aussi minces qu'on le désire, pour ré-
duire la capacitance du dispositif.
La figure 1 représente un dispositif terminé, utilisant la configuration polygonale de source de la figu..' re 5. Le dispositif complet de la figure 1 est contenu à l'intérieur de zones de trusquinage 80, 81, 82 et 83 qui
permettent de séparer du corps de la pastille une plura-
lité de dispositifs unitaires,-ayant chacun une dimension
de 2,54 mm par 3,55 mm.
Les régions polygonales décrites sont disposées en une pluralité de colonnes et de rangées. Par exemple, la dimension A contient 65 colonnes de régions polygonales et peut être de l'ordre de 2,1 mm. La dimension B peut contenir 100 rangées de régions polygonales et peut être
de l'ordre de 3,8 mm. La dimension C, qui est mesurée en-
tre une borne de raccordement de source 90 et une borne 91 de raccordement de gâchette, peut contenir 82 rangées
d'éléments polygonaux.
La borne de source 90 est un élément métallique
relativement lourd, qui est relié directement à l'électro-
de de source 50 en aluminium, et permet le raccordement
pratique d'un conducteur pour la source.
La borne 91 de raccordement de gâchette est reliée électriquement à une pluralité de doigts allongés 92, 93, 94 et 95, disposée symétriquement sur la surface extérieure de la zone contenant les régions polygonales et qui assurent la liaison électrique à la gâchette au
polysilicium, comme décrit plus loin à propos, de la figu-
re 2.
- Finalement, la périphérie du dispositif con-
tient un anneau de diffusion profonde de type P+ qui peut être relié à une plaque de champ 96 visible sur la
figure 1.
La figure 2 représente une partie de la borne de gâchette 91 et des doigts de gâchette 94 et 95. Il est souhaitable de réaliser une pluralité de contacts
avec la gâchette de polysilicium, pour réduire la cons-
tante de temps R-C du dispositif. La gâchette de polysi-
licium comprend une pluralité de régions, telles- que les régions 97a, 97b, 97c (figure 2), qui se prolongent vers l'extérieur et reçoivent des prolongements de la borne
de gâchette et des doigts 94 et 95. Les régions de ga-
chette au polysilicium peuvent être maintenues découver-
tes pendant la formation du revêtement d'oxyde 45, 46, 47 (figure 5) et ne sont pas revêtues par l'électrode de source 50. L'axe 120, indiqué sur la figure 2, est l'axe
de symétrie 98 représenté sur lafigure 1.
Le dispositif MQOSFET, représenté sur les fi-
gures 1 à 5 et décrit ci-dessus, a un fonctionnement très satisfaisant0 Toutefois, il présente des inconvénients
l'énergie d'avalanche limitée et de rupture secondaire.
On pense que ces difficultés sont dues à la densité va-
riable de la région à concentration de dopage augmentée, Du-dessous de l'oxyde de gâchette et entre les deux ca-
naux, dans une direction latérale. Ainsi, dans le dispo-
sitif de la figure 5, la concentration d'impuretés, dans une direction latérale au-dessous de la surface d'oxyde , varie comme indiqué par le diagramme de la figure 6, qui illustre la concentration de donneur et de receveur
à la surface du silicium, en fonction de la distance la-
térale le long de l'oxyde de gâchette sur la figure 5,
La concentration des sources 26 et 27 est in-
diquée à gauche et à droite, respectivement, sur la fi-
gure 6, mais on voit qu'au centre de la région 28, au-
dessous de l'oxyde, la concentration des atomes d'impu-
reté de dopage de type N+ diminue.
Du fait de cette concentration variable de dopage dans la direction latérale, il y a un plus grand appauvrissement au-dessous des régions 22 et 23 de type P+, pendant le fonctionnement. Avec cet appauvrissement,
la résistance effective rb' du transistor bipolaire cons-
titué par les régions 26, 22 et 21 est relativement éle-
-vée, de sorte que le transistor a un grand coefficient
d'amplification et peut facilement devenir conducteur.
Cette conduction provoque un point chaud sur le disposi-
tif et peut l'endommager. Cet inconvénient de rupture se-
condaire est inhérent aux dispositifs bipolaires, mais il est évité par les dispositifs MOSFET. Il faut noter que, lorsque les régions 22 et 23 de type P+ de chacune des cellules du dispositif deviennent davantage appauvries,
les risques de rupture secondaire augmentent.
Une autre difficulté, engendrée par la répar-
tition non linéaire de porteurs transversalement à la ré-
gion d'une conductivité relativement grande, au-dessous des gâchettes 30, réside en ce que l'énergie d'avalanche
du dispositif est un peu diminuée, de sorte que le dis-
positif n'est pas aussi résistant qu'il le faudrait à la
destruction par des pointes à haute tension.
Comme décrit plus loin en détail, le disposi-
tif, suivant l'invention, et le procédé pour sa fabrica-
tion, procurent une densité constante de porteur dans une direction latérale au-dessous de la gâchette 30 et
entre les régions de source conduisant aux gâchettes.
Cette densité de porteur est relativement grande immédia-
tement au-dessous de la gâchette et diminue progressive-
ment avec la distance au-dessous de la surface du dispo-
sitif. Du fait de cette nouvelle répartition de porteurs au-dessous de l'oxyde de gâchette, il y a très peu d'ap, pauvrissement des régions 22 et 23 de type P+ pendant le fonctionnement du dispositif, de sorte que la résistance de contournement-rb' au-dessous des régions de source rbt orme
reste faible et que le transistor bipolaire/de façon inhé-
rente dans le dispositif a un faible coefficient, ce qui évite les difficultés de rupture secondaire. En outre, la nouvelle progressivité de la densité de porteurs dans la
région située au-dessous de la gâchette, avec une concen-
tration plus élevée immédiatement au-dessous de-la gâ-
chette et une concentration progressivement décroissante au fur et à mesure qu'on s'éloigne de la gâchette vers le bas, détermine une énergie d'avalanche plus grande pour
le dispositif, de sorte qu'il résiste mieux à la détério-
ration par des pointes de surtension.
Comme décrit plus loin, il suffit d'une modifi-
cation relativement mineure dans le procédé de fabrica-
tion du dispositif pour obtenir les avantages ci-dessus.
Cette différence réside dans l'emploi d'une implantation et d'une pénétration de type N qui sonu effectuées avant la formation de l'oxyde deQachette, dans une forme de réalisation du dispositif à canal N. Dans la forme de réalisation des figures 1 à 5, obtenue par le procédé suivant l'art antérieur, les régions 28 de type N+ sont
formées après dépôt de l'oxyde de gâchette sur le dispo-
sitif. Ce procédé aboutit à la concentration non linéaire de porteurs le long de la surface du dispositif, comme re-
oresenté sur les figures 5 et 6.
Dans la mise en oeuvre de la présente inven-
tion, la description ci-après se rapporte à la production
d'un dispositifunique sur un élément support unique ou puce, tel que celui qui est représenté sur la figure 1 avec une géométrie de surface l4gèrement différente. D'
autre part, la description se réfère à un dispositif à
appauvrissement à canal de type N-. Il est entendu que l' invention peut également s'appliquer à des dispositifs à canal de type P et à des dispositifs à la fois du type à
appauvrissement et à enrichissement.
Pour la fabrication du dispositif suivant l'in-
vention, la première opération consiste à déposer un oxy-
de de champ sur la surface d'une pastille unique contenant
une pluralité d'éléments identiques. On peut traiter simul-
tanément un grand nombre de pastilles identiques. Chaque pastille peut être du type reprèsen e/sur la figure 8 et comprendre un corps de type N+ comportant une région.100, déposée épitaxialement, de type N-. A titre d'exemple, la pastille de la figure 8 peut comprendre un substrat de type N+ qui a une épaisseur de l'ordre de 0,36 mm, avec une couche épitaxiale de type N- ayant une épaisseur et
une résistivité qui dépendent de la tension inverse dési-
rée. La couche épitaxiale 100 peut avoir par exemple une épaisseur de l'ordre de 35 microns et une résistivité de
l'ordre de 20 ohm-cm, pour la forme de réalisation consi-
dérée. Un oxyde de champ 101 est déposé sur la surface
de la couche 100 de type N-, par des techniques bien con-
nues. Ensuite, on place sur la surface supérieure de l'o-
- 16
xyde 101 une couche photorésistante appropriée et on ex-
pose la surface à une lumière ultraviolette, à travers un masque ayant une configuration telle que celle qui est illustrée par la figure 7, pour chaque élément. Il est entendu qu'un masque usuel en verre contient un grand nombre de configurations unitaires, identiques à celle de la figure 7*
La configuration photorésistante formée compor-
te un grand nombre d'ouvertures circulaires de petit dia-
mètre, dans les zones de points 102, qui sont déposées
sur les surfaces non hachurées du cache de la figure 7.
Les points sont disposés en colonnes décalées l'une de
l'autre de manière à aligner les points de colonnes adja-
centes. Chaque zone verticale délimitée entre les doigts
de gâchette, par exemple les doigts 103 et 104, peut con-
tenir de l'ordre de 24 colonnes de points. Chaque colonne peut contenir par exemple 150 points. Chacun des points correspond au centre d'une cellule hexagonale respective qui doit être formée dans le dispositif élémentaire. Dl autre part, les doigts allongés 103 et 104 aboutissent à
une région de borne de gàchette 105. La région 106 corres-
pond à l'emplacement d'une région de raccordement de bor-
ne de source, comme décrit plus loin.
L'oxyde exposé à travers le dessin photorésis-
tant, formé par le cache de la figure 7,.est éliminé par attaque au moyen d'une solution agressive, appropriée pour produire des orifices, tels que les orifices 110, 111 et 112 représentés sur la figure 8, dans l'oxyde 101. Ces orifices correspondent aux emplacements de trois des
points de cache 102 de la figure 7 et ils sont représen-
tés, sur la figure 8, fortement agrandis mais non à l'é-
chelleo
Après l'opération d'attaque, le cache photo-
résistant est enlevé et la pastille est placée dans un ap-
pareil d'implantation d'ion, pour implanter des atomes de bore dans les zones non recouvertes par la couche d'oxyde iCl. Ainsi, des atomes de bore, de conductivité de type P, sont implantés par les ouvertures 110, 111 et 112. D'
une manière générale, les atomes de bore peuvent être do-
Sés à raison de 5 x 1013 à 1 x 1015 atomes/cm2 et peu-
vent être implantés avec des tensions d'accélération su-
périeures à 5 kV environ.
Cette implantation de bore est suivie d'un en-
foncement par chauffage, pour faire pénétrer les atomes d' impureté de bore plus profondément dans la surface de la pastille, afin de constituer des régions 113, 114 et 115
de type P+, à travers les ouvertures 110, 111 et 112 res-
pectivement. En même temps, une région allongée 116 de type P+, relativement large, située par exemple sous le
doigt 104 du cache de la figure 7, est formée, comme re-
présenté sur la figure 13a. Sur la figure 13a, le doigt 116 est disposé immédiatement entre des régions 117 et 118 de type P+ qui sont dans des colonnes de pointe de part et d'autre du doigt 104, respectivement. De même, un
anneau de garde 120, à canal allongé de type P+, est for-
mé autour de la périphérie du dispositif élémentaire,
dans la région 121 du cache de la figure 7, comme repré-
senté sur la figure 12a.
Pendant l'opération d'implantation.et de péné-
tration du bord, une petite couche d'oxyde se dépose sur la surface d'oxyde visible par les fenêtres 110, 111 et 112, sous la forme de couches d'oxyde 125 à 127 sur la figure 8. Ces couches d'oxyde sont. laissées en place pour servir comme partie d'une fenêtre de diffusion dans une
opération suivante, qui sera décrite à propos de l'implan-
tation de la région de source.
Un deuxième cache photolithographique est ensui-
te appliqué pour éliminer tout l'oxyde de la surface de
la région 100, à l'exception des parties d'oxyde recou-
vrant les régions de type P+ qui ont été diffusées au
moyen du cache de la figure 7. Ce deuxième cache a l'as-
pect général du cache de la figure 7, mais possède un
champ inverse.
Après la formation du dessin de cache photoli-
thographique sur toute la surface, sauf les régions dif- fusées de type P+ , on effectue une attaque de l'oxyde, afin d'obtenir la structure représentée sur la figure 9 pour les régions à points. Chacune des régions d'oxyde 125, 126 et 127 a un diamètre supérieur à 6 microns environ,
après attaque de l'oxyde et enlèvement de la couche pho-
torésistante de la surface supérieure des éléments dto-
xyde 125, 126 et 127.
La pastille est ensuite nettoyée et préparée pour une implantation de phosphore pendant laquelle un
faisceau d'atomes de phosphore est appliqué sur la sur-
face de l'élément, sous une tension de l'ordre de 120 kV,
avec une dose d'implantation de 1 x 1011 à 1 x 10o4 ato-
mes de phosphore par cm 2. Cette implantation produit le revêtement mince superficiel, indiqué sur la figure 9 par la région 130 de type N+, dans toutes les régions qui ne sont pas revêtues par les points ou autres configurations d'oxyde au-dessus des/régions P+ formées au stade de la
figure 8 et définies par le cache de la figure 7. La ré-
gion 130 de type N+ est également obtenue dans les régions
de doigt de contact de gâchette représentées sur la figu-
re 13a. L'implantation 130 de type N+ permet la formation
de la région à haute conductivité suivant l'invention au-
dessous de l'oxyde de gâchette formé ultérieurement, cet-
te région à forte conductivité ayant une densité latérale
constante et un gradient qui va d'une concentration rela-
tivement grande à une concentration relativement petite, à partir de la surface de l'élément au-dessous de l'oxyde
de gâchette et vers le bas dans le corps du dispositif.
Après formation de l'implantation 130 de type N+,
on place la pastille dans un tube d'oxydation et une cou-
che d'oxyde 131i est déposée sur la surface supérieure de la pastille. Ensuite, une couche 132 de polysilicium est formée au-dessus de la couche d'oxyde 131. La couche 132 de polysilicium peutavoir, par exemple, une épaisseur de 5000 Angstroras environ et constitue l'électrode de gàchette du dispositif terminé, après traitement ultérieur
comme décrit plus loin.
La couche 132 de polysilicium est ensuite re-
couverte d'une deuxième couche d'oxyde 133. Un troisième cache est ensuite appliqué à la surface du dispositif de la figure 10 et une protection photorésistante est formée
au moyen de la structure de cache représentée sur la fi-
gure 11. Sur cette figure, les parties opaques du cache photorésistant sont représentées en sombre ou en hachures croisées. La surface du dispositif de la figure 10 est représentée sur la figure 15, après attaque à travers le cache ayant la configuration de la figure 11. Le cache
de la figure 11 comporte, dans les grandes zones hachu-
rées comprises entre les doigtsde contact de gàchette, un ensemble de parties polygonales centrées sur chacun des points 102 du cache de la figure 7. Chacune de ces parties définit, comme décrit plus loin,une cellule polygonale
respective, ces cellules étant reliées en parallèle entre.
les surfaces supérieure et inférieure de l'élément.
Après formation de la configuration photorésis-
tante, au moyen de la structure de cache de la figure 11, sur la surface de la.ouche d'oxyde 133, on effectue une attaque de l'oxyde pour découper des ouvertures polygonales dans la couche d'oxyde 133e Cette attaque laisse subsister une grille hexagonale dans la surface de la couclXe 133 et
au-dessous de la grille photorésistante correspondante.
Les ouvertures polygonales 140, 141 et 142 ainsi obtenues dans la couche d'oxyde 133 sont centrées sur les
régions de points 113, 114 et 115 de type P+, respective-
ment, comme représenté sur la fgure 14 qui est une vue en
2488733-
plan d'une petite partie de la région de cellules polygo-
nales des figures 11 et 15.
La grille d'oxyde 133 qui subsiste sur les figu-
res 14 et 15 sert ensuite de cache pour une attaque sui-
vante du polysilicium. On effectue alors une attaque pour découper des ouvertures polygonales dans la couche 132 de polysilicium,puis on utilise le polysilicium comme cache et on découpe dans la couche d'oxyde 131 des ouvertures hexagonales par attaque de l'oxyde, comme représenté sur la figure 16. Après ces opérations d'attaque, un réseau
polygonal subsiste sur la surface de la couche épitaxia-
le 100 de type N-, ce réseau comprenanjune'couche infé-
rieure d'oxyde 131 et une couche supérieure de polysili-
cium 132 et définissant la gâchette pour les dispositifs qui sont formés ensuite-par les opérations ultérieures
du procédé.
Pendant la formation de la grille hexagonale com-
prenant la gâchette 132 de polysilicium et sa couche sous-
jacente d'oxyde 131, comme illustré par les figures 14, 15 et 16, la même attaque d'oxyde et la même attaque de
polysilicium produisent la structure pour les doigts al-
longés de contact de gâchette, par exemple le doigt 104 représenté sur la figure 7. Ainsi, sur la figure 13b, la couche de polysilicium 132, recouvrant la couche d'oxyde 131, s'étend le long de la surface de l'élément, les bords
extérieurs de la bande 131, 132 servant de bords de cel-
lule qui coopèrent avec les cellules à former pour les régions 117 et 118 de type P+, respectivement. Il en est
de même pour toutes les autres cellules, dans les colon-
d ce lule
nes conzenant les cellules 117 et 118, respectivement.
La couche de polysilicium 132 et la couche d'o-
xyde 131 entourent la périphérie du dispositif, comme re-
présenté sur la figure 12b. La couche de polysilicium est coupée à la périphérie du dispositif et à la région 150,
par des opérations appropriées-de cache et d'attaque, pen-
dant l'attaque de la couche de polysilicium 132 des figu-
res 14 et 15 destinée à former la structure de grille hexa-
gonale, et on obtient des anneaux extérieurs 132a et 132b
(figure 12b).
Après l'attaque de la couche d'oxyde 131 et de la couche de polysilicium 132 par l'opération ci-dessus, on place les pastilles dans un appareil d'implantation. Une implantation de bore est alors appliquée à la surface de la pastille, pour implanter des porteurs de conductivité de type P dans les fenêtres formées dans les revêtements d'oxyde et de polysilicium sur la surface de la pastille, qui forment ainsi un cache pour le faisceau d'implantation
de bore.
Le faisceau de bore peut avoir une tension de 50 kV environ et on applique une dose de 5 x 1013 à 5 x
1014 atomes/cm2. Cette implantation est suivie d'une pé-
nétration par diffusion qui peut varier de 30 minutes à minutes, à une température comprise entre 11500C et 12500C. Cette opération engendre des anneaux 160, 161 et 162 de type P+, représentés sur la figure17, entourant les régions de points individuels 113, 114 et 115 de type P+, respectivement. La région 130 de type N+ est également diffusée plus profondément au-dessous de la surface de la pastille, comme représenté sur la figure 17, pendant la pénétration par diffusion des régions 160, 161 et 162 de
type P+.
Après cette opération de pénétration, la surface extérieure de la pastille est dévitrifiée, au moyen par exemple d'acide fluorhydrique, et la pastille est ensuite à nouveau placée dans un four et exposée à POC13 dans un gaz porteur approprié, pendant 10 à 50 minutes, à une température de 850 à 10000C. Cette opération engendre les anneaux de source N+, par exemple les anneaux 170 et 171
qui entourent les régions 113 et 114 de type P sur la fi-
gure 18. Les anneaux de source respectifs, tels que les anneaux 170 et 171, entourent chaque cellule des milliers
de cellules formées sur la surface du dispositif, les pé-
riphéries hexagonales extérieures de ces anneaux étant es-
pacées de 13 à 15 microns par rapport aux éléments hexago-
naux adjacents. Les anneaux de source 170 et 171 définissent, à
l'intérieur des régions 160 et 161 de type P+, respective-
ment, des canaux hexagonaux, tels que les canaux 172 et 173 sur la figure 18, qui conduisent à la région commune
130 de type N+ au-dessous de l'oxyde de gâchette 131.
Il résulte des opérations ci-dessus que la répar-
tition de donneurs et d'accepteurs dans la régioMk30 de ty-
pe Ns, au-dessous de l'oxyde de g9chette 131, est telle que représentée par le diagramme de la figure 19. Lorsqu'
on compare les figures 19 et 6, on constate que la répar-
tition des donneurs à la surface de la pastille est main-
tenant constante et non variable, comme sur la figure 6.
En outre, la densité de donneurs à la partie supérieure de
la pastille esplus grande que celle qui existe dans la ré-
gion inférieure, ce qui a pour avantage de réduire l'ap-
pauvrissement dans les régions 160 et 161, pendant le fonc-
tionnement du dispositif, afin de réduire la résistance au-dessous des régions de source 170 et 171. Cela réduit
à son tour l'effet du transistor bipolaire, constitué in-
volontairement par les différentes jonctions, et évite les
* difficultés de rupture secondaire que présente ce transis-
tor. Cette structure augmente également l'énergie d'avalan-
che du dispositif.
Comme représenté sur la figure 13c, les régions hexagonales 117 et 118 de type P+ sont également formées pendant les opérations d'implantation P+ et N+ décrites avec référence aux figures 17 et 18. Le bord des cellules, situées dans chacune des colonnes contenant les régions 117 et 118, définit des canaux 180 et 181 disposés au-dessous
des côtés opposés des bandes d'oxyde 131 du doigt de gà-
chette.
Après formation des régions de source par les o-
pérations illustrées par les figures 17 et 18, telles que
les régions de source 170 et 171, le dispositif est à nou-
veau dévitrifié, par exemple par attaqueans l'acide fluo- rhydrique.
Après dévitrification, on place à nouveau la pas-
tille dans un tube.d'oxydation et, comme représenté sur la figure 20, une couche d'oxyde 190 est formée sur toute la surface extérieure du dispositif. Ensuite, une couche 191
de silox est déposée sur la surface d'oxyde. On place a-
lors la pastille dans un tube approprié pour faire étaler le silox. Cette matière est bien connue: c'est un oxyde
de silicium dopé au phosphore, qui peut s'écouler pour cons-
tituer un revêtement vitreux, continu, épousant les con-
tours-de la surface sur laquelle il est placé. De préfé-
rence, la couche de silox 191 contient 7% à 10% de phospho-
re en poids. La couche d'oxyde 190 et la couche de silox
191 sont également déposées sur la région le doigt allon-
gé de gâchette, comme représenté sur la figure 13d, et sur la périphérie extérieure du dispositif de la figure 12b
(non représenté).
Ensuite, et comme représenté sur la figure 21, on applique un quatrième cache à la surface supérieure de la
pastille, pour former sur cette surface un dessin photo-
résistant correspondant à la configuration du cache de la figure 21, o les zones sombres représentent les zones non polymérisées de la matière photorésistante. L'arrangement
de points dans le cache de la figure 21 présente des ori-
fices alignés avec les régions d'implantation initiales P+, telles que les régions 113, 114 et 115, tandis que les lignes telles que les lignes 200 et 2Q1 pour les régions de doigt de gâchette sont situées au-dessus de l'axe des
doigts de g9chette du cachebe la figure 7.
Après formation du cache photorésistant, repré-
Senté en 202 sur la figure 20, les zones centrales de cha-
cune des cellules polygonales sont exposées, et une atta-
que de l'oxyde est effectuée pour éliminer le silox expo-
sé 191, l'oxyde exposé 190 et l'oxyde 125, et pour décou-
vrir la surface supérieure de la région épitaxiale 100 au
centre de chacune des cellules polygonales.
La pastille est ensuite nettoyée et une évapora-
tion d'aluminium est effectuée sur toute la surface supé-
rieure exposée de la pastille, comme représenté par la
couche d'aluminium 210 sur la figure 22.
Sur la figure 22, toutes les régions P+ sont con-
fondues pour définir des cellules 220 et 221 de type P+ qui contiennent les éléments annulaires de source 170 et
171. Les régions 130 de type N+ ont une profondeur supèri-
eure par exemple à 1 micron environ au-dessous de la sur-
face supérieure. Chaque région de type P+ a la configura-
tion désirée, en banquette, au-dessous des anneaux de ty-
pe N+, comme décrit précédemment à propos de la figure 5.
L'effet du cache de.la figure 21 sur les doigts allongés de gâchette est illustré par la figure 13d. On voit que le cache de la figure 21 permet la formation d' une fente dans le dessin photorésistant comprenant des
parties 220 et 221 sur la figure 13d qui laissent un in-
tervalle central au-dessus du revêtement 191 de silox.
Ainsi, pendant l'attaque d'oxyde qui suit la formation
du dessin photorésistant, le-silox exposé 191 sur la figu-
re 13d puis la couche d'oxyde 190 située au-dessous sont
éliminés par attaque, de façon à découvrir la couche infé-
rieure 132 de polysilicium. Ensuite, et comme représenté
sur la figure 13e, le revêtement par une couche d'alumi-
nium 210 est effectué sur toute la surface exposée des
doigts de contact.
L'effet du cache de la figure 21, sur la structu-
re périphérique extérieure du dispositif, est illustré par la figure 12c. Ainsi, le cache de la figure 21 cache la partie périphérique de façon à ce que l'attaque d'oxyde
suivante ouvre-des fenêtres allongées 230 et 231 à tra-
vers la couche de silox 191. Cette double coupure empêche
la polarisation du verre de silox 191.
Le revêtement d'aluminium 210 est ensuite déposé
sur la région exposée de doigt de g9chette, comme repré-
senté sur la figure 12d.
Le cache suivant, à utiliser dans le procédé, permet le dépôt d'un dessin photorésistant pour permettre la formation par attaque de bandes ou de fenêtres 250 et 260 dans chacun des doigts allongés de gâchette, comme
représenté sur la figure 13 f. Ainsi, un dessin photorésis-
tant, approprié, est déposé et une attaque de l'aluminium est effectuée au moyen d'un produit approprié d'attaque
de l'aluminium, de manière à isoler le doigt central en a-
luminium recouvrant seulement la région 116 de type P+. Ce doigt en aluminium sert de contact de gâchette relié à 1' élément 132 de polysilicium qui est lui-même une partie
solidaire du réseau polygonal s'étendant sur toute la sur-
face du dispositif. De cette façon, les doigts de gâchette sont reliés électriquement à un grand nombre de régions
hexagonales individuelles, ce qui assure un bon raccorde-
ment électrique à toute la surface de gachette disponible
pour le dispositif.
En même temps, le cache permet de poursuivre le traitement de la périphérie de fermeture du dispositif, par attaque de la couche dtaluminium dans les régions 230
et 231, comme représenté sur la figure 12e. Sur cette fi-
gure, on voit que la métallisation 210 comporte une ré-
gion annulaire coupée 210a qui est reliée électriquement à la région 132a de polysilicium située au-dessous, afin d'agir comme anneau d'arrêt de champ. Puisque la région
210a est raccordée à l'électrode de drain, la région N-
située au-dessous de l'anneau 210 et à la périphérie exté-
rieure du dispositif ne peut pas s'inverser sous l'effet
d'une charge sur la région 132a de polysilicium. La péri-
phérie extérieure de la métallisation 210 est reliée à un anneau 132b, comme représenté sur la figure 12e, l'anneau
132 agissant comme une plaque de champ.
Après l'attaque de l'aluminium, le revêtement au- to-résistant est enlevé et du silox est déposé sur toute
la surface exposée de la pastille et de tous les disposi-
tifs élémentaires à l'intérieur de la pastille. Cette deu-
xième couche 250 de silox (figure 22) a un rôle de protec-
tion et elle n'est pas soumise à étalement. La couche 250 de silox a une concentration en phosphore inférieure à
celle de la première couche 191, cette concentration pou-
vant être de 2% à 4% en poids.
On applique ensuite au dispositif un sixième ca-
che, sur toute la surface, à l'exception des régions é-
largies de bornes de raccordement pour la gâchette et la source, correspondant aux régions 105 et 106 de la figure
7. La pastille est ensuite immergée dans un bain d'atta-
que du silox qui élimine celui-ci des régions de bornes
et y découvre le revêtement d'aluminium. Le revêtement pho-
torésistant est ensuite enlevé de la pastille et celle-ci
est nettoyée de façon appropriée.
Un métal de face arrière, composé de couches de chrome, nickel et argent, est appliqué à la pastille sous forme d'une électrode arrière 270 qui sert de région de
raccordement de drain pour le dispositif.
ToOE les dispositifs sont ensuite vérifiés de fa-
çon appropriée et séparés de la pastille le long deleurs lignes de trusquinage, comme décrit à propos de la figure
1, puis ils sont nettoyés. Des conducteurs d'électrode ap-
propriés sont ensuite raccordés aux bornes de source et de gâchette et le dispositif est monté dans un bottier qui
peut être relié à l'électrode de drain 270.
L'invention a été décrite ci-dessus avec référen-
ce à un arrangement de type cellulaire pour les cellules
de source, tel que celui qui fait l'objet de la publica-
tion française citée plus haut. L'invention s'applique no-
tamment à des configurations de source imbriquées.
Il est entendu que des modifications de détail peuvent être apportées dans la forme et la mise en oeuvre du procédé suivant l'invention, sans sortir du cadre de celle-ci.

Claims (11)

Revendications
1. Dispositif MOS à effet de champ ou MOSFET pour courant fort, de faible résistance directe, qui comprend:
un élément semi-conducteur ayanti/ne première et une cu-
xième surfaces parallèles, cet élément comportant un corps relativement légèrement dopé avec des impuretés d'un pre-
mier type de conductivité, ce corps s'étendant de la pre-
mière surface à au moins une partie de l'épaisseur de 1' élément; une pluralité de régions locales (220) d'un deuxième type de conductivité, réparties sur la première surface de l'élément et s'étendant vers l'intérieur de cette surface; une pluralité de régions de source (170) du premier type de conductivité, situées dans une région respective de cetteluralité de régions locales et ayant une profondeur inférieureà celle de leur région locale,
respective, et une périphérie extérieure située à l'in-
térieur et à une distance déterminée de la périphérie de la région locale, dans la première surface, de façon à définir de courts canaux 172, de conduction qui peuvent être inversés, chaque région de la pluralité de régions locales étant espacées d'une autre à la première surface par un maillage ou réseau symétrique du corps; une couche isolante de gâchette (131) en forme de maillage ou réseau semblable, s'étendant au-dessus du dit maillage entre les
régions locales et chevauchant les courts Ganaux conduc-
teurs qui entourent les régions locales; une électrode de gâchette (132) en forme de grille, disposée au-dessus de la couche isolante de g9chette; une région conductrice
verticale (130), du premier type de conductivité, s'éten-
* dant du dessous de la couche isolante de gâchette et entre les régions locales adjacentes, vers la deuxième surface de l'élément, cette région conductrice verticale ayant une concentration de dopage supérieure à celle du corps sur une profondeur, mesurée au-dessous de la première surface, qui est inférieure à la profondeur des régions locales; caractérisé en ce que la concentration de dopage dans la région conductrice verticale (130) a une valeur constante
dans la direction latérale de la première surface, au-des-
sous de la couche isolante.
2. Dispositif suivant la revendication 1, caractéri-
sé en ce que la concentration de dopage au-dessous de la couche isolante de gâchette, diminue lorsque la profondeur augmente au-dessous de la première surface, et en ce que la concentration est constante dans la direction latérale
à toute profondeur donnée.
3. Dispositif suivant la revendication 1 ou 2, carac-
térisé en ce qu'une électrode de source (210) est reliée à chacune des régions de source (170) et s'étend sur la première surface, et en ce qu'une électrode de drain (270)
est reliée à la deuxième surface.
4. Dispositif suivant l'une quelconque des revendica-
tions 1 à 3, caractérisé en ce que la région conductrice verticale a une profondeur de 1 micron environ au-dessous
de la première surface.
5. Dispositif suivant l'une quelconque des revendica-
tions 1 à 4, caractérisé en ce que les régions locales (220) et les régions de source (170) ont des périphéries correspondantes qui sont polygonales, et de préférence
hexagonales.
6. Dispositif suivant l'une quelconque des revendica-
tions précédentes, caractérisé en ce que les régions loca-
les (220) comprennent une région centrale profonde (113)
et une périphérie extérieure peu profonde (60), les ré-
gions de source (170) recouvrant les périphéries extérieu-
res peu profondes de leurs régions locales respectives.
7. Dispositif suivant l'une quelconque des revendica-
tions 3 à 6, caractérisé en ce qu'au moins un contact al-
longé de g9chette (94) est déposé sur l'électrode de gè-
chette en forme de grille pour effectuer le contact avec le quadrillage, ce contact allongé de gâchette étant dans
le même plan que l'électrode de source et isolé électri-
quement de celle-ci.
8. Dispositif suivant l'une quelconque des revendica-
tions précédentes, caractérisé en ce que l'élément compor-
te un anneau de garde (120) du deuxième type de conducti-
vité, disposé autour de la périphérie extérieure de la pre-
mière surface.
9. Dispositif suivant la revendication 8, caractérisé en ce que l'anneau de garde est/recouvert par un oxyde (131) et en ce qu'un anneau conducteur (210a) est déposé sur le bord extérieur derloxyde pour agir comme une plaque de champ, l'électrode de source (210) étant déposée au- dessus de la surface intérieure de cet oxyde, celui-ci ayant un revêtement de silox (191) qui comporte un premier et un deuxième intervalles (230,231) situése part et d'autre de
l'anneau de garde et entre la plaque de champ et l'élec-
trode de source.
10. Dispositif suivant l'une quelconque des revendica-
tions précédentes, caractérisé en ce qu'une électrode de source (210) est reliée à chacune des régions de source (170) et s'étend sur la première surface, et en ce qu'une électrode de drain (.270) est reliée à la deuxième surface, la couche isolante de gâchette (131) étant un oxyde et i' électrode de gâchette (132) au-dessus de cet oxyde étant du polysilicium, une couchVde silox (191) recouvrant de préférence cette électrode de gâchette de polysilicium et
isolant l'électrode de gâchette de l'électrode de source.
11. Dispositif de type MOSFET de commutation de puis-
sance, ayantAne résistance directe relativement faible, qui
comprend: une mince pastille plate de silicium monocris-
tallin comportant une partie supérieure en matière de ré-
sistivité relativement élevée et s'étendant dans une sur-
face du corps; au moins une première et une deuxième ré-
gions de source (170) d'un premier type de conductivité danseette première surface du corps, espacées l'une de l'
autre, et une première et une deuxième électrodes de sour-
ce (210) reliées aux première et deuxième régions de sour-
ce; une électrode de drain (270), reliée à la surface op-
posée du corps une couche isolante (131) sur la première surface, disposée entre la première électrode de source et la deuxième électrode de source, et une électrode de
gâchette (132) disposée sur la couche isolante; une pre-
mière et une deuxième régions (220) d'un type de conduc-
tivité opposé au premier type de conductivité, s'étendant
à lPremière surface du corps à des limites situées au-des-
sous de la couche isolante; et une autre région (130) dis-
posée entre la première et la deuxième régions (220), di-
rectement au-dessous de la couche isolante et en contact
avec cette couche isolante, s'étendant à une profondeur don-
née inférieure à l'épaisseur de la partie supérieure du
corps, sa conductivité étant relativement grande par rap-
port à la conductivité de la partie supérieure du corps j
caractérisé en ce-que cette autre région (130) a une con-
centration de dopage sensiblement constante dans la direc-
tion latérale, cette concentration de dopage latéralement
constante diminuant de préférence avec la profondeur.
FR8115675A 1980-08-18 1981-08-13 Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette Granted FR2488733A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06178689 US4593302B1 (en) 1980-08-18 1980-08-18 Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide

Publications (2)

Publication Number Publication Date
FR2488733A1 true FR2488733A1 (fr) 1982-02-19
FR2488733B1 FR2488733B1 (fr) 1984-11-30

Family

ID=22653535

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8115675A Granted FR2488733A1 (fr) 1980-08-18 1981-08-13 Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette

Country Status (9)

Country Link
US (1) US4593302B1 (fr)
JP (1) JPS57109376A (fr)
CA (1) CA1165900A (fr)
CH (1) CH656745A5 (fr)
DE (1) DE3131727A1 (fr)
FR (1) FR2488733A1 (fr)
GB (1) GB2082385B (fr)
IT (1) IT1139374B (fr)
SE (1) SE457035B (fr)

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
DE3322669C2 (de) * 1982-07-08 1986-04-24 General Electric Co., Schenectady, N.Y. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierten Gateelektroden
CA1188821A (fr) * 1982-09-03 1985-06-11 Patrick W. Clarke Mospet de puissance integre
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
FR2537780A1 (fr) * 1982-12-08 1984-06-15 Radiotechnique Compelec Dispositif mos fet de puissance a structure plane multicellulaire
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil
JPS59149058A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Works Ltd Ｍｏｓ型トランジスタ
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPS59231860A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
IE55753B1 (en) * 1983-09-06 1991-01-02 Gen Electric Power semiconductor device with main current section and emulation current section
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
FR2575334B1 (fr) * 1984-12-21 1987-01-23 Radiotechnique Compelec Dispositif mos dont les regions de source sont disposees en bandes paralleles, et procede pour l'obtenir
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
US4682195A (en) * 1985-09-30 1987-07-21 General Electric Company Insulated gate device with configured emitter contact pad
JPS62115873A (ja) * 1985-11-15 1987-05-27 Matsushita Electronics Corp 縦型ｍｏｓ電界効果トランジスタ
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
JPH0758782B2 (ja) * 1986-03-19 1995-06-21 株式会社東芝 半導体装置
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JPS62299085A (ja) * 1986-06-18 1987-12-26 Nec Corp 縦形電界効果トランジスタ
JPH0685441B2 (ja) * 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
JPS6211276A (ja) * 1986-07-18 1987-01-20 Hitachi Ltd 半導体装置の製造方法
US4803533A (en) * 1986-09-30 1989-02-07 General Electric Company IGT and MOSFET devices having reduced channel width
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
US5338693A (en) * 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
JPH0766964B2 (ja) * 1987-01-14 1995-07-19 日本電気株式会社 縦型電界効果トランジスタの製造方法
JPS63293887A (ja) * 1987-05-26 1988-11-30 Nippon Denso Co Ltd 光入力型半導体素子
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
KR910004318B1 (ko) * 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
JPH0247874A (ja) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Ｍｏｓ型半導体装置の製造方法
JPH0783119B2 (ja) * 1988-08-25 1995-09-06 日本電気株式会社 電界効果トランジスタ
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4960723A (en) * 1989-03-30 1990-10-02 Motorola, Inc. Process for making a self aligned vertical field effect transistor having an improved source contact
JPH02266562A (ja) * 1989-04-06 1990-10-31 Ricoh Co Ltd 半導体集積回路装置
JPH0354868A (ja) * 1989-07-21 1991-03-08 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
WO1991003078A1 (fr) * 1989-08-17 1991-03-07 Ixys Corporation Thyristor a grille isolee interruptible
US5381025A (en) * 1989-08-17 1995-01-10 Ixys Corporation Insulated gate thyristor with gate turn on and turn off
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
AT399419B (de) * 1989-09-21 1995-05-26 Int Rectifier Corp Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5243211A (en) * 1991-11-25 1993-09-07 Harris Corporation Power fet with shielded channels
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
JPH06104445A (ja) * 1992-08-04 1994-04-15 Siliconix Inc 電力用ｍｏｓトランジスタ及びその製造方法
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
EP0660396B1 (fr) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Ensemble de dispositif de puissance du type puce MOS et son empaquetage
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
DE69321966T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica Leistungs-Halbleiterbauelement
EP0661735B1 (fr) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Procédé pour fabriquer des circuits intégrés, en particulier des dispositifs semi-conducteurs intelligents de puissance
EP0689239B1 (fr) * 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Procédé de manufacture des dispositifs de puissance en technologie MOS
EP0689238B1 (fr) * 1994-06-23 2002-02-20 STMicroelectronics S.r.l. Procédé de manufacture d'un dispositif de puissance en technologie MOS
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
DE69429915D1 (de) 1994-07-04 2002-03-28 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie
DE69418037T2 (de) * 1994-08-02 1999-08-26 St Microelectronics Srl Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
EP0735591B1 (fr) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Structure d'un dispositif DMOS et sa méthode de fabrication
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
EP0768714B1 (fr) * 1995-10-09 2003-09-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Méthode de fabrication d'un dispositif de puissance avec anneau de guide profond
DE69533134T2 (de) 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
EP0772242B1 (fr) 1995-10-30 2006-04-05 STMicroelectronics S.r.l. Dispositif de puissance en technologie MOS avec une seule dimension critique
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0772244B1 (fr) * 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Dispositif de puissance en technologie MOS avec résistance de sortie et capacité faibles et son procédé de fabrication
US5939752A (en) * 1995-12-12 1999-08-17 Siliconix Incorporated Low voltage MOSFET with low on-resistance and high breakdown voltage
EP0782201B1 (fr) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. Structure intégrée d'un dispositif de puissance en technologie MOS
US5831318A (en) * 1996-07-25 1998-11-03 International Rectifier Corporation Radhard mosfet with thick gate oxide and deep channel region
US5923979A (en) * 1997-09-03 1999-07-13 Siliconix Incorporated Planar DMOS transistor fabricated by a three mask process
US6165821A (en) 1998-02-09 2000-12-26 International Rectifier Corp. P channel radhard device with boron diffused P-type polysilicon gate
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
DE69839439D1 (de) 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
JP2000188395A (ja) * 1998-12-22 2000-07-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19904103B4 (de) * 1999-02-02 2005-04-14 Infineon Technologies Ag IGBT mit verbesserter Durchlaßspannung
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP4198302B2 (ja) 2000-06-07 2008-12-17 三菱電機株式会社 半導体装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6747312B2 (en) * 2002-05-01 2004-06-08 International Rectifier Corporation Rad hard MOSFET with graded body diode junction and reduced on resistance
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
US6870221B2 (en) 2002-12-09 2005-03-22 Semiconductor Components Industries, Llc Power switching transistor with low drain to gate capacitance
DE102004012819B4 (de) * 2004-03-16 2006-02-23 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
US7800135B2 (en) 2005-07-25 2010-09-21 Jean-Michel Reynes Power semiconductor device and method of manufacturing a power semiconductor device
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007081229A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置
JP4286877B2 (ja) * 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
WO2013021727A1 (fr) * 2011-08-05 2013-02-14 富士電機株式会社 Dispositif semi-conducteur et procédé de fabrication de dispositif semi-conducteur
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9812338B2 (en) * 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP2015204375A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP2015204374A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (fr) 2014-08-19 2018-05-02 Vishay-Siliconix Transistor à effet de champ à semi-conducteur d'oxyde de métal à super jonction
JP7173172B2 (ja) * 2019-02-07 2022-11-16 富士電機株式会社 半導体装置および半導体モジュール
JP7404722B2 (ja) 2019-09-06 2023-12-26 富士電機株式会社 半導体装置
JP2020127017A (ja) * 2020-04-02 2020-08-20 ローム株式会社 半導体装置
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2033658A (en) * 1978-10-13 1980-05-21 Int Rectifier Corp Mosfet device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
US4055884A (en) * 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
JPS5374385A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Manufacture of field effect semiconductor device
JPS54885A (en) * 1977-06-03 1979-01-06 Nec Corp Manufacture of field effect transistor
US4148047A (en) * 1978-01-16 1979-04-03 Honeywell Inc. Semiconductor apparatus
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2033658A (en) * 1978-10-13 1980-05-21 Int Rectifier Corp Mosfet device

Also Published As

Publication number Publication date
SE8104485L (sv) 1982-02-19
CH656745A5 (de) 1986-07-15
US4593302B1 (en) 1998-02-03
SE457035B (sv) 1988-11-21
JPS57109376A (en) 1982-07-07
IT1139374B (it) 1986-09-24
FR2488733B1 (fr) 1984-11-30
GB2082385A (en) 1982-03-03
US4593302A (en) 1986-06-03
DE3131727A1 (de) 1982-03-11
GB2082385B (en) 1985-02-06
DE3131727C2 (fr) 1987-11-12
CA1165900A (fr) 1984-04-17
IT8123533A0 (it) 1981-08-14
JPH0370371B2 (fr) 1991-11-07

Similar Documents

Publication Publication Date Title
FR2488733A1 (fr) Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l&#39;oxyde de gachette
EP0068945B1 (fr) Transistor bipolaire à commande par effet de champ au moyen d&#39;une grille isolée
US4680853A (en) Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
EP0057126B1 (fr) Procédé de fabrication d&#39;une structure de transistors
FR2662025A1 (fr) Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2559958A1 (fr) Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
FR2481519A1 (fr) Dispositif photovoltaique et procede de fabrication
FR2496983A1 (fr) Procede de fabrication par auto-alignement d&#39;un dispositif semiconducteur comportant un igfet de dimension tres faible
EP0022388B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ du type DMOS à fonctionnement vertical
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2616966A1 (fr) Structure de transistors mos de puissance
US4101351A (en) Process for fabricating inexpensive high performance solar cells using doped oxide junction and insitu anti-reflection coatings
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
EP3550622B1 (fr) Circuit intégré à transistors bipolaires
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
TWI313067B (en) Photovoltaic conversion device and production process therefor
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
KR20140054001A (ko) 랩 쓰루 접속을 갖는 광전지
JP6058881B2 (ja) フォトダイオード、その製造方法及びそれを含むフォトセンサ

Legal Events

Date Code Title Description
ST Notification of lapse