FR2496983A1 - Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible - Google Patents

Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible Download PDF

Info

Publication number
FR2496983A1
FR2496983A1 FR8123714A FR8123714A FR2496983A1 FR 2496983 A1 FR2496983 A1 FR 2496983A1 FR 8123714 A FR8123714 A FR 8123714A FR 8123714 A FR8123714 A FR 8123714A FR 2496983 A1 FR2496983 A1 FR 2496983A1
Authority
FR
France
Prior art keywords
layer
silicon
region
configuration
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8123714A
Other languages
English (en)
Other versions
FR2496983B1 (fr
Inventor
Jose Solo De Zaldivar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2496983A1 publication Critical patent/FR2496983A1/fr
Application granted granted Critical
Publication of FR2496983B1 publication Critical patent/FR2496983B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROCEDE DE FABRICATION D'UN CIRCUIT INTEGRE COMPORTANT AU MOINS UN TRANSISTOR A EFFET DE CHAMP A GRILLE ISOLEE (IGFET). SUR UNE SURFACE DE SILICIUM 2, ON FORME SUCCESSIVEMENT UNE COUCHE D'OXYDE DE GRILLE 15 ET UNE COUCHE DE SILICIUM DOPEE 16 QUI, PAR ATTAQUE CHIMIQUE, A L'AIDE D'UN MASQUE 17 CONTENANT DU NITRURE DE SILICIUM, SONT AMENEES DANS UNE CONFIGURATION COMPRENANT L' (LES) ELECTRODE(S) DE GRILLE 5, 16A, B ET DES INTERCONNEXIONS 16C. DANS LES PARTIES SUPERFICIELLES NON SITUEES AU-DESSOUS DU MASQUE 17,ON IMPLANTE DES IONS AZOTE. ON N'OXYDE THERMIQUEMENT QUE LES BORDS DE LA CONFIGURATION DE SILICIUM 16. PAR IMPLANTATION IONIQUE, ON FORME LES ZONES DE SOURCE ET DE DRAIN 23, 24, 27, 28, LES ELECTRODES DE GRILLE SERVANT DE MASQUES. EVENTUELLEMENT, ON PEUT REGLER LA TENSION DE SEUIL EN IMPLANTANT DES IONS DANS LA REGION DE CANAL A TRAVERS L'ELECTRODE DE GRILLE. L'INVENTION S'APPLIQUE NOTAMMENT A LA FABRICATION DE PAIRES COMPLEMENTAIRES D'IGFET, DANS LAQUELLE UN TRANSISTOR EST REALISE DANS UNE ZONE 11 EN FORME DE CUVETTE, LIMITEE PAR UNE JONCTION PN 14 ABOUTISSANT A LA SURFACE ENTRE UNE ZONE D'INTERRUPTION DE CANAL 13 DE TYPE P DOPEE AU BORE ET UNE ZONE D'INTERRUPTION DE CANAL LIMITROPHE 7 DE TYPE N DOPEE AU PHOSPHORE. APPLICATION : FABRICATION DE SEMICONDUCTEURS.

Description

"Procédé de fabrication d'un dispositif semiconducteur."
L'invention concerne un procédé de fabrication d'un dis-
positif semiconducteur muni d'un substrat semiconducteur de silicium comportant au moins un transistor à effet de champ à grille isolée, procédé suivant lequel on réalise sur la sur-
face du substrat de silicium une couche de silice sur laquel-
le on forme une couche de silicium dopée, après quoi on re-
couvre la couche de silicium d'une couche de masquage et, par attaque chimique, on donne à la couche de masquage et à
la couche de silicium située au-dessous de celle-ci une con-
figuration comportant au moins une électrode de grille, pour
procéder ensuite à l'implantation d'ions azote dans les par-
ties de la surface de silicium qui ne sont pas situées au-
dessous de la couche de silicium, après quoi, par oxydation
thermique, on oxyde les parties mises à découvert de là con-
figuration de silicium pour réaliser ensuite, par implanta-
tion ionique, des zones de source et de drain dans des parties de la surface de silicium qui ne sont pas situées au-dessous
de la configuration de silicium.
Un procédé du genre décrit dans le préambule est connu
f de la demande de-brevet néerlandaise NO 7902878 de la Deman-
deresse publiée avant examen.
Pour la fabrication par auto-alignement de transistors
à effet de champ à grille isolée, on a conçu différentes mé-
thodes ayant en commun la particularité d'utiliser l'électro-
de de grille, combinée ou non au masque superposé à celle-ci et servant à la formation de l'électrode de grille, comme masque de dopage lors du dopage des zones de source et de drain. Le plus souvent; l'électrode de grille est alors constituée par du silicium polycristallin et, pour éviter le court-circuit entre l'électrode de grille et les zones de source et de drain, il est nécessaire de recouvrir au moins le bord de l'électrode de grille d'une couche isolante,
par exemple par oxydation thermique.-Pour éviter, entre au-
tres, de rencontrer des difficultés au cours du dopage des zones de source et de drain et au cours de la formation de
fenêtres de contact sur ces zones, il est opportun que, du-
rant l'oxydation thermique de l'électrode de grille, les par-
ties de la surface de silicium qui ne sont pas situées au-
dessous de l'électrode de grille, soient protégées contre l'oxydation. Suivant une première méthode, décrite dans le brevet
néerlandais NI 161305 déposé par la Demanderesse, on peut réa-
liser cela en recouvrant la surface de silicium, avant de for-
mer l'électrode de grille en silicium polycristallin, d'une couche de masquage contre l'oxydation contenant du nitrure de silicium, couche sur laquelle on réalise l'électrode de grille, après quoi toute l'électrode de grille est recouverte d'une couche d'oxyde obtenue par voie thermique. Toutefois, cette méthode présente, entre autres, l'inconvénient que le diélectrique au-dessous de l'électrode de grille contient du nitrure de silicium, ce qui, parfois, peut donner lieu à des
instabilités et à d'autres effets indésirables.
C'est pour cela qu'on a conçu une seconde méthode, décri-
te dans la demande de brevet néerlandaise précitée n0 7902878
de la Demanderesse. Dans ce cas, au lieu d'utiliser une cou-
che de nitrure de silicium, on effectue une implantation d'ions azote dans les régions superficielles destinées aux zones de source et de drain, l'électrode de grille étant masquée contre cette implantation. Au cours de l'oxydation thermique qui suit cette opération et qui consiste à recouvrir toute l'électrode de grille d'une couche d'oxyde, les parties de la surface de silicium contiguës à l'électrode de grille
et implantées d'ions azote, sont protégées contre l'oxydation.
Pour la réalisation par auto-alignement de transistors à effet de champ de dimensions très faibles dans des circuits intégrés monolithiques de grande compacité, aucune de ces méthodes ne fournit une solution satisfaisante. En premier
lieu, pour ne pas courir le risque que le silicium polycris-
tallin ne soit entièrement oxydé sur toute son épaisseur, il y a lieu de surveiller de près l'oxydation thermique, alors
que la couche de silicium doit être relativement épaisse.
Il est cependant difficile de pratiquer par attaque chimique des ouvertures très étroites dans des couches épaisses de ce genre. D'autre part, il ne faut pas que l'oxyde recouvrant l'électrode de grille soit trop mince. En effet, un dépôt de silicium polycristallin présente une surface rugueuse, et une couche d'oxyde qu'on fait croître sur ce dépôt présente des défauts dits "trous d'épingle" si elle est trop mince, ce qui peut provoquer le court-circuit, par exemple, avec une
métallisation s'étendant sur celle-ci.
La présence d'une couche épaisse d'oxyde sur l'électrode de grille présente cependant un inconvénient important. En effet, pour la détermination de la tension de seuil, il est le plus souvent nécessaire d'opérer une implantation ionique dans la région de canal. De préférence, pour des transistors
à effet de champ de dimensions très faibles, on effectue cet-
te implantation à un moment le plus avancé possible du proces-
sus pour limiter dans la mesure du possible le nombre d'éta-
pes suivantes de traitement thermique, étapes qui risquent de faire continuer inopportunément la diffusion des atomes de dopage déjà présents. C'est pour cela que, de préférence, on
effectue cette implantation après la réalisation de l'électro-
de de grille. Toutefois, cela est pratiquement impossible en
présence d'une couche épaisse d'oxyde sur l'électrode de gril-
le. Finalement, la présence de couches épaisses de silicium et d'oxyde de silicium peut donner lieu à des problèmes par rapport au bon recouvrement par d'autres couches isolantes réalisées ultérieurement, du fait que la présence de ces cou-'
ches épaisses peut alors provoquer, entre autres, l'interrup-
tion d'une piste métallique croisant l'électrode de grille ou les pistes d'interconnexion appartenant à la configuration
de silicium.
L'invention vise, entre autres, à indiquer un procédé
pour la fabrication par auto-alignement d'un dispositif semi-
conducteur comportant un transistor électriquement stable à effet de champ à grille isolée de dimensions très faibles, procédé permettant d'obtenir un bon recouvrement et d'éviter
la présence de couches épaisses d'oxyde, notamment sur l'élec-
trode de grille, tandis qu'il permet en outre de supprimer, comparativement aux techniques connues, un masque d'ouverture
des fenêtres de contact exactement aligné.
L'invention se base, entre autres, sur l'idée que le but visé peut être atteint par l'application d'une combinaison appropriée d'implantation d'azote et de nitrure de silicium
comme facteurs inhibiteurs d'oxydation.
Conformément à l'invention, un procédé du genre décrit dans le préambule est caractérisé en ce qu'on réalise, comme
couche de masquage, une couche contenant du nitrure de sili-
cium et masquant la couche de silicium sous-jacente contre
ladite oxydation thermique.
Le procédé conforme à l'invention présente des avantages importants. Comme l'électrode de grille n'est pas oxydée
dans le sens de l'épaisseur, on peut utiliser pour l'électro-
de de grille et les pistes d'interconnexion une couche de silicium relativement mince qui garde son épaisseur originale durant le processus. De plus, étant donné qu'une couche de nitrure de silicium a une densité suffisamment grande même
pour une faible épaisseur et qu'elle ne présente pas de dé-
fauts même si elle est déposée sur une surface relativement rugueuse,, il est possible d'utiliser également une couche de nitrure de silicium relativement mince comme masque sur la couche de silicium. Ainsi, pour la détermination de la tension c de seuil; on obtient la possibilité de réaliser sans problèmes dans la région de canal une implantation ionique à travers l'électrode de grille et la couche isolante superposée à celleci. Comme il ne se trouve pas de nitrure de silicium
au-dessous de l'électrode de grille, on obtient une caracté-
ristique stable, alors que l'épaisseur totale relativement
faible de la couche de silicium et de la couche isolante sus-
jacente assure un bon recouvrement par d'autres couches iso-
lantes et par des pistes conductrices de croisement.
De plus, l'invention fournit la possibilité d'utiliser de très faibles concentrations en ions azote. En effet, la Demanderesse a constaté que l'effet inhibiteur d'oxydation des ions azote dépend fortement du dopage du silicium, et que, pour une dose d'ions relativement faible, par exemple de 3.1015 ions par cm2 ou moins, une implantation de ce genre n'a plus d'effet sur une électrode de grille en silicium poly- cristallin à concentration de dopage élevée. Toutefois, pour des zones de source et de drain d'une profondeur très faible, par exemple de 0,3 à 0,5pm, de plus fortes doses d'ions sont
inopportunes à cause de la grande densité des défauts cristal-
lins qui en résultent. De plus, il serait alors nécessaire de créer encore une autre couche isolante sur l'électrode de grille pour éviter le contact avec des pistes métalliques de croisement. Suivant un mode de réalisation préférentiel important, on procède, après la formation des zones de source et de drain, à la création d'une autre couche isolante recouvrant toute la surface, par exemple une couche de silice déposée par voie pyrolithique, couche dans laquelle on pratique ensuite des fenêtres de contact. Comme la vitesse d'attaque de la silice et du nitrure de silicium présente de grandes différences
dans la plupart des processus d'attaque chimique, la configu-
ration de silicium sera masquée contre ce processus d'atta-
que aux endroits situés au-dessous du nitrure, de sorte que ces étapes de masquage et d'attaque sont moins critiques que, par exemple, dans le cas o la configuration de silicium
n'est recouverte que d'une couche d'oxyde.
L'invention est particulièrement intéressante pour la
fabrication de circuits intégrés munis de transistors com-
plémentaires à effet de champ à grille isolée, circuits dans
lesquels les deux transistors sont entourés d'une configura-
tion d'oxyde au moins partiellement noyé et dans lesquels l'un des transistors est réalisé dans une région qui, au sein du substrat semiconducteur, est entièrement entourée d'une région de substrat de type opposé et forme avec celle-ci
une jonction pn aboutissant à la configuration d'oxyde noyé.
Outre que par les mesures déjà citées, la compacité d'une
telle structure peut être notablement accrue par l'applica-
tion de zones d'interruption de canal dopées au bore et au
phosphore, comme décrit dans la suite de cet exposé.
De préférence, la couche de masquage sur la configuration de silicium est constituée par une couche d'oxyde obtenue par voie thermique très mince et une couche de nitrure de silicium superposée à celle-ci. Avantageusement, l'épaisseur de la couche de nitrure est alors de 60 nm au maximum, celle de la couche d'oxyde obteniepar voie thermique de 20 nm au maximum et celle de la configuration de silicium de 350 nm au maximum. Dans des couches minces de ce genre, il est possible - de former par attaque chimique des bandes très étroites sans
que cela pose beaucoup de problèmes.
La description qui va suivre en regard des dessins anne-
xés, donnés à titre d'exemple non limitatif, permettra de
mieux comprendre comment l'invention est réalisée.
Les figures 1 à 15 représentent schématiquement et en
coupe transversale les étapes successives du procédé de fabri-
cation d'un dispositif semiconducteur conforme à l'invention.
La figure 16 représente schématiquement et en vue de dessus le dispositif achevé, la figure 15 représentant une
coupe suivant la ligne XV-XV.
La figure 17 représente une coupe de détail suivant la
ligne XVII-XVII de la figure 16.
Les figures sont schématiques et ne sont pas à l'échelle.
Dans les coupes transversales, des zones semiconductrices de
même type de conductivité sont hachurées dans le même sens.
En règle générale, des parties correspondantes sont indiquées
par les mêmes références.
Les figures 1 à 15 représentent schématiquementetencoupe transversale les étapes successives du procédé conforme à l'invention. Dans cet exemple, il s'agit de la fabrication de transistors complémentaires à effet de champ à grille isolée, mais le procédé conforme à l'invention convient très bien aussi pour la fabrication de transistors discrets à effet de champ. On part (voir figure 1) d'un substrat de silicium 1 en forme de disque, dans cet exemple un disque de silicium de type n d'une résistivité de l'ordre de 4 Ohm.cm (concentration de dopage de l'ordre de 1,2.101 atomes (cm3), d'une épaisseur de l'ordre de 500 >am et avec une surface 2 à orientation <100 >. Par oxydation thermique, on recouvre la
surface d'une couche d'oxyde mince 3 (d'une épaisseur d'envi-
ron 30 nm). Sur cette couche, on dépose d'une manière connue une couche de nitrure de silicium 4 d'une épaisseur d'environ nm, à partir d'un mélange gazeux contenant du NH3 et du
silane (SiH4).
Pour la formation d'une configuration d'oxyde, on recou-
vre maintenant la couche de nitrure de silicium 4 d'un masque de laque photosensible 5 (figure 1) dans les régions o il
faudra créer les transistors complémentaires à effet de champ.
Ensuite, on élimine par attaque chimique les parties des couches 3 et 4 qui ne sont pas recouvertes par le masque de laque photosensible. L'attaque chimique peut se faire d'une
manière quelconque, par exemple au moyen de décapants connus.
Toutefois, de préférence, on élimine la couche de nitrure de
silicium 4 par attaque chimique au plasma, après quoi on éli-
mine la couche d'oxyde 3 par attaque avec une solution tam-
ponnée d'acide fluorhydrique.
Après l'élimination de la couche de laque photosensible
par plasma d'oxygène, on procède à l'implantation d'ions don-
neurs 6 pour la formation des zones d'interruption de canal 7, implantation contre laquelle les couches 3 et 4 servent de masque, voir figure 2. Comme ions donneurs, on peut utiliser par exemple des ions d'arsénic. Toutefois, dans cet exemple, on effectue de préférence une implantation d'ions phosphore pour des raisons qui seront expliquées dans la suite de cet exposé. L'implantation a lieu à une énergie de 50 keV et à
une dose de 3.1012P+ ions par cm2.
Par oxydation thermique dans un mélange d'oxygène et d'hydrogène à 1150WC durant 20 minutes environ, on forme ensuite dans les parties de surface non recouvertes par le
masque contre l'oxydation 3,4 une couche d'oxyde 8 partielle-
ment noyée dans le substrat de silicium, voir figure 3. Les zones d'interruption de canal 7 sont alors diffusées plus
profondément dans le substrat.
Ensuite, on forme un masque de gravure 9 en laque photo-
sensible qui, à l'endroit d'un premier transistor à effet de
champ à créer, laisse à découvert le masque contre l'oxyda-
tion 3, 4 ainsi qu'une partie marginale de la configuration
d'oxyde qui entoure ce masque, et on élimine avec une solu-
tion tamponnée d'acide fluorhydrique les parties de la confi-
guration d'oxyde 8 qui ne sont pas recouvertes par le masque 9. Ensuite, (voir figure 4), on effectue une implantation d'ions de bore 10 (Bil# 120 keV, 4.10 ions/cm. Les ions pénètrent à travers les couches 3 et 4 sans pénétrer pour autant dans les régions situées au-dessous du masque de laque photosensible 9. Cette implantation sert à la formation de la région ou "poche" Il de type p qui, après l'élimination au
plasma d'oxygène du masque de laque photosensible 9, est sou-
mise à une diffusion ultérieure à 11501C durant 15 heures environ. Cette diffusion s'effectue à peu près entièrement sous azote, mais elle débute sous oxygène à 900"C durant 7 minutes, période initiale o est formée sur la surface de silicium une couche d'oxyde 12 d'une épaisseur de l'ordre de
nm. (voir figure 5).
Après cette étape de diffusion, on procède à une autre
implantation de bore pour la formation d'une zone 13 d'inter-
ruption de canal dans la région 11. Pour cette implantation, on utilise des ions BF2 10', à une dose de 3,5.1013 ions par
cm2 et à une énergie de 65 keV. Les doses d'ions pour la for-
mation des zones d'interruption de canal 7 et 13 sont choi-
sies de façon que, dans le dispositif achevé, la tension de seuil parasitaire soit de l'ordre de 15 volts, tension de seuil à laquelle, à travers une piste conductrice isolée, un
canal d'inversion est formé dans la surface de silicium sous-
jacente. L'implantation BF2 est masquée par les couches 3, 4
et 8 mais ne pénètre pas à travers la mince couche d'oxyde 12.
Ensuite, par une oxydation ultérieure effectuée à 10000C durant 6 heures, l'épaisseur de la configuration d'oxyde 8 est augmentée jusqu'à 900 nm environ, étape durant laquelle
s'opère une diffusion ultérieure de la région 11 (figure 6).
Il est très important que, durant tous les traitements thermiques décrits jusqu'ici, la paroi de la région 11 ne se déplace pratiquement pas dans le sens latéral, au moins à proximité de la surface. Cela résulte du fait que, dans le silicium, le phosphore et le bore ont à peu près le même coefficient de diffusion à la même température. De ce fait, la diffusion latérale des zones contiguës 7 et 13 d'une part et 7 à 11 d'autre part est largement compensée et, au bord
de la région 11, la jonction pn 14 est pratiquement perpen-
diculaire à la surface. Par conséquent, le contour de la "poche" Il continue à coïncider pratiquement avec le bord de la fenêtre d'implantation formée dans le masque de laque photosensible 9. L'espace occupé par la région I1 s'en trouve notablement limité comparativement aux procédés connus dans lesquels on n'utilise pas de zones d'interruption de canal
contiguës dopées au bore et au phosphore.
Ensuite, on élimine la couche de nitrure 4 au plasma
(voir figure 6) pour procéder immédiatement aprèsà l'élimina-
tion de la couche d'oxyde restante 3 par attaque chimique avec
une solution tamponnée d'acide fluorhydrique. Ce dernier pro-
cessus d'attaque est poursuivi jusqu'à élimination de 100 nm environ de la configuration d'oxyde (figure 7). Ainsi, on donne une pente plus rapide au bord de la configuration
d'oxyde, ce qui, lors des étapes suivantes du processus, per-
met d'obtenir une meilleure définition et une meilleure repro-
ductibilité des zones de source et de drain à créer, ainsi que
d'éviter des courts-circuits.
Ce procédé de réalisation de la région 11 et des zones d'interruption de canal 7 et 13 n'offre pas seulement de l'intérêt dans le cadre de l'exemple décrit dans cet exposé, mais est avantageux aussi dans tous les cas o on Utilise
une structure de "poche" de ce genre munie de zones d'inter-
ruption de canal.
Dans les parties superficielles non recouvertes de la région 11 et de la région de substrat 1, on forme maintenant des transistors complémentaires à effet de champ à grille isolée. A cet effet, on procède d'abord à la formation par oxydation thermique d'une couche de silice 15, "l'oxyde de
porte", dans ces régions superficielles, voir figure 8. L'é-
paisseur de cette couche 15 est de l'ordre de 50 nm.
Sur cette couche d'oxyde 15, suivant des méthodes cou-
rantes, on forme une couche de silicium polycristallin dopée 16. La couche de silicium 16 a une épaisseur de l'ordre de 300 nm. Au cours de la croissance ou après celle-ci, cette couche est dopée au phosphore jusqu'à ce que la résistance
de couche soit de l'ordre de 30 Ohm par carré. Dans cet exem-
ple, on réalise le dopage de la couche 16 par diffusion dans
un four de diffusion, à partir d'un mélange de PH3 et d'oxy-
gène. Après l'élimination de la couche de verre de phosphore formée au cours de cette étape, on réalise sur la couche de silicium fortement dopée 16 de type n. par une oxydation
thermique légère, une couche d'oxyde très mince d'une épais-
seur de l'ordre de 15 nm (non représentée sur la figure), et sur cette couche on dépose une couche de nitrure de silicium d'une épaisseur de 55 nm. Cette couche de nitrure de silicium avec la couche d'oxyde très mince sous-jacente constitue une
couche de masquage contre l'oxydation, indiquée-par la réfé-
rence 17 sur la figure.
Sur la couche de masquage 17, on réalise un masque de
laque photosensible 18 aux endroits o il faut former une con-
figuration de silicium à partir de la couche 16, c'est-à-dire
aux endroits des électrodes de grille et des pistes de con-
nexion conductrices.
Ensuite (voir figure 9), on donne à la couche de masquage 17 et à la couche de silicium sous-jacente 16 la forme d'une configuration constituée par des électrodes de grille 16A et 16B et des conducteurs de connexion 16C. Etant donné les faibles dimensions en largeur de la configuration de silicium, on préfère effectuer cette attaque chimique entièrement au plasma. Après l'élimination du masque de laque photosensible 18, on implante dans les parties de la surface de silicium qui ne sont pas situées au-dessous de la couche de silicium 16, des ions azote (N) 19, à-une dose de l'ordre de 2.5;10 2 2
ions par cm et à une énergie de 100 keV. Etant donné la fai-
ble profondeur des zones de source et de drain à créer, la dose d'ions azote est choisie basse, de préférence entre
2,1015 et 3.1015 ions par cm2. Dans ce cas, l'effet anti-
oxydant est satisfaisant et la perturbation cristalline ne pénètre pas profondément dans le silicium. Les ions azote pénètrent dans le silicium en traversant la couche d'oxyde 15. Ensuite, on procède à une oxydation thermique dans une atmosphère d'oxygène contenant 13 % d'hydrogène environ.à
10500C durant 3 heures environ. Les régions de silicium im-
plantées d'ions azote et à dopage relativement faible, ne sont pratiquement pas oxydées. Toutefois, les bords de la configuration de silicium non implantés et non recouverts de nitrure de silicium sont recouverts d'une couche d'oxyde 20
d'une épaisseur de 300 nm (voir figure 10j.
Ensuite, on forme sur la surface-un masque de laque photosensible non critique 21 (figure 11) qui recouvre au moins la région du transistor à canal p et laisse à découvert la région du transistor à canal n à créer. Par implantation -
d'ions d'arsénic 22 à une dose de 2.10 cm, et à une éner-
gie de 150 keV) on réalise ensuite dans la région 11 les zones de source et de drain 23, 24 de type n du transistor à
canal n. Ensuite, on élimine le masque 21 au plasma d'oxygè-
ne et on forme (voir figure 12) un nouveau masque de laque photosensible non critique 25 qui recouvre au moins la région du transistor à canal n et laisse à découvert la-région du transistor à canal p. Par implantation d'ions BF2 26 (à une dose de 5.îo14 cm et à une énergie de 150 keV) on réalise ensuite les zones de source et de drain 27, 28 du transistor
2496-983
à canal p. Lors des implantations de source et de drain, les
électrodes de grille oxydées et recouvertes de nitrure de si-
licium servent de masque d'implantation.
Etapt donné la faible profondeur de pénétration (de lbrdre de 0,2 Pim) des zones de source et de drain implantées,
il est nécessaire d'utiliser un masquage séparé pour l'im-
plantation des transistors à canal n et à canal p. Sans éliminer le masque de laque photosensible 25, on procède maintenant, pour la détermination de la tension de - seuil du transistor à canal p. à une autre implantation, cette fois d'ions Bil effectuée suivant les flèches 26 à une énergie, par exemple de 180 keV, telle que les ions pénètrent dans la région de canal en traversant la couche de masquage 17 ainsi que l'électrode de grille 16B et la couche d'oxyde * 15. Etant donné l'épaisseur relativement faible des couches
17 et 16, cela ne nécessite pas des énergies trop importantes.
Le procédé conforme a l'invention offre donc la possibilité de réaliser sans masquage -supplémentaire, et seulement lors de
l'une des dernières étapes de processus, l'implantation ser-
vant à déterminer la tension de seuil.
---- Toujours par attaque au plasma d'oxygène, on.élimine le masque de laque photosensible 25 pour former ensuite un nouveau masque de laque photosensible 29 (voir figure 13). A l'aide de ce masque, on enlève ensuite la couche de masquage
17 aux emplacements des contacts de la- configuration de si-
licium 16 en éliminant la couche de nitrure de silicium par attaque au plasma et la couche d'oxyde sous-jacente d'une épaisseur de 15 nm par attaque avec une solution tamponnée
d'acide fluorhydrique. Ces opérations laissent au moins par-
tiellement subsister la couche d'oxyde 20 d'une épaisseur -
de 300 nm située sur le bord de la configuration de silicium
16. Ensuite, après élimination du masque de laque photosen-
sible 29 au plasma d'oxygène, on forme sur toute la surface une autre couche d'oxyde, dans cet exemple une couche d'oxyde 30 formée par voie pyrolithique, voir figure 14. Ensuite, on procède à une étape defixation et de diffusion au cours de laquelle, simultanément, les zones implantées sont recuites
et les zones de source et de drain sont amenées à leur épais-
seur définitive de l'ordre de 0,5pm. A cet effet, on soumet
le disque de silicium à un traitement thermique à une tem-
pérature de 1000WC dans une atmosphère de PH3, d'oxygène et d'azote et d'une durée de 30 minutes environ. Après cela, comme étape Suivante, (voir figure 14), on forme un masque de laque photosensible 31, soit le masque de contact, et on élimine, dans les fenêtres de contact laissées par ce masque, la couche d'oxyde 30 sur la surface des zones de source et de drain et aux emplacements des contacts de la configuration de silicium 16 pour réaliser ensuite de manière connue la métallisation (figure 15) après élimination du masque de
laque photosensible 31.
La structure définitive obtenue est représentée sur la
figure 16 en vue de dessus et sur la figure 15 en coupe trans-
versale suivant la ligne XV-XV de la figure 16. Sur la figure 16, les contours de la métallisation 32 sont indiqués par des traits interrompus et les contours de la configuration de silicium 16 par des traits pleins. Les fenêtres de contact sont indiquées par des diagonales. Comme il ressort de la figure 16, on a laissé dans les zones de source 23 et 27 des régions Kl et K2 o, dans cet ordre, la "poche" 11 et la région de substrat 1 affleurent la surface, o elles sont
mises en contact avec la métallisation de source. Avantageu-
sement, on utilise une métallisation à l'aluminium contenant 0,5 % de silicium et pulvérisée sur une épaisseur de l'ordre de 1,2/um. La couchemétallique 32 peut être définie par exemple au moyen d'un masque de laque photosensible et par
attaque chimique au plasma.
Dans certains circuits, il peut y avoir intérêt à dis-
poser d'un condensateur indépendant de la tension. En effet, le procédé conforme à l'invention offre la possibilité de prévoir un condensateur de ce genre sans que cela nécessite des étapes supplémentaires. Si, par exemple, on n'élimine pas à un endroit déterminé la couche de masquage 17 sur la piste conductrice 16C en silicium polycristallin (figure 14),
il est possible, au lieu de former la métallisation 32 direc-
tement sur le silicium, de la superposer à la couche de ni-
trure; voir figure 17, qui représente une coupe transversale suivant la ligne XVII-XVII de la figure 16. La structure 16c, 1cé, 32 constitue alors un condensateur indépendant de la tension 16C et 32 servant de plaques de condensateur et la
couche 17 faisant fonction de diélectrique.
Bien que, dans l'exemple ci-dessus, on ait décrit la fabrication de transistors complémentaires à effet de champ, le procédé conforme à l'invention, dans lequel, comme moyen antioxydant, on utilise tant une implantation d'ions azote qu'un masquage au nitrure de silicium dans une combinaison adéquate, peut également être intéressant pour la fabrication de dispositifs qui comportent seuls des transistors à canal n ou seuls des transistors à canal p. De plus, l'invention n'est nullement limitée à la fabrication de transistors de type à enrichissement. Si, par exemple, avant la formation
de la couche d'oxyde 15, on implante dans la surface de sili-
cium mise à découvert une couche de canal superficielle de même type de conductivité que les zones de source et de drain, il est possible, pour la fabrication d'un transistor à effet de champ de type à appauvrissement, d'effectuer les autres
étapes de processus de la même manière que dans l'exemple ci-
té ci-dessus.
Le procédé conforme à l'invention offre notamment de l'intérêt en relation avec l'application d'une configuration d'oxyde 1 au moins partiellement noyée, telle que décrit en
regard des figures. En effet, on obtient ainsi la plus gran-
de compacité possible. Toutefois, l'invention peut être avan-
tageusement appliquée même en l'absence d'une configuration
d'oxyde de ce genre.
Au lieu desdites couches de nitrure de silicium, on peut utiliser aussi des couches inhibitrices d'oxydation qui
ne consistent pas exclusivement en Si3N4, telles que des cou-
ches d'oxy-nitrure de silicium qui, outre du Si3N4, comportent
de l 'oxygène.

Claims (10)

REVENDICATIONS:
1. Procédé de fabrication d'un dispositif semiconduc-
teur muni d'un substrat semiconducteur de silicium (1) com-
portant au moins un transistor à effet de champ à grille -
oS isolée, procédé suivant lequel on réalise sur la surface (2) du substrat de silicium une couche de silice (15) sur laquelle on forme une couche de silicium dopée (16), après quoi on recouvre la couche de silicium (16) d'une couche de masquage
(17) et, par attaque chimique, on donne à la couche de mas-
quage et à la couche de silicium située au-dessous de celle-
ci une configuration comportant au moins une électrode de grille (16 A, B) , pour procéder ensuite à une implantation d'ions azote (19) dans les parties de la surface de silicium qui ne sont pas situées au-dessous de la couche de silicium
(16), après quoi, par oxydation thermique, on oxyde les par-
ties mises à découvert de la configuration de silicium pour réaliser ensuite, par implantation ionique, des zones de source et de drain (23, 24, 27, 28) dans des parties de la surface de silicium qui ne sont pas situées au-dessous de la
configuration de silicium (16), caractérisé en ce qu'on réa-
lise, comme couche de masquage (17) une couche contenant du nitrure de silicium et masquant la couche de silicium (16)
sous-jacente contre ladite oxydation thermique.
2. Procédé selon la revendication 1, caractérisé en
ce que la couche de masquage (17) comporte une couche d'oxy-
de obtenu par voie thermique située sur la couche de sili-
cium ainsi qu'une couche de nitrure de silicium située sur
cette couche d'oxyde.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que, à un endroit situé en dehors du transistor à effet
de champ, on recouvre la couche de masquage (17) d'une cou-
che conductrice (32) qui, ensemble avec la couche de sili-
cium (16 C) sous-jacent constitue les plaquesd'un -o3banater
indépendant de la tension, la couche de masquage (17) cons-
tituant le diélectrique du condensateur (figure 17).
4. Procédé selon l'une quelconque des revendications
précédentes, caractérisé en ce que, pour la détermination de
la tension de seuil du transistor à effet de champ, on im-
plante des ions dans la région de canal à travers la couche
de masquage (17) et l'électrode de grille (16 B).
5. Procédé selon la revendication 2, caractérisé en ce que l'épaisseur de la couche d'oxyde obtenue par voie ther- mique est de 20 nm au maximum, en ce que celle de la couche de niture de silicium est de 60 nm au maximum et en ce que
celle de la couche de silicium est de 350 nm au maximum.
6. Procédé selon l'une quelconque des revendications
précédentes, caractérisé en ce qu'on effectue l'implantation d'ions azote à une dose d'au moins 2.1015 ions par cm2 et
d'au plus 3.1015 ions par cm2.
7. Procédé selon l'une quelconque des revendications
précédentes, caractérisé en ce que après la formation des zones de source et de drain (23, 24, 27, 28) sur la surface, on réalise une autre couche isolante (30) dans laquelle on pratique ensuite, par attaque chimique, des fenêtres de contact.
8. Procédé selon la revendication 7, caractérisé en ce que, avant de réaliser l'autre couche isolante, on élimine la couche de masquage (17) loclament sur la configuration de
silicium (16C).
9. Procédé selon l'une quelconque des revendications
précédentes, caractérisé en ce qu'on réalise deux transistors complémentaires à effet de champ à grille isolée, alors qu'on forme, autour de chacun des transistors, une configuration d'oxyde (8) au moins partiellement noyée et qu'on réalise le premier transistor (27, 28) dans une région de substrat d'un premier type de conductivité, et le second transistor (23,
16A, 24) dans une région (11) d'un second type de conducti-
vité opposé, région qui, au sein du substrat semiconducteur, est entièrement entourée par la région de substrat (1) et forme avec celle-ci une jonction pn (14) aboutissant à la
configuration d'oxyde (8).
10. Procédé selon la revendication 9, caractérisé en ce qu'on part d'un substrat (1) de silicium de type n, et en ce que, sur la surface (2), on forme un masque (4) contre l'oxydation dans la région du transistor à effet de champ à
réaliser, et en ce qu'on expose ensuite les régions superfi-
cielles non masquées à une implantation d'ions phosphore (6)
pour les oxyder ensuite par voie thermique en vue de la for-
mation d'une configuration d'oxyde (8) partiellement noyée, et en ce qu'on forme ensuite un masque de gravure (9) qui, à l'endroit du premier transistor, laisse à découvert le masque (4) contre l'oxydation ainsi qu'une région marginale de la
configuration d'oxyde qui entoure le masque contre l'oxyda-
tion, en ce que, après cette opération, on élimine par atta-
que chimique la partie non recouverte de la configuration
d'oxyde <8) et on effectue, à travers le masque contre l'oxy-
dation, une première implantation de bore (10) dans la région non recouverte par le masque de gravure et, après élimination du masque de gravure, on fait diffuser les atomes de bore plus profondément dans cette région (11), après quoi, dans la région non recouverte par le masque contre l'oxydation et
par la configuration d'oxyde, on effectue une seconde implan-
tation d'ions bore (1o') à une plus grande dose et à une
énergie plus faible qu'à l'occasion de la première implanta-
tion de bore, et en ce qu'on achève alors la configuration d'oxyde par une autre oxydation thermique, on met à découvert
ensuite les régions superficielles situées au-dessous du mas-
que contre l'oxydation (4), et on réalise les transistors à
effet de champ dans ces régions.
FR8123714A 1980-12-23 1981-12-18 Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible Expired FR2496983B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8006996,A NL187328C (nl) 1980-12-23 1980-12-23 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
FR2496983A1 true FR2496983A1 (fr) 1982-06-25
FR2496983B1 FR2496983B1 (fr) 1987-10-09

Family

ID=19836365

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8123714A Expired FR2496983B1 (fr) 1980-12-23 1981-12-18 Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible

Country Status (12)

Country Link
US (1) US4420872A (fr)
JP (1) JPS57133678A (fr)
AU (1) AU545265B2 (fr)
CA (1) CA1176761A (fr)
CH (1) CH657229A5 (fr)
DE (1) DE3150222C2 (fr)
FR (1) FR2496983B1 (fr)
GB (1) GB2090062B (fr)
IE (1) IE52980B1 (fr)
IT (1) IT1195242B (fr)
NL (1) NL187328C (fr)
SE (2) SE8107651L (fr)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
GB2117175A (en) * 1982-03-17 1983-10-05 Philips Electronic Associated Semiconductor device and method of manufacture
US4535531A (en) * 1982-03-22 1985-08-20 International Business Machines Corporation Method and resulting structure for selective multiple base width transistor structures
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
NL8202686A (nl) * 1982-07-05 1984-02-01 Philips Nv Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPS5972759A (ja) * 1982-10-20 1984-04-24 Toshiba Corp 半導体装置の製造方法
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4481705A (en) * 1983-06-14 1984-11-13 Advanced Micro Devices, Inc. Process for doping field isolation regions in CMOS integrated circuits
NL188923C (nl) * 1983-07-05 1992-11-02 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
DE3402653A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4567640A (en) * 1984-05-22 1986-02-04 Data General Corporation Method of fabricating high density CMOS devices
WO1986002202A1 (fr) * 1984-09-28 1986-04-10 Motorola, Inc. Protection contre la decharge d'une zone d'appauvrissement d'une memoire de charge
USH569H (en) 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
FR2591800B1 (fr) * 1985-12-18 1988-09-09 Bois Daniel Procede de fabrication d'un caisson et eventuellement de zones d'isolation electriques d'un circuit integre, notamment de type mos
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
US4801555A (en) * 1987-01-14 1989-01-31 Motorola, Inc. Double-implant process for forming graded source/drain regions
JPS6477956A (en) * 1987-09-19 1989-03-23 Nec Corp Manufacture of complementary mos transistor
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
US4888988A (en) * 1987-12-23 1989-12-26 Siemens-Bendix Automotive Electronics L.P. Silicon based mass airflow sensor and its fabrication method
US4870745A (en) * 1987-12-23 1989-10-03 Siemens-Bendix Automotive Electronics L.P. Methods of making silicon-based sensors
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5532177A (en) * 1993-07-07 1996-07-02 Micron Display Technology Method for forming electron emitters
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US5596218A (en) * 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
US5308787A (en) * 1993-10-22 1994-05-03 United Microelectronics Corporation Uniform field oxidation for locos isolation
US5364804A (en) * 1993-11-03 1994-11-15 Taiwan Semiconductor Manufacturing Company Nitride cap sidewall oxide protection from BOE etch
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5532175A (en) * 1995-04-17 1996-07-02 Motorola, Inc. Method of adjusting a threshold voltage for a semiconductor device fabricated on a semiconductor on insulator substrate
US6080629A (en) * 1997-04-21 2000-06-27 Advanced Micro Devices, Inc. Ion implantation into a gate electrode layer using an implant profile displacement layer
US5885877A (en) * 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric
US5907777A (en) * 1997-07-31 1999-05-25 International Business Machines Corporation Method for forming field effect transistors having different threshold voltages and devices formed thereby
US6121124A (en) * 1998-06-18 2000-09-19 Lucent Technologies Inc. Process for fabricating integrated circuits with dual gate devices therein
US6380055B2 (en) 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
US6724053B1 (en) 2000-02-23 2004-04-20 International Business Machines Corporation PMOSFET device with localized nitrogen sidewall implantation
US6521469B1 (en) 2000-09-25 2003-02-18 International Business Machines Corporation Line monitoring of negative bias temperature instabilities by hole injection methods
KR20030038725A (ko) * 2001-07-03 2003-05-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상이한 두께의 게이트 산화물을 갖는 ｍｏｓ 트랜지스터를구비한 반도체 디바이스의 제조 방법
JP2015118974A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2281646A1 (fr) * 1974-08-08 1976-03-05 Siemens Ag Procede pour fabriquer un dispositif composite monolithique a semiconducteurs
US4016007A (en) * 1975-02-21 1977-04-05 Hitachi, Ltd. Method for fabricating a silicon device utilizing ion-implantation and selective oxidation
FR2339954A1 (fr) * 1976-01-30 1977-08-26 Matsushita Electronics Corp Procede de fabrication de dispositifs mos
JPS5327375A (en) * 1976-08-26 1978-03-14 Fujitsu Ltd Production of semiconductor device
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
NL7902878A (nl) * 1979-04-12 1980-10-14 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161305C (nl) * 1971-11-20 1980-01-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderin- richting.
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
JPS51126077A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Manufacturing method of semi-conductor equpment
NL7506594A (nl) * 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2281646A1 (fr) * 1974-08-08 1976-03-05 Siemens Ag Procede pour fabriquer un dispositif composite monolithique a semiconducteurs
US4016007A (en) * 1975-02-21 1977-04-05 Hitachi, Ltd. Method for fabricating a silicon device utilizing ion-implantation and selective oxidation
FR2339954A1 (fr) * 1976-01-30 1977-08-26 Matsushita Electronics Corp Procede de fabrication de dispositifs mos
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
JPS5327375A (en) * 1976-08-26 1978-03-14 Fujitsu Ltd Production of semiconductor device
NL7902878A (nl) * 1979-04-12 1980-10-14 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting.

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, volume 16, no. 8, janvier 1974 (NEW YORK, US); I. ANTIPOV et al. : "Double-field implant", pages 2721-2722 *
IBM TECHNICAL DISCLOSURE BULLETIN, volume 21, no. 9, février 1979 (NEW YORK, US); V.L. RIDEOUT: "Polysilicon-gate field-effect transistors with self-registering metal contacts to both polysilicon and diffused silicon regions", pages 3833-3835 *
IEEE JOURNAL OF SOLID-STATE CIRCUITS, volume SC-15, no. 4, août 1980, (NEW YORK, US); K. OHTA et al.: "Quadruply self-aligned MOS (QSA MOS) - A new short-channel high-speed high-density MOSFET for VLSI", pages 417-423 *
PATENTS ABSTRACTS OF JAPAN, volume 2, no. 62, 11 mai 1978, page 1934 E 78; & JP - A - 53 27 375 (FUJITSU) 14-03-1978 *

Also Published As

Publication number Publication date
CH657229A5 (de) 1986-08-15
IE52980B1 (en) 1988-04-27
IE813007L (en) 1982-06-23
IT1195242B (it) 1988-10-12
SE458243B (sv) 1989-03-06
GB2090062A (en) 1982-06-30
JPS57133678A (en) 1982-08-18
FR2496983B1 (fr) 1987-10-09
GB2090062B (en) 1985-02-13
JPS6151435B2 (fr) 1986-11-08
US4420872A (en) 1983-12-20
DE3150222A1 (de) 1982-08-19
NL187328C (nl) 1991-08-16
AU545265B2 (en) 1985-07-04
CA1176761A (fr) 1984-10-23
AU7873381A (en) 1982-07-01
IT8125693A0 (it) 1981-12-18
DE3150222C2 (de) 1986-02-06
SE8107651L (sv) 1982-06-24
NL8006996A (nl) 1982-07-16

Similar Documents

Publication Publication Date Title
FR2496983A1 (fr) Procede de fabrication par auto-alignement d&#39;un dispositif semiconducteur comportant un igfet de dimension tres faible
EP0164281B1 (fr) Procédé de fabrication d&#39;une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0420748B1 (fr) Procédé de fabrication d&#39;un circuit intégré MIS haute tension
EP0057126B1 (fr) Procédé de fabrication d&#39;une structure de transistors
FR2647596A1 (fr) Transistor a effet de champ a grille isolee et procede de fabrication
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2825834A1 (fr) Procede de fabrication d&#39;un disositif a semi-conducteur
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
FR2508704A1 (fr) Procede de fabrication de transistors bipolaires integres de tres petites dimensions
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
EP0005721A1 (fr) Procédé de fabrication d&#39;un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d&#39;émetteur en silicium polycristallin ou en métal
FR2654257A1 (fr) Procede pour fabriquer un dispositif a transistors mis ayant une grille debordant sur les portions des regions de source et de drain faiblement dopees.
FR2748157A1 (fr) Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif
FR2510819A1 (fr) Procede de fabrication d&#39;un composant misfet et composant misfet ainsi produit
FR2533749A1 (fr) Procedure de fabrication d&#39;un dispositif a semiconducteurs du type multicouches, par introduction selective d&#39;une impurete a partir d&#39;un masque
FR2735908A1 (fr) Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
EP0190243B1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2485261A1 (fr) Fabrication mos auto-alignee
FR2494500A1 (fr) Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees
FR2606212A1 (fr) Procede de fabrication d&#39;un composant bicmos
FR2491678A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ et dispositif obtenu selon ce procede
FR2620570A1 (fr) Procede de fabrication de dispositif semi-conducteur &#34; bicmos &#34;

Legal Events

Date Code Title Description
CD Change of name or company name
CD Change of name or company name
ST Notification of lapse