DE3402653A1 - Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial - Google Patents

Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Info

Publication number
DE3402653A1
DE3402653A1 DE19843402653 DE3402653A DE3402653A1 DE 3402653 A1 DE3402653 A1 DE 3402653A1 DE 19843402653 DE19843402653 DE 19843402653 DE 3402653 A DE3402653 A DE 3402653A DE 3402653 A1 DE3402653 A1 DE 3402653A1
Authority
DE
Germany
Prior art keywords
mask
thickness profile
implantation
semiconductor material
doped regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19843402653
Other languages
English (en)
Inventor
Eberhard F. Prof.Dr. 8023 Pullach Krimmel
G. K. Adolf Prof. Johannesburg Lutsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843402653 priority Critical patent/DE3402653A1/de
Publication of DE3402653A1 publication Critical patent/DE3402653A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Verfahren zur Herstellung speziell dotierter Bereiche in
  • Halbleitermaterial.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
  • Seit langem ist es bekannt, mittels Ionenimplantation dotierte Bereiche in Halbleitermaterial herzustellen. Die Implantationsstrahlung wird dabei vorzugsweise durch die Öffnungen einer Maske hindurch in das Halbleitermaterial eingestrahlt, so daß sich dort dem Maskenbild entsprechende dotierte Bereiche ergeben, die mit relativ steilem Dotierungsgradienten in undotiert gebliebene Bereiche übergehen.
  • Mit Hilfe von Masken mit keilförmig verlaufender Dicke hat man bereits dotierte Bereiche erzeugt, die einen, in einer der Neigungslinie des Keiles entsprechenden Richtung, lateralen Dotierungsgradienten aufweisen. Solche keilförmigen Masken sind z.B. mit Hilfe spezieller Ätztechnik hergestellt worden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, in Halbleitermaterial dotierte Bereiche erzeugen zu können, die auch zweidimensional laterale beliebige Dotierungsgradienten, und zwar innerhalb der Grenzen des dotierten Bereiches, haben.
  • Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 der Erfindung gelöst. Weitere Ausgestaltungen und Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Der vorliegenden Erfindung liegt der Gedanke zugrunde, eine auch in zweidimensionaler, lateraler Richtung unterschiedlich dick bemessene Maske bei der Ionenimplantation zu verwenden, mit der das gewünschte Implantationsprofil im Halbleitermaterial dann an sich herzustellen ist. Weiterer Teil der Erfindung ist aber der zusätzliche Gedanke, solch eine zweidimensional-lateral strukturierte Maske durch Anwendung eines an sich möglichst einfachen Verfahrens zu gewinnen. Hierfür hat sich das an sich bereits bekanntgewordene Verfahren der chemischen oder elektrochemischen abtragenden Oberflächenbearbeitung als vorteilhaft erwiesen, bei dem die Abtragungsstruktur durch Einwirkung scharfgebündelter elektromagnetischer Strahlung, insbesondere von Laserstrahlung, gesteuert wird. Mit Hilfe der elektromagnetischen Strahlung kann die Ätzrate gegenüber herkömmlichen Verfahren um den Faktor 103 bis 104 erhöht werden. Ein solches Abtragungsverfahren ist z.B. aus der offengelegten europäischen Patentanmeldung 0 019 064 und aus "Electronics" vom 12.1.84, Seiten 88 und 90 bekannt. Dabei kann die zur Erzeugung des erforderlichen Dickenprofils der Maske entsprechend zu beeinflussende bzw. zu steuernde elektromagnetische Strahlung mit Hilfe einer fotografischen Maske oder durch holografische Abbildung beeinflußt sein. D.h. daß während des Verfahrens des Ätzens der Implantationsmaske gleichzeitig auf der Oberfläche des Materials dieser Maske ein Bild mit dem Dickenprofil entsprechender Intensitäts-verteilung der elektromagnetischen Strahlung erzeugt wird. Es kann die erforderliche Intensitätsverteilung auf der Maske bzw. Schicht auch im Rasterverfahren (scanning) erreicht werden. Hierfür bietet sich das Verfahren der Abbildung einer fotografischen Vorlage bzw. Maske an. Mit Rücksicht auf die im Regelfall geforderte sehr feine Dotierungsstruktur wird man verkleinernde Abbildung der Vorlage bzw. der Maske anwenden. Ein anderes Abbildungsverfahren ist die holografische Abbildung, die zwar Laserstrahlung als elektromagnetische Strahlung notwendig macht, die aber weniger hohe Anforderungen an die Schärfe der zur holografischen Abbildung gelangenden Vorlage bzw. Maske stellt.
  • In der Implantationstechnologie ist es üblich, Siliziumdioxid oder Siliziumnitrid als Schicht für eine Implantationsmaske zu verwenden, und zwar insbesondere bei Verwendung von Silizium als Halbleitermaterial (des Substrats oder insbesondere epitaktischer Halbleiterschichten auf einem Substrat). Die bei der Erfindung zu verwendende Maske kann aber auch eine aufgelegte, entsprechend strukturierte Maske, insbesondere Kontaktmaske, sein.
  • Die Eindringtiefe der Ionen in den zu dotierenden Halbleiterkörper hängt von der Dicke der Maske bzw. dieser Maskierungsschicht aus z.B. Siliziumoxid oder Siliziumnitrid ab.
  • Das angewendete Verfahren abtragender Oberflächenbearbeitung kann in einer entsprechenden Gasatmosphäre oder Flüssigkeit durchgeführt werden, wobei an den Stellen, an denen die Oberfläche mit intensiver elektromagnetischer Strahlung, insbesondere Laserlicht, bestrahlt wird, auf fotolytischem oder pyrolytischem Wege chemisch oder elektrochemisch geätzt wird. Dabei läuft die zur Ätzung führende Reaktion entweder an der Grenzfläche zwischen Festkörper-Gas oder -Flüssigkeit selbst ab oder es wird das Gas bzw. die Flüssigkeit in der unmittelbaren Nähe dieser Grenzfläche in aggressive Radikale zerlegt, die dann auf die zu ätzende Oberfläche einwirken.
  • Si-liziumdioxid wird z.B. mit fluorhaltigen, bei der Bestrahlung reaktiv werdenden Gasen oder Flüssigkeiten geätzt.
  • Mit der Erfindung ist somit eine Maskentechnologie geschaffen, die ein nicht nur in der Tiefe eindimensionales und nicht nur in der Tiefe und in einer lateralen Richtung zweidimensionales Dotierungsprofil erzeugen kann, sondern die ein Dotierungsprofil zu erzeugen erlaubt, und zwar dies mit sich in Grenzen haltendem technologischem Aufwand. Mit einem solchen dreidimensionalem Dotierungsprofil läßt sich eine gezie#lte Beeinflussung der Eigenschaften eines Halbleiterbauelementes erzeugen, z.B. des Stromverlaufes, der Homogenisierung elektrischer Felder zur Erhöhung der elektrisuchen Spannungsfestigkeit, der Verminderung der Leckstromrate usw. erzielen. Auch läßt sich mit Hilfe eines nach der Erfindung erzeugten dreidimensionalen Dotierungsprofils eine Verminderung der Reflexionsverluste bei optoelektronischen (aktiven und/oder passiven) Bauelementen erreichen.
  • Bevorzugtes Anwendungsgebiet der Erfindung ist Halbleiter-Mikroelektronik, Leistungs-Halbleiterbauelemente und dergleichen. In der Optoelektronik eignet sich die Erfindung hervorragend zur Erzeugung kontinuierlich variabler Brechungsindizes zur Vermidnerung von Reflexionsverlusten bei der Einkopplung von Licht. Die Erfindung ist damit auch bedeutsam für Glasfaseroptik und insbesondere auch für die in der Glasfaseroptik verwendeten optischen Weichen.
  • Sie ist auch geeignet zur Erzeugung spezieller Stromverlaufspfade, zur Herstellung lichtoptischer Bauelemente in der Interferenzoptik und zur Beeinflussung mechanischer Oberflächenstabilität durch laterale Implantationsgradienten.
  • Weitere Erläuterungen der Erfindung gehen aus der nachfolgenden Detailbeschreibung der Erfindung hervor.
  • Fig.1 zeigt eine Darstellung zur Durchführung der Implantation und Fig.2 zeigen Darstellungen zur Herstellung der Maske.
  • bis 4 Die Figuren geben zwar laterale Profile 4 u.6 in nur einer Dimension, nämlich der Zeichenblattebene, wieder. In der zur Zeichenblattebene senkrechten Dimension läßt sich eine entsprechende, beliebig vorgebbare Profilverteilung erzielen (so daß entsprechende zweidimensional laterale Verteilung vorliegt.
  • Mit 1 ist ein Halbleiterkörper aus z.B. Silizium bezeichnet, auf dem sich eine Schicht 2 aus dem Material der Maske, insbesondere Siliziumdioxid oder Siliziumnitrid, befindet.
  • Die Herstellung bzw. die Aufbringung solcher Schichten ist prinzipiell bekannt. In einem vorgegebenen Bereich 3 - auch angedeutet durch die Strecke 3' - weist diese Schicht 2 ein wie dargestelltes Dickenprofil 4 auf. Mit 5 ist Implantations strahlung bezeichnet, die gleichmäßig verteilt auf die ganze Oberfläche der Schicht 2 auftrifft. Die gestrichelte Linie 6 gibt eine Grenze des Implantationsverlaufs unterhalb der Schicht 2 wieder, wobei - wie ersichtlich - nur im Bereich 3, 3' Implantationsstrahlung 5 in den Halbleiterkörper 1 eingedrungen ist. Diese eingedrungene Implantationsstrahlung bewirkt die vorgesehene Dotierung mit Dotierungsgradienten, die dem dort geltenden Verlauf 6 entsprechen.
  • Nach Durchführung der Implantation kann die Schicht 2 z.B.
  • wieder entfernt werden und zurückbleibt der dotierte Bereich 3 mit wie vorgegebenem Dotierungsprofil, das auch zweidimensionale laterale Verteilung haben kann.
  • Fig.2 zeigt die Schicht 2 (und den Halbleiterkörper 1), wie sie bereits zur Fig.1 beschrieben worden ist. Mit 21 ist eine Linse bezeichnet, mit der die Schwärzungsstruktur einer als Maske wirkenden Fotovorlage 22 auf der Oberfläche 23 der Schicht 2 optisch abgebildet wird. Zur optischen Abbildung wird mit 24 bezeichnete, genügend intensitätsstarke Strahlung, insbesondere Laserstrahlung, verwendet. Die auf die Oberfläche 23 auftreffende Strahlung 25 hat die der Vorlage 22 entsprechende Intensitätsverteilung. Wie dargestellt, befindet sich der Halbleiterkörper 1 mit der darauf befindlichen Siliziumdioxid-Schicht 2 in einem Behälter 26, der bis zu genügender Höhe mit Ätzflüssigkeit 27 gefüllt ist.
  • Der durch auftreffende Strahlung 25 intensitätsabhängig forcierte Ätzangriff führt zu dem mit 4 im Bereich 3' erzeugten Dickenprofil 4 der Schicht 2.
  • Die zur Fig.2 bereits beschriebenen, auch in Fig.3 angegebenen Bezugszeichen haben dort die gleiche Bedeutung. Fig.3 zeigt eine Ausführungsform des Ätzens der Schicht 2 unter Einwirkung der Strahlung, die hier ein über die Oberfläche 23 hinweg rasterförmig abzulenkender (scanning), scharf fokussierter Strahl elektromagnetischer Strahlung, insbesondere Ultraviolett-Lichtstrahl, vorzugsweise Laserstrahl, ist. Hierzu sei insbesondere auf Einzelheiten der obengenannten europäischen Patentanmeldung verwiesen. Mit 240 sind ein Laser, mit 220 ein Intensitäts-Modulator und mit 210 ein Ablenker für zweidimensionale Strahlablenkung bezeichnet. Der Ablenker kann bekanntermaßen elektrooptisch arbeiten oder auch ein Drehspiegelsystem sein.
  • Die Fig.4 zeigt eine Ausführungsform für die Erzeugung der modulierten Strahlung 25 mit Hilfe einer holografischen Abbildung. Mit 320 ist die holografische Vorlage und mit 340 ein aufgeweiteter (kohärenter) Laserstrahl bezeichnet. Dieser durchstrahlt die Vorlage und überträgt die zur Herstellung des Dickenprofils 4 erforderliche Intensitätsverteilung der Strahlung 25 aus der holografischen Vorlage 320 auf die Oberfläche 23 der Schicht 2.
  • - Leerseite -

Claims (7)

  1. Patentansprüche: Verfahren zur Herstellung dotierter Bereiche in Halbleitermaterial mittels Ionenimplantation, g e k e n n z e i c h n e t dadurch, daß zur Herstellung dotierter Bereiche (3) mit auch zweidimensional lateralem Dotierungsgradienten mit beliebig vorgebbarem Gradientenverlauf (6) innerhalb des Dotierungsbereiches (3') eine solche Implantationsmaske (2) verwendet wird, deren Dicke - bezogen auf die Implantationsrichtung (5) - ein der vorgegebenen Dotierungsverteilung entsprechendes Dickenprofil (4) hat und daß dieses Dickenprofil (4) der Maske (2) mit Hilfe eines an sich bekannten Verfahrens (Fig.2,3,4) der chemischen oder der elektrochemischen, unter Mitwirkung modulierter elektromagnetischer Strahlung (25) durchgeführter, abtragender Oberflächenbearbeitung hergestellt ist.
  2. 2. Verfahren nach Anspruch 1, g e k e n n z e i c h -n e t dadurch, daß als elektromagnetische Strahlung (25) Laserstrahlung vorgesehen ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, g e k e n n -z e i c h n e t dadurch, daß man während der abtragenden Oberflächenbearbeitung zur Herstellung des Dickenprofils (4) der Maske (2) mit der elektromagnetischen Strahlung (25) auf der zu bearbeitenden Oberfläche (23) das Bild einer fotografischen Maske (22) erzeugt, die ein dem Dickenprofil (4) der Maske (2) entsprechendes Schwärzungsprofil hat.
  4. 4. Verfahren nach Anspruch 2, g e k e n n z e i c h n e t dadurch, daß man während der abtragenden Oberflächenbearbeitung zur Herstellung des Dickenprofils (4) der Maske (2) mit der Laserstrahlung eine holografische Abbildung eines xweldimenßl,nalen, dem Dickenprofil (4) der Maske (2) entsprechenden Musters auf der abzutragenden Oberfläche erzeugt.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, g e -k e n n z e i c h n e t dadurch, daß die Maske eine auf der Oberfläche des Halbleitermaterials (1) befindliche Schicht (2) ist.
  6. 6. Verfahren nach Anspruch 5, g e k e n n z e i c h n e t dadurch, daß das Material der Maske (2) Siliziumdioxid ist.
  7. 7. Verfahren nach Anspruch 5, g e k e n n z e i c h n e t dadurch, daß das Material der Maske (2) Siliziumnitrid ist.
DE19843402653 1984-01-26 1984-01-26 Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial Withdrawn DE3402653A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843402653 DE3402653A1 (de) 1984-01-26 1984-01-26 Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843402653 DE3402653A1 (de) 1984-01-26 1984-01-26 Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Publications (1)

Publication Number Publication Date
DE3402653A1 true DE3402653A1 (de) 1985-08-01

Family

ID=6225970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843402653 Withdrawn DE3402653A1 (de) 1984-01-26 1984-01-26 Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Country Status (1)

Country Link
DE (1) DE3402653A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731387A2 (de) * 1995-02-16 1996-09-11 Samsung Electronics Co., Ltd. Methoden zur Ionenimplantation und Musterherstellung unter Verwendung einer Grautonmaske
WO1997011481A2 (de) * 1995-09-18 1997-03-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
EP0771077A2 (de) 1995-10-27 1997-05-02 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Paralleler Analog-Digital-Umsetzer mit Schwellenwertspannungs-Einstellung
WO2001071427A1 (en) * 2000-03-20 2001-09-27 Motorola Inc. Photo-lithographic method for semiconductors
DE19819867C2 (de) * 1997-05-02 2003-04-24 Fraunhofer Ges Forschung Verfahren zur Herstellung einer digitalen Gatterschaltung mit herabgesetztem Querstrom
DE19644450B4 (de) * 1995-10-27 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Digitalisierende Eingangsstufe eines AD-Direktumsetzers und Herstellverfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2725095A1 (de) * 1976-06-30 1978-01-12 Ibm Verfahren zum herstellen von halbleiteranordnungen
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
DE3150222A1 (de) * 1980-12-23 1982-08-19 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven "verfahren zum herstellen einer halbleitervorrichtung"
DE3334337A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer integrierten halbleitereinrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2725095A1 (de) * 1976-06-30 1978-01-12 Ibm Verfahren zum herstellen von halbleiteranordnungen
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
DE3123949A1 (de) * 1980-06-17 1982-02-04 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
DE3150222A1 (de) * 1980-12-23 1982-08-19 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven "verfahren zum herstellen einer halbleitervorrichtung"
DE3334337A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer integrierten halbleitereinrichtung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z: Appl. Phys. Lett., Vol.40, No.4, 1982, S.352-354 *
US-Z: IBM Technical Disclosure Bulletin, Vol.23, No.2, 1980, S.831-832 *
US-Z: Western Electric Technical Digest, No.58, April 1980, S.35 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731387A2 (de) * 1995-02-16 1996-09-11 Samsung Electronics Co., Ltd. Methoden zur Ionenimplantation und Musterherstellung unter Verwendung einer Grautonmaske
EP0731387A3 (de) * 1995-02-16 1996-11-27 Samsung Electronics Co Ltd Methoden zur Ionenimplantation und Musterherstellung unter Verwendung einer Grautonmaske
WO1997011481A2 (de) * 1995-09-18 1997-03-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
WO1997011481A3 (de) * 1995-09-18 1997-05-09 Fraunhofer Ges Forschung Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
US6232207B1 (en) 1995-09-18 2001-05-15 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Doping process for producing homojunctions in semiconductor substrates
EP0771077A2 (de) 1995-10-27 1997-05-02 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Paralleler Analog-Digital-Umsetzer mit Schwellenwertspannungs-Einstellung
EP0771077A3 (de) * 1995-10-27 1998-05-20 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Paralleler Analog-Digital-Umsetzer mit Schwellenwertspannungs-Einstellung
DE19644450B4 (de) * 1995-10-27 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Digitalisierende Eingangsstufe eines AD-Direktumsetzers und Herstellverfahren
DE19819867C2 (de) * 1997-05-02 2003-04-24 Fraunhofer Ges Forschung Verfahren zur Herstellung einer digitalen Gatterschaltung mit herabgesetztem Querstrom
WO2001071427A1 (en) * 2000-03-20 2001-09-27 Motorola Inc. Photo-lithographic method for semiconductors

Similar Documents

Publication Publication Date Title
DE69635086T2 (de) Elektronenquellen unter verwendung von photokathoden negativer elektronenaffinität mit ultrakleinen emissionsflächen
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
EP0136317A1 (de) Optisch strukturiertes filter und verfahren zu dessen herstellung
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
EP0048291A1 (de) Struktur mit einem eine durchgehende Öffnung aufweisenden Siliciumkörper und Verfahren zu ihrer Herstellung
DE19824639A1 (de) Glassubstrat
DE4324325B4 (de) Verfahren zur Herstellung eines Bauelementes, optisches Bauelement, Verwendung desselben und Vakuumbehandlungsanlage zu seiner Herstellung
DE10352423B3 (de) Verfahren zur Verminderung der Reflexion an Halbleiteroberflächen
EP0369053A1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE3402653A1 (de) Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial
DE69938491T2 (de) Plasmaerzeuger mit substratelektrode und verfahren zur behandlung von stoffen/ materialen
EP0509342B1 (de) Verfahren zur Herstellung keilförmiger Strukturen
EP1055141B1 (de) Optische struktur und verfahren zu deren herstellung
EP1456870A2 (de) Resistloses lithographieverfahren zur herstellung feiner strukturen
EP0218039B1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen
DE2205728A1 (de) Optisches bauelement und verfahren zur herstellung eines solchen bauelementes
DE3709448C2 (de)
DE60020270T2 (de) Vorrichtungen zur stimulierten emission aus silizium-nanopartikeln
EP0551118A1 (de) Verfahren zur Herstellung von nicht linearen optischen Mikro-Bauelementen
DE19529170B4 (de) Verfahren zum Bilden einer Fotolithographiemaske
DE60210587T2 (de) Herstellungsverfahren für optische vorrichtungen und verbesserungen
EP0168771A1 (de) Verfahren zur gezielten Erzeugung von lateralen Dotierungs-gradienten in scheibenförmigen Siliziumkristallen für Halbleiterbauelemente
DE4231113A1 (de) Integriert optische Schaltung mit einer Bragg-Struktur
DE10236150A1 (de) Verfahren zur Herstellung wenigstens einer kleinen Öffnung in einer Schicht auf einem Substrat und damit hergestellte Bauelemente

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee