DE2725095A1 - Verfahren zum herstellen von halbleiteranordnungen - Google Patents

Verfahren zum herstellen von halbleiteranordnungen

Info

Publication number
DE2725095A1
DE2725095A1 DE19772725095 DE2725095A DE2725095A1 DE 2725095 A1 DE2725095 A1 DE 2725095A1 DE 19772725095 DE19772725095 DE 19772725095 DE 2725095 A DE2725095 A DE 2725095A DE 2725095 A1 DE2725095 A1 DE 2725095A1
Authority
DE
Germany
Prior art keywords
layer
window
buried
photoresist
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772725095
Other languages
English (en)
Other versions
DE2725095C2 (de
Inventor
Francisco H De La Moneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2725095A1 publication Critical patent/DE2725095A1/de
Application granted granted Critical
Publication of DE2725095C2 publication Critical patent/DE2725095C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

272509b
Böblingen, den 2. Juni 1977 gg-bd/som
Anmelderin:
International Business Machines Corporation, Armonk, N.Y.10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin:
MA 975 016
Vertreter:
Patentassessor Dipl.-Ing. Heinz Gaugel
7030 Böblingen
Bezeichnung:
VERFAHREN ZUM HERSTELLEN VON HALBLEITERANORDNUNGEN
709882/0705
MA 975 016
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen mit vergrabenen, leitenden Schichten im Halbleiterkörper unterhalb der aktiven Zonen durch Ionenimplantation .
Hochleistungs-Schottky-Sperrschicht-FETs und bipolare Transistoren haben ihre aktiven Bereiche im Halbleiterkörper und vermeiden so die nachteiligen Auswirkungen von Oberflächenzuständen auf Trägerbeweglichkeiten. Andererseits müssen die aktiven Bereiche des Bauelementes zur Ermöglichung der Großintegration mit der Oberfläche der Struktur in Berührung gebracht werden. Dabei werden parasitäre resistive und kapazitive Elemente geschaffen, die die Leistungsfähigkeit des ganzen Bauelementes heruntersetzen. Kompromiße zwischen resistiven und kapazitiven Störfaktoren sind schwierig zu erreichen, da die Erhöhung oder Erniedrigung der Dotierung zur Minimierung des einen Faktors den anderen entsprechend nachteilig beeinflußt. Außerdem werden die Dotierungshöhen generell bestimmt durch die Struktur des gesamten Bauelementes .
Die Leistungsfähigkeit der auf herkömmliche Weise hergestellten Schottky-Sperrschicht-FET·s ist durch folgende Punkte begrenzt:
1. Hoher parasitärer Widerstand zwischen Source-Gate und Drain-Gate,
2. Hohe Kapazitäten zwischen den Elektroden und
3. Niedrige Durchbruchsspannung zwischen den Elektroden .
Für bipolare Transistoren bestehen folgende Probleme:
1. Hoher Basis-Bahnwiderstand,
2. Niedrige Basis-Emitter-Durchbruchsspannung
3. Hohe Kapazität am seitlichen Basis-Emitterübergang
4. Eigenvorspannung entlang der Emitterbreite, ein
709882/0705
MA 975 O16
negativer Effekt, der als örtliche Anhäufung der Emitterwirksamkeit bekannt ist.
; Es ist die der Erfindung zugrundeliegende Aufgabe Halbleiterbauelemente mit reduzierten parasitären Störeffekten anzu-' geben. Im einzelnen besteht die Aufgabe der Erfindung darin,
einen Hochleistungs-Schottky-Sperrschicht-FET in der Masse j des Halbleiterkörpers mit reduzierten kapazitiven und resistiven parasitären Elementen sowie reduziertem parasitären ; Widerständen im Source-Gatebereich und im Drain-Gatebereich und reduzierter Kapazität und höherer Durchbruchsspannung zwischen den Elektroden zu bauen. Außerdem soll ein bipolarer Hochleistungstransistor mit reduziertem Basisbahnwiderstand und reduzierter örtlicher Anhäufung der Emitterwirksamkeit gebaut werden.
Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
Das Verfahren gestattet die Herstellung asymmetrischer vergrabener Schichten mit abrupten Kanten. Mit der Abhebetechnik wird eine Maske mit nahezu vertikalen Seitenwänden hergestellt, die die abrupten Kanten der vergrabenen Schichten begrenzen. Die Einführung dieses Verfahrens in den Herstellungsprozeß von Schottky-Sperrschicht-FET1s und bipolaren Transistoren ergibt Bauelemente mit verbesserter
elektrischer Charakteristik. Für den Schottky-Sperrschicht i
! FET umfassen die Verbesserungen einen reduzierten Störwider-
: stand im Source-Gatebereich und im Drain-Gatebereich, eine reduzierte Kapazität und eine größere Durchbruchsspannung zwischen den Elektroden und ein sich auf die vergrabenden Schichten selbst ausrichtendes Gate. Für bipolare Transistoren umfassen die Verbesserungen einen reduzierten Basis-Bahnwiderstand ohne Erniedrigung der Basis-Emitter-Durch- ! bruchsspannung oder Erhöhung der Basis-Emitter—Seitenwandkapazität, einen Kanalstopper im Basisbereich und eine geringere örtliche Anhäufung der Emitterwirksamkeit.
709882/0705
MA 975 016
Ausführungsbeispiele der Erfindung sind In den Zeichnungen dargestellt und werden anschließend näher beschrieben.
Es zeigen:
Fig. 1 eine Schnittansicht einer Halbleiterstruktur nach Abgrenzung des Fensters 6 in der Oxidschicht 4,
Fig. 2a einen herkömmlichen Polymethyl-Methacrylat-
Photolack (PMM) mit vertikalen Seitenwänden,
Fig. 2b eine herkömmliche Abhebetechnik mit PMM-
Photolack,
Fig. 3 die Bildung eines Fensters 24 in einem Ab-
hebe-Photolack 22 mit einer vertikalen Seitenwand 26,
Fig. 4 für die Abhebetechnik geeignete Schichten
aus Photolack 22 und implantationshindemden Materials 30,
Fig. 5 eine ionenimplantierte, asymmetrische, vergrabene Schicht,
Fig. 6a einen herkömmlichen Schottky-Sperrschicht-
FET mit einer im Substrat eingebetteten Zone niedrigen Widerstandes und einem parasitären Widerstand zwischen Substrat und den Source/Drain-Kontakten,
Fig. 6b einen herkömmlichen Schottky-Sperrschicht-
FET mit Zonen niedrigen Widerstandes an der Oberfläche der leitenden Schicht,
70 98*270705
MA 975 016
Fig. 7 einen Schnitt durch einen Schottky-Sperr-
schicht-FET nach Implantation der vergrabenen Schichten,
Fig. 8 die Struktur der Fig. 7 nach Aufwachsen des j vertieften Oxids,
Fig. 9 einen Schnitt durch den fertigen Schottky-
Sperrschicht-FET mit asymmetrischen ver-
> grabenen Schichten,
I
Fig. 10 die Bildung von Oxidationsbereichen zur
Abgrenzung einer Wanne, in der ein bipolarer Transistor ausgebildet wird,
Fig. 11 die das Basismaskenfenster für die Struktur
der Fig. 10 bildenden abgeschrägten Oxidseitenwände,
Fig. 12 die Struktur der Fig. 11 nach Implantation
der Basiszone und öffnung des Fensters für den Kollektorkontakt,
Fig. 13 die Struktur der Fig. 12 nach Freilegung
und Entwicklung des Photolacks für das Abhebeverfahren zur Bildung der Fenster mit nahezu vertikalen Seitenwänden,
Fig. 14 die Struktur der Fig. 13, mit geätzten Fenstern in der Si-N.-Schicht, durch die
! der Emitter- und der Kollektorkontakt im-
plantiert werden,
Fig. 15 die Struktur der Fig. 14 mit Polysilicium-
709882/0705
MA 975 016
maske in ihrer Lage über dem Emitter- und Kollektorkontakt,
Fig. 16 die Struktur der Fig. 15 mit vergrößerter
Polysiliciumschicht nach ihrer Oxidation,
Fig. 17 die Struktur der Fig. 16 nach Implantation
asymmetrischer vergrabener Schichten im Basisbereich,
Fig. 18 die Struktur der Fig. 17 nach Wegätzen der
Masken aus Polysilicium und Siliciumdioxid und
Fig. 19 den fertigen Bipolartransistor mit vergrabenen asymmetrischen Schichten im Basisbereich, die den Basisbahnwiderstand reduzieren .
Zum Stand der Technik gehören Abhebetechniken zur Bildung photolithographischer Masken, wie sie z.B. beschrieben sind von M. Hatzakis, "Electron Resist for Microcircuit and Mask Production", J. Electrochem. Soc, Vol. 116, No. 7, July 1969, pp. 1033-1037. Die Fign. 2a und 2b hier zeigen die Fign. 5a und 7 des obigen Artikels von Hatzakis und die Art, wie ein Halbleiter 18 durch ein Fenster in einer Schicht 12 von für die Abhebetechnik geeignetem Photolack bestehend aus Polymethylmethacry1at (PMM), niedergeschlagen werden kann. Das PMM ist ein positiver elektronenempfindlicher Photolack der nahezu vertikale Seitenwände 16 bildet. Nach Niederschlagen der Leiter- oder Isolatorschicht 14 bzw. 18 wird die Photolackschicht 12 aufgelöst, so daß die Schicht abgehoben werden kann und die Schicht 18 erhalten bleibt. Herkömmliche für die Abhebetechnik geeignete Photolacke wurden
709882/0705
MA 975 016
bei der Ionenimplantation noch nicht verwendet. Wenn die , Photolackschicht 12 der Fig. 2b selbst als Ionenimplantationsmaske verwendet würde, würden vergrabene leitende Bereich ge- bildet, wobei alle Kanten abrupt innerhalb des Halbleitersubstrates endeten, wo keine elektrischen Kontakte zur Ober- ! fläche hergestellt werden können. Außerdem ist ein vergrabener Bereich nicht für die Selbstausrichtung auf andere Strukturen wegen der niedrigen Schmelz- und Zersetzungstemperaturen des Photolacks geeignet.
Ein Merkmal der Erfindung ist die Verwendung einer präzisen Ionenimplantationsmaske, gebildet durch eine Abhebetechnik, zur Abgrenzung vergrabener leitender Bereiche, die an einem Ende abrupt enden und zur Oberfläche am anderen Ende ansteigen. Ein anderes Merkmal der Erfindung ist die Verwendung dieser Ionenimplantationsmaske zur weiteren Abgrenzung zusätzlicher Strukturen im hergestellten Bauelement, die sich
' auf die abrupten Enden der vergrabenen leitenden Bereiche selbst ausrichten. Nach Darstellung in den Fign. 3, 4 und 5 hat die Abhebe-Photolackschicht 22 wenigstens eine ihrer vertikalen Seitenwände 26 über einer öffnung 24 in einer da runterliegenden Schicht 4 liegen. Die Schicht 4 hat eine ab geschrägte Seitenwand 10, die durch die Photolackschicht 22 bedeckt wird. Eine die Ionenimplantation verhindernde Schicht 28 und 30 wird über allen Oberflächen niedergeschlagen und die Abhebe-Photolackschicht 22 dann aufgelöst. Dadurch kann die Schicht 28 abgehoben werden, während die Schicht 30 an der Seitenwand und die nicht bedeckte Seitenwand 10 der Schicht zurückgelassen werden. Eine durchgehende Ionenimplantation j resultiert dann in der Bildung eines vergrabenen leitenden Bereiches 34, mit einem abrupten Ende 38, das auf den Rand 32 ; der Schicht 30 ausgerichtet ist, und einem gegenüberliegenden ,
Ende 36 über der Seitenwand 10, das zur Oberfläche des Sub- ' strates 2 hin schräg ansteigt, die implantationshindernde Schicht 3O, die aus einem schwer schmelzbaren Material wie
709882/0705
MA 975 016
SlO bestehen kann, kann außerdem selbst als Maske für eine nachfolgend gebildete selbstausrichtende Struktur wie dem Gatebereich in einem FET oder dem Emitterkontakt in einem bipolaren Transistor dienen.
Prinzipiell befaßt sich die Erfindung im Rahmen eines Herstellungsverfahrens für Halbleiteranordnungen mit einer Methode zur Reduzierung parasitären Widerstandes mittels hochgradig leitender vergrabener Schichten. Diese Schichten werden ohne Veränderung der Dotierungshöhe der aktiven Bereiche der Bauelemente implantiert. Störende parasitäre Widerstände können somit unabhängig von der eigentlichen Struktur klein gehalten werden. Das Verfahren ist ganz allgemein anwendbar. Seine Anwendung auf Schottky-Sperrschicht-FET's und bipolare Transistoren wird gezeigt. Im folgenden werden zunächst die wesentlichen Schritte des Verfahrens angegeben und dann folgen spezifische Anwendungen.
Herstellung asymmetrischer hochleitender/ vergrabener Schichter
Schritt 1A: Start mit einem η-leitenden Halbleitersubstrat 2 der Fig. 1. Aufwachsen einer 6000 8 dicken SiO.- Schicht 4. Niederschlag von Phosphor-Silicatglas (PSG), wenn die Abschrägung der nachfolgend geätzten Oxidfenster kleiner als 45° sein soll.
Schritt 2A: Verwendung einer Maske Nr. 1/ Festlegung und Ätzen des Fensters 6 unter dem die gewünschte vergrabene Schicht einzubringen ist. Erneutes Aufwachsen einer Si0_- Schicht 8 bis zu einer Dicke von 10OO 8, so daß die Dicken-
differenz zwischen den Schichten 4 und 8 ungefähr gleich !der Tiefe der vergrabenen Schicht ist.
Die Fign. 2A und 2B zeigen die herkömmliche von Hatzakis entwickelte Methode zur Herstellung einer Struktur 18 in
709882/0705
MA 975 Ji
Abhebetechnik. Diese Technik wird in der vorliegenden Erfindung zur Erzeugung einer Ionenimplantationsmaske modifiiziert. Wie von Hatzakis beschrieben, wird eine Struktur nach Belichtung und Entwicklung von Fenstern im Abhebe-Photolack 12 niedergeschlagen. Wenn die niedergeschlagene Schicht 14 dünner ist als die Photolackschicht 12, füllt sie das Fenster nicht vollständig aus, so daß eine Lücke zwischen dem, den Boden des Fensters und die Oberseite der Photolackschicht bedeckenden Materials 18 entsteht. Ein Lösungsmittel kann dann die Photolackschicht 12 durch die Lücke erreichen, auch die nicht freigelegte Photolackschicht 12 auflösen und dadurch die oben aufliegende Schicht 14 abheben. Die niedergeschlagene Schicht 18 wird dort zurückgelassen, wo das Fenster nahezu vertikale Seitenwände hat. Nach dem Artikel von M. Hatzakis liegt die Schrägneigung dieser Schicht 18 zwischen 2 und 5° für eine Photolackdicke von 5000 8. Die wichtigen Überlegungen für diese Abhebetechnik sind die Dicke der Photolack- -schicht 12 und die Substrattemperatur während des Niederschlagens des Materials 18. Je dünner die Photolackschicht ist, um so mehr nähern sich die Seitenwände 16 der Vertikalen. ',Die folgenden Schritte umfassen die obige Abhebetechnik mit :PMM zur Erzeugung von implantierten, vergrabenen Schichten mit asymmetrischer Form. Andere Abhebetechniken können natürlich ebenso verwendet werden, solange sie die präzise Kante für die Implantationsmaske gewährleisten.
Schritt 3A: Das Substrat 2 der Fig. 1 mit einer Photolackschicht 20 und 22 überziehen, wie es in Fig. 3 gezeigt ist. Mit einem programmierten Ionenstrahl wird der die Oxidabschrägung 11 überlappende Abschnitt 24 an den Stellen belichtet, an denen eine vertikale Maskenkante 26 gebraucht wird. Entwicklung des Photolacks um die belichteten Bereiche zu entfernen. Für eine Photolackschicht mit einer Dicke von 5000 beträgt die Schrägneigung der Seitenwände 26, 2 bis 5°. Je dünner die Photolackschicht 20 ist, um so mehr nähern sich die Seitenwände 26 der Vertikalen.
MA 975 016
-ν -
Schritt 4A: Die in Fig. 4 gezeigten Schichten 28 und 30 niederschlagen, und zwar dünner als die Photolackschicht 20 des Schrittes 3A. Si-N. ist gut geeignet, da seine Dichte 1,6 χ größer ist als diejenige von SiO2. Eine Schicht aus Si-N^ von 4200 8 Dicke ist daher äquivalent einer Schicht aus SiO-mit 7000 8 Dicke. Die Substrattemperatur sollte während des Niederschlages höchstens 100 0C betragen. Der Niederschlag der Si-N.-Schichten bei niedriger Temperatur wird beschrieben von R. Gereth und W. Scherber in "Properties of Ammonia-Free-Nitrogen-Si -N. Films Produced at Low Temperatures", J. Electrochem. Soc. , Vo. 119, No. 9, September 1972, pp. 1248-1254.
Schritt 5A: Abheben der Photolackschichten 20 und 22. Die Kante 32 der übrigbleibenden Si3N.-Schicht 30 in Fig. 5 sollte annähernd vertikal sein. Nachdem das substrat durch eine durchgehende Phosphorimplantation von 1 χ 10 Ionen/cm bei 450 Kev bestrahlt wurde, sollte die resultierende vergrabene Schicht 34 eine Tiefe von 5000 8 haben, eine Kante 36 zur Oberfläche schräg verlaufen und die andere Kante 38 abrupt unter der Kante 32 der Si-N.-Maske 30 enden. Die implantierten Störstellen werden durch Anlassen mit niedriger Temperatur, bei der sie nicht nennenswert ausdiffundieren, aktiviert.
Schottky-Sperrschicht-FET mit niedrigem Widerstand im Source-Gate-Berelch und Drain-Gate-Bereich
In der US Patentschrift Nr. 3 804 681 werden mehrere Lösungen zur Herstellung von Schottky-Sperrschicht-FET1s mit niederohmigen Widerstandszonen zwischen Source- und Gate-Zone zur Verbesserung des LeistungsVerbrauches und der R-C-Zeitkonstanten beschrieben. Diese Zonen 40 liegen in einer Ebene in der Schnittfläche zwischen dem Substrat 42 und der leitenden !Schicht 44, wie es in Fig. 6Ά gezeigt ist, oder oben auf der
709882/0705
MA 975 016
leitenden Schicht 44, wie es in Fig. 6B gezeigt ist.
Da in beiden Fällen die niederohmigen Zonen 40 eindimensional sind, bleibt immer ein parasitärer Widerstand zurück. Bei Anwendung der erfindungsgemäßen Technik werden diese Restwiderstände eliminiert, da die implantierten vergrabenen Schichten zur Oberfläche hin schräg ansteigen.
Anschließend werden die einzelnen Herstellungsschritte beschrieben .
Die oben beschriebenen Schritte 1A bis 5A werden für eine !symmetrische Struktur für Schottky-Sperrschicht-FET's aus- !geführt. Im Schritt 5A ist der entsprechende Querschnitt wie in Fig. 7 gezeigt erreicht.
Die Si-N--Schicht 46 wird als nächstes für eine lokalisierte 3 4
Oxidation des die Schicht 46 umgebenden dünnen Oxidbereiches benutzt. Dabei muß durch Oxidation in Dampf sichergestellt werden, daß die implantierten Schichten 48 und 50 sowenig wie möglich ausdiffundieren. Ein Zyklus von eineinhalb Stunden bei 900 0C ergibt ein Oxid von 5500 8 Dicke und läßt die Implantationsschichten etwa 2000 Ä weit ausdiffundieren. Eine Alternative besteht in der Ausführung der Oxidation bei hohem Druck, um die Temperatur in den Bereich von etwa 7OO 0C herunter zu bringen. Die Schnittansicht der Struktur mit vertieftem Oxid 52 ist in Fig. 8 gezeigt. Da das vertiefte Oxid 52 den Raum zwischen den Elektroden teilweise füllt, wird die entsprechende Kapazität reduziert und die Durchbruchsspan- ; nung zwischen den Elektroden gegenüber konventionell herge- ' stellten Bauelementen mit denselben geometrischen Maßen er- ; höht. Da Phosphor sich während des Oxidwachstums aufschichtet, j bleibt seine Konzentration in der Nähe der Oberfläche 54, 56 ι hoch. Die Bedeutung dieses Umstandes wird später im Zusam-
- 709882/0705
MA 975 016
menhang mit der Herstellung der ohmschen Kontakte für Source und Drain besprochen.
Schritt 6B: Unter Verwendung einer Maske Nr. 3 öffnet man Fenster für Source- und Drainkontakte 60 und 62, wie in Fig. 9 gezeigt. Das Gatefenster erfordert keine Maskendefinition, da es durch Tauchätzung in warmer Phosphorsäure geöffnet wird, die selektiv die Si3N4-SChIcIIt 46 ätzt und so eine Selbstausrichtung der Gateelektrode 58 auf die abrupte Kante der vergrabenen Schichten ermöglicht. Das übrige, das I Gate bedeckende SiO wird durch Tauchätzung in HF entfernt. Mit der Maske Nr. 4 wird das Leitungsmuster nach einer Metallisierung definiert. Es ist zu beachten, daß durch die hohe Konzentration von Fremdatomen in den Schichten 54 und 56 an der Oberfläche 58 die ohmschen Kontakte 60 und 62 für Source und Drain automatisch festgelegt sind. Die fertige Struktur ist in Fig. 9 gezeigt.
Bipolarer Transistor mit reduziertem Basisbahnwiderstand
Mit asymmetrischen vergrabenen Schichten wird als nächstes der Basisbahnwiderstand bipolarer Transistoren gesenkt. Dabei handelt es sich um den Widerstand zwischen den äußeren Kanten des aktiven Basisbereiches und den ohmschen Kontakten der Basis. Der Prozeß läuft wie folgt ab.
Schritt 1C: Mit der Maske Nr. 1 in Fig. 10 wird eine n-leitende epitaxiale Schicht 58 nach Diffusion einer vergrabenen n+ As- Schicht 60 in das anfänglich p-leitende Substrat 56 !durch das mit der Maske Nr. 1 geschaffene Fenster niederge- ! schlagen.
!Schritt 2C: Nach Ätzen einer als Diffusionsmaske während des Schrittes 1C verwendeten Oxidschicht wird eine
709882/07ÖS
MA 975 016
Schicht 62 auf der epitaxialen Schicht 58 aufgewachsen. Dieses Oxid schützt die endgültige Struktur. Die Dicke dieser Oxidschicht bestimmt sich aus Überlegungen, die sich aus der Oxiddurchbruchsspannung und der Inversion der Basiszone ergeben. Letzteres Problem wird eliminiert durch die im Schritt ' 12C implantierte vergrabene Schicht, die unter anderem als Inversionskanalstopper wirkt. Somit ist eine Schichtdicke von 1OOO 8 ausreichend. Als nächstes wird eine 500 8 dicke Schicht 64 aus Si-N. niedergeschlagen, mit der im Schritt 3C eine
; lokale Oxidation vorgenommen wird, und die im Schritt 13C als Ätzmaske dient. Die Dicke der Schicht 64 wird so gewählt, daß die im Schritt 1OC aufgebrachte Polysiliciumschicht nicht zu
: dick sein muß.
iSchritt 3C: Unter Verwendung der Maske Nr. 2 öffnet man : Fenster für die Oxidationsbereiche 68 und 70, wie es in ! Fig. 10 gezeigt ist. Die SiO2-Schicht 62 wird abgeätzt unter j Verwendung der Si^.-Schicht 64 als Ätzmaske. In die durch diese Fenster definierten Graben in die epitaktische n-Schicht
\ ätzen. Das Oxid 68 und 70 thermisch in diesen Gräben aufwachsen lassen, bis das Oxid mit dem Rest der Struktur in einer Ebene liegt. Die Schritte 1C bis 3C sind typisch für die j lokale Oxidationstechnik. Da die Schicht 64 aus Si3N4 eine gute Maske gegen Gallium bildet, wird durch eine durchgehende i Galliumdiffusion unterhalb der Oxidschicht ein Kanalstopper
gebildet.
Schritt 4C: In Fig. 11 ist der Niederschlag einer Schicht 72 gezeigt, die allgemein aus SiO2 und PSG besteht. Die Gesamtdicke dieser Schicht sollte die Implantation im Schritt 12C blockieren können. Für den betrachteten Transistor reichen 8OOO A* aus.
Schritt 5C: Unter Verwendung der Maske Nr. 3 öffnet man das Fenster 74 für die Basis. Die Schrägen 76 und 78 dieses Fenrom 2707 os
MA 975 016
sters werden bestimmt durch den PSG-Gehalt, der im Schritt 4C niedergeschlagenen Schicht 72 wie es in Fig. 11 gezeigt ist.
Schritt 6C: Durchgehende Implantation von Bor mit einer Do-
12 2
sierung von 1,6 χ 10 /cm bei 280 Kev durch diese Schich-
ten 62 und 64 aus SiO2/Si_N . Eintreibung von Bor zur Bildung der Basiszone 82 mit dem Übergang 80 bei einer Tiefe von 6000 8 wie in Fig. 12 dargestellt. Dieser Übergang wird während des Schrittes 11C tiefer eingetrieben.
I Schritt 7C: Mit der Maske Nr. 4 öffnet man das Fenster 84 für den Kollektorkontakt, wie es in Fig. 12 gezeigt ist, in dessen Bereich gleichzeitig mit der Bildung der Emitterzone eine Dotierung erfolgt.
Schritt 8C: Die Oberfläche wird mit einer 700 8 dicken Schichit eines positiv wirkenden elektronenempfindlichen PMM-Photolacks 86 überzogen, wie es in Fig. 13 gezeigt ist. Mit einem Elektronenstrahl werden die Emitter- bzw. Kollektorkontaktfenster 88 und 90 definiert. Der Photolack wird entwickelt.
Schritt 9C: Die Nitridschichten 92 und 94 in reaktiver Plasmaätztechnik ätzen. Implantation von As und einer Dosis
15 2
von 8 χ 10 /cm bei 3OO Kev zur Bildung der Emitterzone bzw. Kollektorkontaktes 96 und 98. Für beide Operationen wirkt der PMM-Photolack 86 als Maske. Der Basisbereich direkt unter dem Emitter 96 ist die aktive Basiszone 85.
Schritt 1OC: Eine Polysiliciumschicht über der Struktur der Fig. 14 aufdampfen, wobei die Substrattemperatur unter 100 0C zu halten ist. Nach Abheben des PMM-Photolacks decken die Polysiliciumschichten 1OO und 102 der Fig. 15 weiter den Emitter 96 und den Kollektorkontakt 98 ab. Die Polysiliciumschicht 100 bildet die Maske für die nachfolgende Implantation der vergrabenen asymmetrischen Schicht und verhindert so
T0ST827Ö7Ö1
MA 975 016
die Kompensation der Emitterdotierung 96 und daher sollte sie so dick sein, wie die Schichten 64 und 72 zusammen plus einem Korrekturfaktor von 6/10 der Dicke der Schicht 64 aus SiJ., da die Dichte von Si3N4 1,6 χ größer ist als diejenige von Silicium. Für den betrachteten Transistor reichen 6000 8 Polysilicium aus, da das Aufwachsen von SiO „ im Schritt 11C diese Maske auf eine Dicke von 8800 8 anwachsen läßt.
Schritt 11C: Trotz einer seitlichen Streuung des implantierten Emitters 96 von etwa 1000 8 tritt eine gewisse Überlappung zwischen dem Emitter 96 und der im Schritt 12C implantierten vergrabenen Schicht auf, wenn die den Emitter 96 maskierende Polysiliciumschicht 1OO nicht vergrößert wird. Dazu wird in einem Thermozyklus eine Schicht 104 aus SiO_ an den Seiten der Polysiliciumschicht 100 aufgewachsen, die den Emitter 96 maskiert, wie es in Fig. 16 gezeigt ist. Diese SiO_-Schicht sollte eine Dicke von etwa 2800 8 haben. Dadurch können die scharfen Kanten der ersten Polysiliciumschicht 1OO etwas reduziert werden, die vergrößerte Maske über dem Emitter 96 macht jedoch steile Maskenkanten zur Erzeugung einer vergrabenen Schicht mit einer abrupten Kante nicht mehr so notwendig. Dieser Thermozyklus treibt auch den Emitter 96 ein und beseitigt die durch die Ionenimplantation erzeugten Schäden.
13 2 Schritt 12C: Eine Bohrdosierung von 5 χ 10 /cm ist bei 320 Kev bis zu einer Tiefe von 6000 8 durchgehend zu implantieren zur Erzeugung des asymmetrischen vergrabenen Schichten 108 und 110, die nach Darstellung in Fig. 17 in übergang der Basis 82 liegen. Den durch die Ionenimplantation aufgetretenen Schaden 20 Minuten lang bei 900 0C beseitigen.
j I
Schritt 13C: Tauchätzung in HF zur Entfernung der SiO-
I
Schichten 72, 1Ο4 und 106. Der abgeschrägte Teil der Schicht
709882/0705
MA 975 016
72 um den Kollektorkontakt wird nicht vollständig entfernt, da er durch die Polysiliciumschicht 102 maskiert ist. Nach dem Eintauchen in eine Lösung aus Flußsäure und Salpetersäure zur Ätzung der Schichten 100 und 102 bleibt somit ein Wall 102' aus SiO3 übrig, wie es in Fig. 18 gezeigt ist.
Schritt 14C: Unter Verwendung der Maske Nr. 5 werden die Kontaktfenster für Emitter 96 und Kollektor 98 geöffnet, wie es in Fig. 19 gezeigt ist. Der Wall 1O2' wird ebenfalls während dieser Ätzung durch ausreichende Dimensionierung des Kollektorkontaktes entfernt. Die Ausrichtung der Maske Nr. 5 auf den Emitter 96 ist nicht kritisch, da der im Schritt 9C, in die Si_N. Schicht 64 geätzte Fenster die Ätzung des Kontaktfensters innerhalb des Emitterbereiches begrenzt. Als nächstes wird die Si N -Schicht 64 durch Tauchätzung in warmer Phosphorsäure entfernt. Mit der Maske Nr. 6 wird dann das Kontaktfenster für die Basis 82 geöffnet. Nach Niederschlag des gewünschten Metalles, wird mit der Maske Nr. das Leitungsmuster 112 definiert. Eine Schnittansicht der fertigen Struktur ist in Fig. 19 gezeigt.
Nach dem vorgeschlagenen Verfahren hergestellte bipolare Transistoren weisen folgende vorteilhafte Merkmale auf:
1. Der Basisbahnwiderstand wird bestimmt von den stark dotierten Schichten 108 und 110 und ist daher niedrig. Das wurde erreicht, ohne die Emitter-Basis-Durchbruchspannung und die Kapazität herunterzusetzen, wie es der Fall gewesen wäre, wenn die Basiszone gleichmäßig in derselben Höhe dotiert gewesen wäre, wie die Schichten 108 und 110.
2. Die Überschneidung der hochdotierten vergrabenen Schichjten 108 und 11O mit der Oberfläche, wirkt als Kanalstopper und verhindert Oberflächenleckströme zwischen dem Kollektor 98 und dem Emitter 96.
709882/0705
MA 975 016
3. Im Schritt 11C wurde die SiO2 Schicht 104 aufgewachsen, um sicherzustellen, daß die nachfolgende Implantation im Schritt 12C nicht die Dotierung des Emitter 96 oder des aktiven Basisbereiches 85 kompensiert. Ein vorteilhafter Effekt ergibt sich jedoch aus der Erhöhung der Dotierung des aktiven Basisbereiches 85 an den Kanten durch die seitliche Streuung der implantierten vergrabenen Schichten 108 und 110. Die entsprechende Reduzierung des Schichtwiderstandes der aktiven Basis an ihrem Umfang wirkt der ungleich- ! mäßigen Spannungsverteilung, der sogenannten örtlichen Anhäufung der Emitterwirksamkeit entgegen, die bei hohen Stromdichten entsteht. Der laterale Basisstromfluß reduziert die Emitter-Basis-Vorspannung in Durchlaßrichtung von ihrem Höchstwert an den Außenkanten. Der Spannungsgradient ist an
den Kanten am größten wo der Basisstrom seinen höchsten Wert j hat. Durch Reduzierung des Schichtwiderstandes in der Nähe
der Kanten wird daher auch der Spannungsgradient reduziert, ί Wenn die örtliche Anhäufung der Emitterwirksamkeit reduziert
ι j
wird, wird dadurch der Strom erhöht, bei dem die Stromver- :
Stärkung abzufallen beginnt. i
j i
Offenbart ist also ein Verfahren zur Herstellung asymmetrischer vergrabener Schichten mit abrupten Kanten. In Abhebtechnik wird eine Maske mit fast vertikalen Kanten hergestellt, die die abrupten Kanten der vergrabenen Schichten abgrenzt. Die Einführung dieses Verfahrens in die Herstellungsprozesse für Schottky-Sperrschicht-FET's und bipolare Transistoren ergibt vergraben· Schichten, deren abrupten Kanten sich selbst auf die aktiven Bereiche des Bauelementes ausrichten. Durch Verwendung dieser Schichten werden verschiedene elektrische Kennwerte verbessert. Für den Schottky-Sperrschicht-FET ergeben sich folgende Verbesserungen:
1. Reduzierter parasitärer Widerstand im Source-Gatebereich und im Gate-Drainbereich.
TO 9T8 27 07155
MA 975 016
2. Reduzierte Kapazität zwischen den Elektroden und
3. Größere Durchbruchsspannung zwischen den Elektroden.
Für den bipolaren Transistor ergeben sich folgende Verbesserungen:
1. Reduzierter Basisbahnwiderstand ohne Erniedrigung der Basis-Emitter-Durchbruchsspannung oder Erhöhung der seitlichen Kapazität des Basis-Emitterüberganges.
2. Kanalstopper im Basisbereich und
3. Reduzierung der örtlichen Anhäufung der Emitterwirksamkeit.
709882/0705
L e e r s e

Claims (8)

MA 975 016 PATENTANSPRÜCHE
1. Verfahren zur Herstellung von Halbleiteranordnungen
mit asymmetrischen, vergrabenen leitenden Schichten im Halbleiterkörper unterhalb der aktiven Zonen durch Ionenimplantation, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleiterkörpers eine erste Maske mit einem abgeschrägte Seitenwände aufweisenden Fenster aufgebracht wird, daß anschließend eine für die Abhebetechnik geeignete Photolackschicht aufgebracht wird, die eine vertikale Kante innerhalb des Fensters aufweist und die mindestens eine abgeschrägte Seitenwand des Fensters überlappt und damit einen Teilbereich des Fensters unbedeckt läßt, daß auf die Gesamtfläche eine ionenimplantationshindernde Schicht aufgebracht wird, die über der Kante der Photolackschicht innerhalb des Fensters eine entsprechende Kante bildet, daß durch Abhebetechnik die Photolackschicht und der diese bedeckende Teil der Ionenimplantation hindernden Schicht entfernt wird und daß durch Implantation von geeignetem Störstellenmaterial die vergrabene Schicht eingebracht wird, die dem Verlauf der abgeschrägten Seitenwand folgt und dort an die Oberfläche des Halbleiterkörpers gelangt und innerhalb des Fensters unterhalb der Kante des noch vorhandenen Teils der ionenimplantationshindernden Schicht abrupt endet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene Schicht des Leitungstyps des Halbleiterkörpers implantiert wird.
7 0 9882/0705
ORIGINAL INSPECTED
MA 975 016
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene Schicht des zum Leitungstyp des Halbleiterkörpers entgegengesetzten Leitungstyps implantiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Photolack Polymethylmethacrylat verwendet wird, und daß die Kante der Photolackschicht innerhalb des Fensters mittels Elektronenstrahl erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Material für die implantationshindernde Schicht solches aus der Gruppe, bestehend aus Siliciumnitrit, Siliciumdioxid und polykristallinem Silicium verwendet wird.
6. Verfahren nach den Ansprüchen 1 bis 5, gekennzeichnet durch seine Anwendung bei der Herstellung von Feldeffekttransistoren, wobei zwei sich gegenüberliegende, im Gatebereich endende vergrabene Schichten implantiert werden, die gleichzeitig als Drain und Source dienen.
7. Verfahren nach Anspruch 6, gekennzeichnet durch seine Anwendung zur Herstellung eines Schottky-Sperrschicht-Feldeffekttransisitors.
8. Verfahren nach den Ansprüchen 1 bis 6, gekennzeichnet durch seine Anwendung bei der Herstellung von bipolaren Transistoren, wobei innerhalb der Basiszone eine dem Verlauf des Basis-Emitterüberganges im externen Basisbereich folgende, vergrabene Schicht implantiert wird.
709882/0705
DE2725095A 1976-06-30 1977-06-03 Verfahren zum Herstellen von Halbleiteranordnungen Expired DE2725095C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,375 US4029522A (en) 1976-06-30 1976-06-30 Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors

Publications (2)

Publication Number Publication Date
DE2725095A1 true DE2725095A1 (de) 1978-01-12
DE2725095C2 DE2725095C2 (de) 1986-03-13

Family

ID=24817109

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2725095A Expired DE2725095C2 (de) 1976-06-30 1977-06-03 Verfahren zum Herstellen von Halbleiteranordnungen

Country Status (5)

Country Link
US (1) US4029522A (de)
JP (1) JPS533782A (de)
DE (1) DE2725095C2 (de)
FR (1) FR2357064A1 (de)
GB (1) GB1521670A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0062883A2 (de) * 1981-04-14 1982-10-20 Deutsche ITT Industries GmbH Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE3402653A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
US4202002A (en) * 1977-01-19 1980-05-06 International Business Machines Corporation Ion-implanted layers with abrupt edges
US4113516A (en) * 1977-01-28 1978-09-12 Rca Corporation Method of forming a curved implanted region in a semiconductor body
US4156879A (en) * 1977-02-07 1979-05-29 Hughes Aircraft Company Passivated V-gate GaAs field-effect transistor
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
US4217599A (en) * 1977-12-21 1980-08-12 Tektronix, Inc. Narrow channel MOS devices and method of manufacturing
US4454524A (en) * 1978-03-06 1984-06-12 Ncr Corporation Device having implantation for controlling gate parasitic action
US4253229A (en) * 1978-04-27 1981-03-03 Xerox Corporation Self-aligned narrow gate MESFET process
GB2024504B (en) * 1978-06-29 1982-10-20 Philips Electronic Associated Manufacture of integrated circuits
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
FR2462781A1 (fr) * 1979-07-27 1981-02-13 Thomson Csf Transistor a effet de champ a grille schottky autoalignee et son procede de fabrication
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
US4386628A (en) * 1980-11-20 1983-06-07 Pro-Tech Advisory Services Limited Maintenance lining of passageways
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
US6939768B2 (en) * 2003-04-01 2005-09-06 Macronix International Co., Ltd. Method of forming self-aligned contacts

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3431150A (en) * 1966-10-07 1969-03-04 Us Air Force Process for implanting grids in semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Technical Disclosure Bulletin, Vol. 13, No. 5, 1970, S. 1052 *
US-Z.: IBM Technical Disclosure Bulletin, Vol. 14, No. 5, 1971, S. 1635-1636 *
US-Z.: IBM Technical Disclosure Bulletin, Vol. 15, No. 2, 1972, S. 403-404 *
US-Z.: IEEE Transactions on Electron Devices, Vol. ED-21, No. 1, 1974, S. 113-118 *
US-Z.: J. Electrochem. Soc., Vol. 116, No. 7, 1969, S. 1033-1037 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0062883A2 (de) * 1981-04-14 1982-10-20 Deutsche ITT Industries GmbH Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
EP0062883A3 (en) * 1981-04-14 1983-11-02 Deutsche Itt Industries Gmbh Method of manufacturing an integrated planar bipolar transistor
DE3402653A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial

Also Published As

Publication number Publication date
FR2357064A1 (fr) 1978-01-27
JPS533782A (en) 1978-01-13
JPS613093B2 (de) 1986-01-30
DE2725095C2 (de) 1986-03-13
US4029522A (en) 1977-06-14
FR2357064B1 (de) 1980-02-08
GB1521670A (en) 1978-08-16

Similar Documents

Publication Publication Date Title
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE2725095C2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
EP0308939B1 (de) Verfahren zur Herstellung eines MESFET mit selbstjustiertem Gate
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE19639035B4 (de) Halbleitervorrichtung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee