DE2725095C2 - Verfahren zum Herstellen von Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von Halbleiteranordnungen

Info

Publication number
DE2725095C2
DE2725095C2 DE2725095A DE2725095A DE2725095C2 DE 2725095 C2 DE2725095 C2 DE 2725095C2 DE 2725095 A DE2725095 A DE 2725095A DE 2725095 A DE2725095 A DE 2725095A DE 2725095 C2 DE2725095 C2 DE 2725095C2
Authority
DE
Germany
Prior art keywords
layer
implantation
window
buried
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2725095A
Other languages
English (en)
Other versions
DE2725095A1 (de
Inventor
Francisco Reston Va. De La Moneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2725095A1 publication Critical patent/DE2725095A1/de
Application granted granted Critical
Publication of DE2725095C2 publication Critical patent/DE2725095C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung
ίο einer leitenden vergrabenen Verbmdungsschicht zwischen der Oberfläche eines Halbleiterkörpers und einer innerhalb des Halbleiterkörpers liegenden aktiven Zone eines dort integrierten Halbleiterbauelementes, wobei auf die Oberfläche des Halbleiterkörpers eine implantationshindernde Maske mit einem abgeschrägte Seitenwände aufweisenden Fenster aufgebracht wird, das die aktive Zone überdeckt, und in dessen Bereich durch Ionenimplantation von Störstellenmaterial die vergrabene Verbindungsschicht eingebracht wird, die dem
2u Verlauf der abgeschrägten Seitenwand folgt und dort an die Oberfläche des Halbleiterkörpers gelangt.
Ein derartiges Verfahren ist in den Veröffentlichungen »IBM Technical Disclosure Bulletin« Vol. 13, No. 5, Oktober 1970, Seite 1062 bzw. Vol. 14, No. 5, Oktober 1971, Seiten 1635 und 1636 bereits beschrieben.
Dieses bekannte Verfahren liefert durchgehende, vergrabene Verbindungsschichten.
Hochleistungs-Schottky-Sperrschicht-FETs und bipolare Transistoren haben ihre aktiven Bereiche im Halbleiterkörper und vermeiden so die nachteiligen Auswirkungen von Oberflächenzuständen auf Trägerbeweglichkeiten. Andererseits müssen die aktiven Bereiche des Bauelementes zur Ermöglichung der Großintegration mit der Oberfläche der Struktur in Berührung gebracht werden. Dabei werden parasitäre resistive und kapazitive Elemente geschaffen, die die Leistungsfähigkeit des ganzen Bauelementes heruntersetzen. Kompromisse zwischen resistiven und kapazitiven Störfaktoren sind schwierig zu erreichen, da die Erhöhung oder Erniedrigung der Dotierung zur Minimierung des einen Faktors den anderen entsprechend nachteilig beeinflußt. Außerdem werden die Dotierungshöhen generell bestimmt durch die Struktur des gesamten Bauelementes.
Die Leistungsfähigkeit der auf herkömmliche Weise hergestellten Schottky-Sperrschicht-FETs ist durch folgende Punkte begrenzt:
1. Hoher parasitärer Widerstand zwischen Source-Gate und Drain-Gate,
2. Hohe Kapazitäten zwischen den Elektroden, und
3. Niedrige Durchbruchsspannung zwischen den Elektroden.
Für bipolare Transistoren bestehen folgende Probleme:
1. Hoher Basis-Bahnwiderstand,
2. Niedrige Basis-Emitter-Durchbruchsspannung,
bo 3. Hohe Kapazität am seitlichen Basis-Emitter-Übergang,
4. Eigenvorspannung entlang der Emitterbreite, ein negativer Effekt, der als örtliche Anhäufung der Emitterwirksamkeit bekannt ist.
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren zur Herstellung einer leitenden, vergrabenen Verbindungsschicht anzugeben, die örtlich derart
definiert abgegrenzt ist, daß sie zwischen der Oberfläche des Halbleiterkörpers und einem Randbereich einer innerhalb des Halbleiterkörpers liegenden aktiven Zone eines dort integrierten Halbleiterbauelementes verläuft und damit Halbleiterbauelemente mit reduzierten parasitären Störeffekten liefert. Im einzelnen besteht die Aufgabe der Erfindung darin, einen Hochleistungs-Schottky-Sperrschicht-FET in der Masse des Halbleiterkörpers mit reduzierten kapazitiven und resistiven parasitären Elementen sowie reduzierten parasitären Widerständen im Source-Gatebereich und im Drain-Gatebereich und reduzierter Kapazität und höherer Durchbruchsspannung zwischen den Elektroden zu bauen. Außerdem soll ein bipolarer Hochleistungstransistor mit reduziertem Basis-Bahnwiderstand und reduzierter örtlicher Anhäufung der Emitterwirksamkeit gebaut werden.
Die Lösung dieser Aufgabe ist in den Ansprüchen 1 bzw. 6 bis 8 niedergelegt Weitere vorteilhafte Weiterbildungen sind in den Unieranspriichen 2 bis 5 angegeben.
Das beschriebene Verfahren gestattet die Herstellung asymmetrischer vergrabener Schichten mit abrupten Kanten. Mit der Abhebetechnik wird eine Maske mit nahezu vertikalen Seitenwänden hergestellt, die die abrupten Kanten der vergrabenen Schichten begrenzen. Die Einführung dieses Verfahrens in den Herstellungsprozeß von Schottky-Sperrschicht-FETs und bipolaren Transistoren ergibt Bauelemente mit verbesserter elektrischer Charakteristik. Für den Schottky-Sperrschicht-FET umfassen die Verbesserungen einen reduzierten Störwiderstand im Source-Gatebereich und im Drain-Gatebereich, eine reduzierte Kapazität und eine größere Durchbruchsspannung zwischen den Elektroden und ein sich auf die vergrabenen Schichten selbst ausrichtendes Gate. Für bipolare Transistoren umfassen die Verbesserungen einen reduzierten Basis-Bahnwiderstand ohne Erniedrigung der Basis-Emitter-Durchbruchsspannung oder Erhöhung der Basis-Emitter-Seitenwandkapazität, einen Kanalstopper im Basisbereich und eine geringere örtliche Anhäufung der Eniitterwirksamkeit.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigt
Fig. 1 eine Schnittansicht einer Halbleiterstruktur nach Abgrenzung des Fensters 6 in der Oxidschicht 4,
F i g. 2 die Bildung eines Fensters 24 in einem Abhebe-Photolack 22 mit einer vertikalen Seitenwand 26,
F i g. 3 für die Abhebetechnik geeignete Schichten aus Photolack 22 und implantationshindernden Materials 30,
Fig.4 eine ionenimplantierte, asymmetrische, vergrabene Schicht 34,
F i g. 5 einen Schnitt durch einen Schottky-Sperrschicht-FET nach Implantation der vergrabenen Schichten,
F i g. 6 die Struktur der F i g. 5 nach Aufwachsen des vertieften Oxids,
Fig. 7 einen Schnitt durch den fertigen Schottky-Sperrschicht-FET mit asymmetrischen vergrabenen Schichten.
F i g. 8 die Bildung von Oxidationsbereichen zur Abgrenzung einer V/üpne, in der ein bipolarer Transistor ausgebildet wird. t>5
Fig. 9 die das Basisrruskenfenster für die Struktur der F i g. 8 bildenden abgeschrägten Oxidseitenwände,
Fig. 10 die Struktur der F i g. 9 nach Implantation der Basiszone und Öffnung des Fensters für den Kollektorkontakt,
F i g. 11 die Struktur der F i g. 10 nach Freilegung und Entwicklung des Photolacks für das Abhebeverfahren zur Bildung der Fenster mit nahezu vertikalen Seitenwänden,
Fig. 12 die Struktur der Fig. 11 mit geätzten Fenstern in der Si3Nj-Schicht, durch die der Emitter- und der Kollektorkontakt implantiert werden,
F i g. 13 die Struktur der F i g. 12 mit Polysiliciummaske in ihrer Lage über dem Emitter- und Kollektorkontakt,
Fig. 14 die Struktur der Fig. 13 mit vergrößerter Polysiliciumschicht nach ihrer Oxidation,
Fig. 15 die Struktur der Fig. 14 nach Implantation asymmetrischer vergrabener Schichten im Basisbereich,
Fi g. 16 die Struktur der Fig. 15 nach Wegätzen der Masken aus Polysiiicium und Siliciumdioxid, und
Fi g. 17 den fertigen Bipolartranrr'or mit vergrabenen asymmetrischen Schichten im Baiisbereich, die den Basis-Bahnwiderstand reduzieren.
Zum Stand der Technik gehören Abhebetechniken zur Bildung photolithographischer Masken, wie sie z. B. beschrieben sind von M. Hatzakis »Electron Resists for Microcircuit and Mask Production«, J. Electrochem. Soc, Vol. 116, No. 7, Juli 1969, Seiten 1033-1037. Die F i g. 5a und 7 dieses Artikels zeigen, wie ein Halbleiter durch ein Fenster in einer Schicht von für die Abhebetechnik geeignetem Photolack, bestehend aus Polymethyl methacrylat (PMMA), beschichtet werden kann. Das PMMA ist ein positiver elektronenempfindlicher Photoiack, der nahezu vertikale Seitenwände bildet. Nach Niederschlagen der Leiter- oder Isolatorschicht wird die Photolackschicht aufgelöst, so daß die Leiteroder !solatorschicht mit abgehoben wird und nur noch im Bereich des Fensters erhalten bleibt. Herkömmliche, für die Abhebetechnik geeignete Photolixke vrurden bei der Ionenimplantation noch nicht verwendet. Wenn die Photolackschicht selbst als Ionenimplantationsmaske verwendet würde, würden vergrabene leitende Bereiche gebildet, wobei alle Kanten abrupt innerhalb des Halbleitersubstrates endeten, wo keine elektrischen Kontakte zur Oberfläche hergestellt werden können. Außerdem ist ein vergrabener Bereich nicht für die Selbstausrichtung auf andere Strukturen wegen der niedrigen Schmelz- und Zersetzungstemperaturen des Photolacks geeignet.
Ein Merkmal der Erfindung ist die Verwendung einer präzisen lonenimplantationsmaske. gebildet durch eine Abhebetechnik, zur Abgrenzung vergrabener leitender Bereiche, die an einem Ende abrupt enden und zur Oberfläche am anderen Ende ansteigen. Ein anderes Merkmal der Erfindung ist die Verwendung dieser lonenimplantationsrr.Eske zur weiteren Abgrenzung zusätzlicher Strukturen im hergestellten Bauelement, die sich auf die abrupten Enden der vergrabenen leitenden Bereiche selbst ausrichten. Nach Darstellung in den F i g. 2, 3 und 4 hai die Abhebe-Photolackschicht 22 wenigstens eine ihrer vertikalen Seitenwände 26 über einer Öffnung 24 in einer darunterliegenden Schicht <■ liegen. Die Schicht 4 hat eine abgeschrägte Seitenwand 10 bzw. 11, wobei die Seitenwand 10 durch die Photolackschicht 22 bedeckt wird. Eine die Ionenimplantation verhindernde Schicht 28 und 30 wird über allen Oberflächen niedergeschlagen und die Abhebe-Photolackschicht 22 dann aufgelöst. Dadurch kann die Schicht 28 abgehoben werden, während die Schicht 30 an der Seitenwand und die nicht btdeckte Seitenwand 10 der Schicht 4 zurück-
gelassen werden. Eine durchgehende Ionenimplantation resultiert dann in der Bildung eines vergrabenen leitenden Bereiches 34. mit einem abrupten Ende 38, das auf die Kante 32 der Schicht 30 ausgerichtet ist, und einem gegenüberliegenden Ende 36 unterhalb der Seitenwand 10. das zur Oberfläche des Substrates 2 hin schräg ansteigt. Die implantationshindernde Schicht 30, die aus einem schwer schmelzbaren Material wie S1O2 bestehen kann, kann außerdem selbst als Maske für eine nachfolgend gebildete selbstausrichtende Struktur wie dem Gatebereich in einem FET oder dem Emitterkontakt in einem bipolaren Transistor dienen.
Prinzipiell befaßt sich die Erfindung im Rahmen eines Herstellungsverfahrens für Halbleiteranordnungen mit einer Methode zur Reduzierung parasitären Widerstandes mittels hochgradig leitender vergrabener Schichten. Diese Schichten werden ohne Veränderung der Dotiei uiigMjuiic uef dkuven Dcfcichc der Bauelemente implantiert. Störende parasitäre Widerstände können somit unabhängig von der eigentlichen Struktur klein gehalten werden. Das Verfahren ist ganz allgemein anwendbar. Seine Anwendung auf Schottky-Sperrschicht-FETs und bipolare Transistoren wird gezeigt. Im folgenden werden zunächst die wesentlichen Schritte des Verfahrens angegeben, und dann folgen spezifische An-Wendungen.
Herstellung asymmetrischer hochleitender,
vergrabener Schichten
Schritt IA
Start mit einem η-leitenden Halbleitersubstrat 2 der Fig. 1. Aufwachsen einer 600 nm dicken SiO2-Schicht 4. Niederschlag von Phosphor-Silicatglas (PSG), wenn die Abschrägung der nachfolgend geätzten Oxidfenster k'ciner q!s 45* sein so!!.
Schritt 2A
Verwendung einer Maske Nr. 1. Festlegung und Ätzen des Fensters 6, unter dem die gewünschte vergrabene Schicht einzubringen ist. Erneutes Aufwachsen einer SiOj-Schicht 8 bis zu einer Dicke von 100 nm, so daß die Dickendifferenz zwischen den Schichten 4 und 8 ungefähr gleich der Tiefe der vergrabenen Schicht ist.
Die herkömmliche, von Hatzakis entwickelte Methode zur Herstellung einer Struktur in Abhebetechnik wird in der vorliegenden Erfindung zur Erzeugung einer lonenimplantationsmaske modifiziert. Wie von Hatzakis beschrieben, wird eine Struktur nach Belichtung und Entwicklung von Fenstern im Abhebe-Photolack niedergeschlagen. Wenn die niedergeschlagene Schicht dünner ist als die Photolackschicht, füllt sie das Fenster nicht vollständig aus. so daß eine Lücke zwischen dem, den Boden des Fensters und die Oberseite der Photolackschicht bedeckenden Materials entsteht. Ein Lösungsmittel kann dann die Photolackschicht durch die Lücke erreichen, auch die nicht freigelegte Photolackschicht auflösen und dadurch die oben aufliegende Schicht abheben. Die niedergeschlagene Schicht wird dort zurückgelassen, wo das Fenster nahezu vertikale Seitenwände hat. Nach dem Artikel von M. Hatzakis liegt die Schrägneigung dieser Schicht zwischen 2 und 5" für eine Photoiackdichte von 500 nm. Die wichtigen Überlegungen für diese Abhebetechnik sind die Dicke der Photolackschicht und die Substrattemperatur während des Niederschiagens des Materials. Je dünner die Photolackschicht ist. umso mehr nähern sich die Seitenwände der Vertikalen. Die folgenden Schritte umfassen die obige Abhebetechnik mit PMMA zur Erzeugung von implantierten, vergrabenen Schichten mit asymmetrischer Form. Andere Abhebeiechniken können natürlich ebenso verwendet werden, solange sie die präzise Kante für die Implantationsmaske gewährleisten.
Schritt 3A
Das Substrat 2 der Fig. 1 mit einer Photokickschicht 20 und 22 überziehen, wie es in F i g. 2 gezeigt ist. Mit einem programmierten Ionenstrahl wird der die Oxidabschrägung 11 überlappende Abschnitt 24 an den Stellen belichtet, an denen eine vertikale Maskenkante 26 gebraucht wird. Entwicklung des Photolacks, um die belichteten Bereiche zu entfernen. Für eine Photolackschicht mit einer Dicke von 500 nm beträgt die Schrägricigyrig der Seiteiiv/ände 26 etwa 2 bis 5°. Je dünner cl'c Photolackschicht 20 ist, umso mehr nähern sich die Seitenwände 26 der Vertikalen.
Schritt 4A
Die in Fig. 3 gezeigten Schichten 28 und 30 niederschlagen, und zwar dünner als die Photolackschicht 20 des Schrittes 3A.
S13N. ist gut geeignet, da seine Dichte l,6mal größer ist als diejenige von S1O2. Eine Schicht aus SijN4 von 420 nm Dicke ist daher äquivalent einer Schicht aus S1O2 mit 700 nm Dicke. Die Substrattemperatur sollte während des Niederschiagens höchstens 100"C betragen. Der Niederschlag der SijN4-Schichten bei niedriger Temperatur wird beschrieben von R. Gereth und W. Scherber in »Properties of Ammonia-Free-Nitrogen-SijN-t Films Produced at Low Temperatures«. I. Electrochem. Spc. Vol.119, No. 9, September 1972, Seiten 1248-1254.
Schritt 5
Abheben der Photolackschichten 20 und 22. Die Kante 32 der übrigbleibenden Si3N4-Schicht 30 in Fig.4 sollte annähernd vertikal sein. Nachdem das Substrat durch eine durchgehende Phosphorimplantation von 1 ■ 1014 Ionen/cm2 bei 450 Kev bestrahlt wurde, sollte die resultierende vergrabene Schicht 34 eine Tiefe von 500 nm haben, ein Ende 36 zur Oberfläche schräg verlaufen und das andere Ende 38 abrupt unter der Kante 32 der Si3N4-Maske 30 enden. Das implantierte Störstellenmaterial wird durch Anlassen mit niedriger "iemperatur, bei der es nicht nennenswert ausdiffundiert, aktiviert.
Schottky-Sperrschicht-FET mit niedrigem
Widerstand im Source-Gatebereich und
Drain-Gatebereich
Die oben beschriebenen Schritte IA bis 5A werden für eine symmetrische Struktur für Schottky-Sperrschicht-FETs ausgeführt Im Schritt 5A ist der entsprechende Querschnitt wie in F i g. 5 gezeigt erreicht
Die SisNi-Schicht 46 wird als nächstes für eine lokalisierte Oxidation des die Schicht 46 umgebenden, dünnen Oxidbereiches benutzt Dabei muß durch Oxidation in Dampf sichergestellt werden, daß die implantierten Schichten 48 und 50 sowenig wie möglich ausdiffundieren. Ein Zyklus von eineinhalb Stunden bei 900° C ergibt ein Oxid von 550 nm Dicke und läßt die Implantations-
schichten etwa 200 nm weit ausdiffundieren. Eine Alternative besteht in der Ausführung der Oxidation bei hohem Druck, um die Temperatur in den Bereich von etwa 7000C herunter zu bringen. Die Schnittansicht der Struktur mit vertieftem Oxid 52 ist in F i g. 6 gezeigt. Da das vertiefte Oxid 52 den Raum zwischen den Elektroden ttii'weise füllt, wird die entsprechende Kapazität reduziert und die Durchbruchsspannung zwischen den Elektroden gegenüber konventionell hergestellten Bauelementen mit denselben geometrischen Maßen erhöht, to Da Phosphor sich während des Oxidwachstums aufschichtet, bleibt seine Konzentration in der Nähe der Oberfläche 54, 56 hoch. Die Bedeutung dieses Umstandes wird später im Zusammenhang mit der Herstellung der ohmschen Kontakte für Source und Drain bespro- t5 chen.
Schritt bB
Unter Verwendung einer Maske Nr. 3 öffnet man Fenster für Source- und Drainkontakte 60 62, wie in Fig. 7 gezeigt. Das Gatefenster erfordert keine Maskendefinition, da es durch Tauchätzung in warmer Phosphorsäure geöffnet wird, die selektiv die SiiN^-Schicht 46 ätzt und so eine Selbstausrichtung der Gateelektrode 58 auf die abrupte Kante der vergrabenen Schicht ermöglicht. Das übrige, das Gate bedeckende S1O2 wird durch Tauchätzung in HF entfernt. Mit der Maske Nr. 4 wird das Leitungsmuster nach einer Metallisierung definiert. Es ist zu beachten, daß durch die hohe Konzentration von Fremdatomen in den Schichten 54 und 56 an der Oberfläche die ohmschen Kontakte 60 und 62 für Source und Drain automatisch festgelegt sind. Die fertige Struktur ist in F i g. 7 gezeigt.
35
Basis-Bahn widerstand
Mit der Maske Nr. 1 in Fig. 8 wird eine n-leitende epitaxiale Schicht 58 nach Diffusion einer vergrabenen η + As-Schicht 60 in das anfänglich p-leitende Substrat 56 durch das mit der Maske Nr. 1 geschaffene Fenster niedergeschlagen.
Schritt 2C
Nach Ätzen einer als Diffusionsmaske während des Schrittes IC verwendeten Oxidschicht wird eine SiO2-Schicht 62 auf der epitaxialen Schicht 58 aufgewachsen. Dieses Oxid schützt die endgültige Struktur. Die Dicke dieser Oxidschicht bestimmt sich aus Überlegungen, die sich aus der Oxiddurchbruchsspannung und der Inversion der Basiszone ergeben. Letzteres Problem wird eliminiert durch die im (späteren) Schritt 12C implantierte, vergrabene Schicht, die unter anderem als Inversionskanalstopper wirkt Somit ist eine Schichtdikke von 100 nm ausreichend. Als nächstes wird eine 50 nm dicke Schicht 64 aus S13N4 niedergeschlagen, mit der im Schritt 3C eine lokale Oxidation vorgenommen wird, und die im Schritt 13C als Ätzmaske dient. Die Dicke der Schicht 64 wird so gewählt, daß die im Schritt IOC aufgebrachte Poiysiliciumschicht nicht zu dick sein muß.
Schritt 3C
Unter Verwendung der Maske Nr. 2 öffnet man Fenster für die Oxidationsbereiche 68 und 70, wie es in F i g. 8 gezeigt ist. Die SiO2-Schicht 62 wird abgeätzt unter Verwendung der ShNj-Schicht 64 als Ätzmaske. In die durch diese Fenster definierten Gräben in die epitaktische η-Schicht ätzen. Das Oxid 68 und 70 thermisch in diesen Gräben aufwachsen lassen, bis das Oxid mit dem Rest der Struktur in einer Ebene liegt. Die Schritte IC bis 3C sind typisch für die lokale Oxidationstechnik. Da die Schicht 64 aus SijN4 eine gute Maske gegen Gallium uiidei, wird durch eine durchgehende Galliumdiffusion unterhalb der Oxidschicht ein Kanalstopper gebildet.
Schritt 4C
In Fig. 9 ist der Niederschlag einer Schicht 72 gezeigt, die allgemein aus S1O2 und PSG besteht. Die Gesamtdicke dieser Schicht sollte die Implantation im Schritt 12C blockieren können. Für den betrachteten Transistor reichen 800 nm aus.
Schritt 5C
Unter Verwendung der Maske Nr. 3 öffnet man das Fenster 74 für die Basis. Die Schrägen 76 und 78 dieses Fensters werden bestimmt durch den PSG-Gehalt, der im Schritt 4C niedergeschlagenen Schicht 72 — wie es in F i e. 9 gezeigt ist.
Mit asymmetrischen vergrabenen Schichten wird als nächstes der Basis-Bahnwiderstand bipolarer Transistoren gesenkt. Dabei handelt es sich um den Widerstand zwischen den äußeren Kanten des aktiven Basisbereiches und den ohmschen Kontakten der Basis. Der Prozeß läuft wie folgt ab.
45 Schritt IC
Schritt 6C
Durchgehende Implantation von Bor mit einer Dosierung von 1,6 - 10!2/cm2 bei 280 Kev durch diese Schichtend und 64 aus SiO^/SijN^ Eintreibung von Bor zur Bildung der Basiszone 82 mit dem Übergang 80 bei einer Tiefe von 600 nm wie in F i g. 10 dargestellt. Dieser Übergang wird während des Schrittes 1 IC tiefer eingetrieben.
Schritt 7C
Mit der Maske Nr. 4 öffnet man das Fenster 84 für den Kollektorkontakt, wie es in Fig. 10 gezeigt ist. in dessen Bereich gleichzeitig mit der Bildung der Emitterzone eine Dotierung erfolgt.
Schritt 8C
Die Oberfläche wird mit einer 70 nm dicken Schicht eines positiv wirkenden elektronenempfmdlichen PM M A-Photolacks 86 überzogen, wie es in F i g. 11 gezeigt ist. Mit einem Elektronenstrahl werden die Emitter- bzw. Kollektorkontaktfenster 88 und 90 definiert. Der Photolack wird entwickelt.
65 Schritt 9C
Die Nitridschichten 92 und 94 in reaktiver Plasmaätztechnik ätzen. Implantation von As und einer Dosis von 8 · lO'Vcm2 bei 300 Kev zur Bildung der Emitterzone %
bzw. des Kollektorkontaktes 98. Für beide Operationen wirkt der PMMA-Photolack 86 als Maske. Der Basisbereich direkt unter der Emitterzone 96 ist die aktive Basiszone 85.
Schritt IOC
Eine Polysiliciumschicht über der Struktur der Fig. 12 aufdampfen, wobei dis Substrattemperatur unter 1000C zu halten ist. Nach Abheben des PMMA-Pho- to tolacks decken die Polysiliciumschichten 100 und 102 der Fig. 13 weiter den Emitter 96 und den Kollektorkontakt 98 ab. Die Polysiliciumschicht 100 bildet die Maske für die nachfolgende Implantation der vergrabenen asymmetrischen Schicht und verhindert so die Kompensation der Emitterdotierung 96, und daher sollte sie so dick sein, wie die Schichten 64 und 72 zusammen plus einem Korrekturlaktor von °Λο der Dicke der Schicht 64 aus S11N4, da die Dichte von S13N4 l.ömal größer ist als diejenige von Silicium. Für den betrachteten Transistor reichen 600 nm Polysilicium aus, da das Aufwachsen von S1O2 im Schritt HC diese Maske auf eine Dicke von 880 nm anwachsen läßt.
Schritt IIC
Trotz einer seitlichen Streuung des implantierten Emitters 96 von etwa 100 nm tritt eine gewisse Überlappung zwischen dem Emitter 96 und der im Schritt 12C implantierten vergrabenen Schicht auf, wenn die den Emitter % maskierende Polysiliciumschicht 100 nicht vergrößert wird. Dazu wird in einem Thermozyklus eine Schicht 104 aus S1O2 an den Seiten der Polysiliciumschicht 100 aufgewachsen, die den Emitter % maskiert, wie es in Fig. 14 gezeigt ist. Diese SKVSchicht sollte eine Dicke von etwa 280 nm haben. Dadurch können die scharfen Kanten der ersten Polysiliciumschicht 100 etwas reduziert werden, die vergrößerte Maske über dem Emitter % macht jedoch steile Maskenkanten zur Erzeugung einer vergrabenen Schicht mit einer abrupten Kante nicht mehr so notwendig. Dieser Thermozyklus treibt auch den Emitter 96 ein und beseitigt die durch die Ionenimplantation erzeugten Schäden.
Schritt 12C
Eine Bordosierung von 5 · 10'Vcm2 ist bei 320 Kev bis zu einer Tiefe von 600 nm durchgehend zu implantieren zur Erzeugung der asymmetrischen vergrabenen Schichten 108 und 110, die nach Darstellung in Fig. 15 in Übergang der Basis 82 liegen. Den durch die Ionenimplantation aufgetretenen Schaden 20 Minuten lang bei 9000C beseitigen.
Schritt 13C
Tauchätzung in HF zur Entfernung der SiO2-Schichten 72, 104 und 106. Der abgeschrägte Teil der Schicht 72 um den Kollektorkontakt wird nicht vollständig entfernt, da er durch die Polysiliciumschicht 102 maskiert ist. Nach dem Eintauchen in eine Lösung aus Flußsäure und Salpetersäure zur Ätzung der Schichten 100 und 102 bleibt somit ein Wall 102' aus S1O2 übrig, wie es in taktfenster für Emitter 96 und Kollektor 98 geöffnet, wie es in Fig. 17 gezeigt ist. Der Wall 102' wird ebenfalls während dieser Ätzung durch ausreichende Dimensionierung des Kollektorkontaktes entfernt. Die Ausrichtung der Maske Nr. 5 auf den Emitter 96 ist nicht kritisch, da der im Schritt 9C, in die SijNj-Schicht 64 geätzte Fenster die Ätzung des Kontaktfensters innerhalb des Emitterbereiches begrenzt. Als nächstes wird die SijN-i-Schicht 64 durch Tauchätzung in warmer Phosphorsäure entfernt. Mit der Maske Nr. b wird dann das Kontaktfenster für die Basis 82 geöffnet. Nach Niederschlag des gewünschten Metalles wird mit der Maske Nr. 7 das Leitungsmuster 112 definiert. Eine Schnittansicht der fertigen Struktur ist in F i g. 17 gezeigt.
Nach dem beschriebenen Verfahren hergestellte b: polare Transistoren weisen folgende vorteilhafte Merkmale auf:
Der Basis-Bahnwiderstand wird bestimmt von den stark dotierten vergrabenen Schichten 108 und HO und ist daher niedrig. Das wurde erreicht, ohne die Emitter-Basis-Durchbruchsspannung und die Kapazität herunterzusetzen, wie es der Fall gewesen wäre, wenn die Basiszone gleichmäßig in derselben Höhe dotiert gewesen wäre, wie die Schichten 108 und 110.
Die Überschneidung der hochdotierten vergrabenen Schichten 108 und 110 mit der Oberfläche wirkt als Kanalstopper und verhindert Oberflächenleckströme zwischen dem Kollektor 98 und dem Emitter 96.
Hierzu 4 Blatt Zeichnungen
ig. 16 gezeigt ist.
65
Schritt 14C
Unter Verwendung der Maske Nr. 5 werden die Kon-

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung einer leitenden vergrabenen Verbindungsschicht zwischen der Oberfläche eines Halbleiterkörpers und einer innerhalb des Halbleiterkörpers liegenden aktiven Zone eines dort integrierten Halbleiterbauelementes, wobei auf die Oberfläche des Halbleiterkörpers eine implantationshindernde Maske mit einem abgeschrägte Seitenwände aufweisenden Fenster aufgebracht wird, das die aktive Zone überdeckt, und in dessen Bereich durch Ionenimplantation von Störstellenmaterial die vergrabene Verbindungsschicht eingebracht wird, die dem Verlauf der abgeschrägten Seitenwand folgt und dort an die Oberfläche des Halbleiterkörpers gelangt, dadurch gekennzeichnet, daß vor der Implantation eine für die Abhebetechnik geeignete Photoßckschicht (20, 22) aufgebracht wird, die innerhalb des Fensters (ö) in dem Randbereich der aktiven Zone eine vertikale Kante (26) aufweist und die mindestens eine abgeschrägte Seitenwand (10) des Fensters (6) überlappt und damit einen Teilbereich des Fensters (6) unbedeckt läßt, daß dann auf die Gesamtfläche eine zweite implantationshindernde Schicht (28, 30) aufgebracht wird, die über der Kante (26) der Photolackschicht (20, 22) innerhalb des Fensters (6) eine entsprechende Kante bildet, daß durch Abhebetechnik die Photolackschicht (20, 22) und der diese bedeckende Teil (28 der zweiten implantationshindernrlen Seicht entfernt wird und daß schließlich die Implantation der Verbindungsschicht (34; 48,50; 108,1 VJ) erMgt, die innerhalb des Fensters (6) unterhalb der Kante (32) des noch vorhandenen Teils (30) der zweiter, irnplantationshindernden Schicht abrupt endet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene Verbindungsschicht des Leitungstyps des Halbleiterkörpers implantiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene Verbindungsschicht des zum Leitungstyp des Halbleiterkörpers entgegengesetzten Leitungstyps implantiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Photolack Polymethylmethacrylat verwendet wird, und daß die Kante der Photolackschicht innerhalb des Fensters mittels Elektronenstrahl erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Material für die implantationshindernde Schicht Siliciumnitrid, Siliciumdioxid oder polykristallines Silicium verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch seine Anwendung bei der Herstellung von Feldeffekttransistoren, wobei zwei sich gegenüberliegende, im Gatebereich endende vergrabene Verbindungsschichten (48, 50) implantiert werden, die gleichzeitig als Drain- und Sourcebercich dienen.
7. Verfahren nach Anspruch 6, gekennzeichnet durch seine Anwendung zur Herstellung eines Schottky-Sperrschicht-Feldeffekttransistors.
8. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch seine Anwendung bei der Herstellung von bipolaren Transistoren, wobei innerhalb der Basiszone (82) eine dem Verlauf des Basis-Emitter-Überganges in der externen Basiszone folgende, am aktiven Basisbereich (85) endende, vergrabene Verbindungsschicht (108, 110) implantiert wird.
DE2725095A 1976-06-30 1977-06-03 Verfahren zum Herstellen von Halbleiteranordnungen Expired DE2725095C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,375 US4029522A (en) 1976-06-30 1976-06-30 Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors

Publications (2)

Publication Number Publication Date
DE2725095A1 DE2725095A1 (de) 1978-01-12
DE2725095C2 true DE2725095C2 (de) 1986-03-13

Family

ID=24817109

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2725095A Expired DE2725095C2 (de) 1976-06-30 1977-06-03 Verfahren zum Herstellen von Halbleiteranordnungen

Country Status (5)

Country Link
US (1) US4029522A (de)
JP (1) JPS533782A (de)
DE (1) DE2725095C2 (de)
FR (1) FR2357064A1 (de)
GB (1) GB1521670A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
US4202002A (en) * 1977-01-19 1980-05-06 International Business Machines Corporation Ion-implanted layers with abrupt edges
US4113516A (en) * 1977-01-28 1978-09-12 Rca Corporation Method of forming a curved implanted region in a semiconductor body
US4156879A (en) * 1977-02-07 1979-05-29 Hughes Aircraft Company Passivated V-gate GaAs field-effect transistor
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
US4217599A (en) * 1977-12-21 1980-08-12 Tektronix, Inc. Narrow channel MOS devices and method of manufacturing
US4454524A (en) * 1978-03-06 1984-06-12 Ncr Corporation Device having implantation for controlling gate parasitic action
US4253229A (en) * 1978-04-27 1981-03-03 Xerox Corporation Self-aligned narrow gate MESFET process
GB2024504B (en) * 1978-06-29 1982-10-20 Philips Electronic Associated Manufacture of integrated circuits
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
FR2462781A1 (fr) * 1979-07-27 1981-02-13 Thomson Csf Transistor a effet de champ a grille schottky autoalignee et son procede de fabrication
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
US4386628A (en) * 1980-11-20 1983-06-07 Pro-Tech Advisory Services Limited Maintenance lining of passageways
DE3115029A1 (de) * 1981-04-14 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung eines integrierten bipolaren planartransistors"
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
DE3402653A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung speziell dotierter bereiche in halbleitermaterial
US5672522A (en) * 1996-03-05 1997-09-30 Trw Inc. Method for making selective subcollector heterojunction bipolar transistors
US6939768B2 (en) * 2003-04-01 2005-09-06 Macronix International Co., Ltd. Method of forming self-aligned contacts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3431150A (en) * 1966-10-07 1969-03-04 Us Air Force Process for implanting grids in semiconductor devices
US3852119A (en) * 1972-11-14 1974-12-03 Texas Instruments Inc Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication

Also Published As

Publication number Publication date
JPS533782A (en) 1978-01-13
FR2357064A1 (fr) 1978-01-27
FR2357064B1 (de) 1980-02-08
GB1521670A (en) 1978-08-16
JPS613093B2 (de) 1986-01-30
DE2725095A1 (de) 1978-01-12
US4029522A (en) 1977-06-14

Similar Documents

Publication Publication Date Title
DE2725095C2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3884924T2 (de) Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE69128554T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit niedrig dotiertem Drain und eine MOS-integrierte Schaltungsstruktur
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
EP0308939B1 (de) Verfahren zur Herstellung eines MESFET mit selbstjustiertem Gate
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2455730A1 (de) Stabilisierte halbleiter-bauelemente und verfahren zur herstellung derselben
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee