DE2631873C2 - Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand

Info

Publication number
DE2631873C2
DE2631873C2 DE2631873A DE2631873A DE2631873C2 DE 2631873 C2 DE2631873 C2 DE 2631873C2 DE 2631873 A DE2631873 A DE 2631873A DE 2631873 A DE2631873 A DE 2631873A DE 2631873 C2 DE2631873 C2 DE 2631873C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
schottky contact
schottky
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2631873A
Other languages
English (en)
Other versions
DE2631873A1 (de
Inventor
Walter Dr. phil. 8000 München Kellner
Hermann Dipl.-Phys. Kniekamp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2631873A priority Critical patent/DE2631873C2/de
Priority to GB25351/77A priority patent/GB1522296A/en
Priority to US05/811,875 priority patent/US4173063A/en
Priority to FR7721107A priority patent/FR2358751A1/fr
Priority to IT25513/77A priority patent/IT1085840B/it
Priority to JP8461277A priority patent/JPS5310284A/ja
Publication of DE2631873A1 publication Critical patent/DE2631873A1/de
Application granted granted Critical
Publication of DE2631873C2 publication Critical patent/DE2631873C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Aufgabe der Erfindung ist es, Massnahmen anzugeben, durch die bei Halbleiterbauelementen mit einer Schottky-Elektrode die Serienwiderstaende der zu der aktiven Zone fuehrenden ohmschen Kontakte verringert werden, ohne dass der Schottky-Kontakt des Bauelementes negativ beeinflusst wird. Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer an die Oberflaeche hochohmigen Halbleiters angrenzenden, durch Ionenimplantation dotierten Schicht, auf der sich eine mit dem Halbleiter einen Schottky-Kontakt bildende erste Elektrode und eine oder mehrere weitere, jeweils einen ohmschen Kontakt mit dem Halbleiter bildende Elektroden befinden. Das angegebene Halbleiterbauelement ist dadurch gekennzeichnet, dass diejenigen Teile der Schicht, die sich unter den weiteren Elektroden bis zu der von der ersten Elektrode ausgehenden Verarmungsrandschicht erstrecken, etwa 10- bis 100-fach staerker dotiert sind als das unter der ersten Elektrode befindliche Gebie00 V, durch ihre vollkommene rueckstandsfreie Entfernbarkeit n

Description

a. Aufbringen einer Schicht aus fotoempfindlichem Lack (2) auf einen Halbleiter (1),
b. Belichten und Entwickeln des Fotolackes, so daß das für den Schottky-Kontakt vorgesehene Gebiet des Halbleiters (1) von Fotolack befreit wird, (F i g. 1)
c. Einätzen einer Mulde (4) in den Halbleiter an den vom Fotolack befreiten Stellen, (F i g. 2)
& Aufbringen einer Maskierungsschicht (5) auf die Fotolackschicht und auf die vom Fotolack freien Gebiete des Halbleiters (1), (F i g. 3)
e. Weiterentwickeln des Fotolackes mit Ablösen der auf dem Fotolack befindlichen Teile der Maskierungsschicht (5), (F i g. 4)
f. , Bestrahlen des mit einer Restschicht (6) der Maskierungsschicht (5) versehenen Halbleiters mit dotierend wirkenden Ionen (8), wobei die Dicke der Restschicht (6) und die kinetische Energie der Ionen (8) so gewählt werden, daß das unter der Restschicht (6) liegende Gebiet (11) des Halbleiters etwa 10 bis lOOmal Schacher dotiert wird als die daran angrenzenden Gebiete (9,10),
g. Abätzen der Restschicht (6), (F i g. 4)
h. Aufbringen einer Deckschicht (12) auf den Halbleiter, (F i g. 5)
L Tempern des mit der Deckschicht (12) versehenen Halbleiters (1),
j. Abätzen der Deckschicht (12),
k. Aufbringen der ohmsche Kontakte bildenden Elektroden (15; 16) mit Hilfe einer Abhebetechnik,
1. Aufbringen eines Schottky-Kontakts in dem Gebiet der Mulde (4), (F i g. 6).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die Maskierungsschicht (5) eines der Materialien S1O2, S13N4, AI2O3, AlN verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei einem Halbleiter (1) aus Galliumarsenid Ionen (8) von einem oder mehreren der Elemente S, Si, Se, Te implantiert werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Implantation bei einer Temperatur des Halbleiters zwischen 1500C und 5000C erfolgt
5. Verfahren nach einem tier Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Mulde (4) bis zu einer Tiefe zwischen 50 und 100 nm abgeätzt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Maskierungsschicht eine Siliziumdioxidschicht mit einer Dicke zwischen 80 und 140 nm, insbesondere zwischen 120 und 130 nm, aufgebracht wird, und daß Schwefelionen mit einer kinetischen Energie von 100 keV implantiert werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß für die Deckschicht eines der Materialien S13N4, S1O2, AlN, AI2O3 verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Deckschicht mit einer Stärke zwischen 100 und 200 nm aufgebracht wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Tempern bei einer Temperatur zwischen 800 und 9000C mit einer Zeit zwischen 5 min und 60 min durchgeführt wird.
10. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 9 zur Herstellung eines Feldeffekttransistors mit einem Schottky-Kontakt als Gate und ohmschen Source- und Drain-Elektroden.
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, wie im Oberbegriff des Patentanspruchs 1 näher angegeben.
In der Halbleitertechnologie sind z. B. aus der US-PS 36 09 477, aus IEEE Trans, on Microwave Theory and Techniques, Bd. MTT-24 (1976), S. 279—300 und aus der JP-OS 53780/74 Bauelemente bekannt, bei denen eine Elektrode als Schottky-Kontakt ausgestaltet ist, so z. B. Schottky-Dioden sowie Schottky-Feldeffekttransistoren. Bauelemente dieser Art können in der Weise aufgebaut werden, daß auf einem hochohmigen Substrat, das beispielsweise aus semiisolierendem Galliumarsenid besteht, mit einem Epitaxieverfahren, z. B. mit der Gasphasen-Epitaxie, der Schmelz-Epitaxie oder mit einer Molekularstrahl-Epitaxie, eine dünne Schicht aus einkristallinem Material abgeschieden wird. Diese dünne Schicht aus einkristallinem Material stellt die aktive Schicht des Bauelements dar. Aus »Intern. Electronic Devices Meeting«, Washington, D.C. (1975) Techn. Digest, S. 585—587 ist ein Verfahren bekannt, bei dem auf einem hochohmigen Galliumarsenid-Substrat eine hochohmige epitaxiale Schicht aufgebracht wird und diese hochohmige Schicht sodann mit Hilfe von Ionenimplantation dotiert wird. Aus »Electronics Letters« 9 (1973), S. 577—578 ist ein Verfahren bekannt, bei dem die Ionenimplantation in das hochohmige Substratmaterial erfolgt, und bei dem auf diese Weise eine dünne dotierte Schicht erzeugt wird. Die Anwendung von Ionenimplantation zur Herstellung einer leitenden Schicht bei einem Bauelement mit Schottky-Kontakt ist auch aus Journ. of Appl. Phys., Bd. 45, (1974), S. 3685—3687 bekannt.
Aus der JP-OS 53780/74, insbesondere Fig. 7, ist ein Bauelement mit Schottky-Kontakt und weiteren ohmschen Kontakten, mit ionenimplantiertem Bereich sowie mit unter dem Schottky-Kontakt gegenüber der Umge-
bung abweichender Dotierung bekannt Der Schottky-Kontakt ist dort bereits vor Durchführung der Implantation hergestellt
Die Halbleiterbauelemente, bei denen eine Elektrode aus einem Schottky-Kontakt besteht, zeichnen sich durch ihre kurze Schaltzeit aus. Die Scha'iteigenschaften dieser Bauelemente werden aber oft durch parasitäre Widerstände ungünstig beeinflußt, die in dem Element vorhanden sind. Diese Widerstände sind bedingt durch die in diesen Bauelementen verwendeten aktiven Halbleiterschichten, deren Dicken im allgemeinen im Bereich zwischen 200 und 500 nm liegen. Diese parasitären Widerstände erweisen sich insbesondere bei der Integration von Schottky-Feldeffekttransistoren für logische Schaltungen als hinderlich, da bei solchen Schaltungen die Schottky-Feldeffekttransistoren meist als sogenannte »norrnally-offa-Feldeffekttransistoren aufgebaut sind, bei denen die aktive Schicht gegenüber der normalen Bauweise eine noch geringere Dicke hat; die Dicke der aktiven Schicht ist bei solchen Bauelementen kleiner als die Dicke der Verarmungsrandschicht die unter dem Schottky-Kontakt besteht, wenn an ihn keine Gatespannung angelegt ist
Bei den mit diesen Anforderungen an ein solches Element verträglichen Dotierungen von ca. 1017 cm-3 des Halbleitermaterials wird, z. B. bei Galliumarsenid, die Dicke der aktiven Schicht weniger als 100 nm betragen. Werden z. B. bei Schottky-Feldeffekttransistoren zu beiden Seiten des Gates ohmsche Kontakte als Source- bzw. Drain-Kontakte angebracht, so besteht zwischen diesen Kontakten und der aktiven Kanalzone, die unter der Schottky-Feldeffektelektrode des Bauelementes liegt wegen der sehr geringen Dicke der Schicht, durch die der Stromzufluß erfolgt, jeweils ein hoher Zuleitungswiderstand, der auch als Serienwiderstand bezeichnet wird. Entsprechendes gilt auch für den ohmsche.. Kontakt zum Halbleiter bei einer Schottky-Diode. Durch solch hohe Serienwiderstände werden jedoch die Hochfrequenzeigenschaften und die Schaltzeiten des Bauelementes stark negativ beeinflußt Es ist daher ein wesentliches Ziel beim Aufbau solcher Bauelemente, diese Serienwiderstände möglichst klein zu halten. Dits läßt sich dadurch erreichen, daß entweder die Dotierung oder die Dicke oder aber möglichst sowohl die Dotierung wie auch die Dicke der als Zuleitung dienenden Teile der aktiven Halbleiterschicht möglichst groß sein müssen.
Es wäre nun denkbar, die Zuleitungswiderstände dadurch zu verkleinern, daß gemäß einem aus »Solid-State Electronics« 18 (1975), S. 977—981, bekannten Verfahren in GaAs mit Hilfe einer Ionenimplantation von Tellur eine dünne Schicht mit einer Ladungsträgerkonzentration von etwa 7 · 1018 cm-3 hergestellt wird. Eine solche Schicht hat zwar für die an ihr angebrachten ohmschen Kontakte einen kleinen Serienwiderstand, jedoch läßt sich in einer solchen Schicht kein Schottky-Kontakt aufbauen, weil eine so hohe Dotierstoffkonzentration die Ausbildung einer Verarmungsrandschicht im Bereich der Schottky-Kontaktelektrode verhindern würde.
Aufgabe der Erfindung ist es, ein vereinfachtes Herstellungsverfahren anzugeben, mit dem solche Halbleiterbauelemente zu erhalten sind, bei denen die Serienwiderstände der zu der aktiven Zone führenden ohmschen Kontakte verringert sind, ohne daß der Schottky-Kontakt des Bauelementes negativ beeinflußt ist und die zu diesen Kontakten gehörenden Halbleiterbereiche selbstjustiert entstehen.
Diese Aufgabe wird mit einem Verfahren nach dem Anspruch 1 gelöst, und vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
Die Herstellung eines Halbleiterbauelementes nach der Erfindung erfolgt so, daß in einem einzigen Implantationsschritt alle diejenigen Teile des Bauelementes dotiert weden, deren Leitfähigkeit größer sein soll. Das Gebiet, an dem eier Schottky-Kontakt angebracht werden soll, wird dabei durch eine erste Maske abgedeckt und dementsprechend mit einer gegenüber der ersten Implantation von etwa 10- bis lOOmal geringeren Dosis implantiert. Der Vorteil dieses Verfahrens liegt insbesondere darin, daß nur ein Implantationsschritt und nur eine Temperung zur Aktivierung der implantierten Dotierstoffe vorgenommen wird, wodurch die mit einer mehrfachen Implantation verbundenen Fehlerquellen umgangen werden. Wichtig für die Erfindung ist auch die Herstellung der für die hier durchgeführte Justierung gemäß den Verfahrensschritten a bis c vorgesehenen Mulde, die z. B. in der genannten JP-OS weder vorgesehen noch nahegelegt ist.
Im folgenden wird beschrieben und anhand der Figuren näher erläutert, wie das erfindungsgemäße Halbleiterbauelement aufgebaut ist und wie das Verfahren durchgeführt wird.
F i g. 1 bis 6 zeigen schematisch den Ablauf eines bevorzugten Verfahrens,
F i g. 6 zeigt schematisch das fertige Halbleiterbauelement.
Im ersten Verfahrensschritt wird auf Galliumarsenid-Substrat 1 eine Fotolackschicht 2 aufgebracht. Die Fotolackschicht wird sodann durch eine Maske belichtet und dann entwickelt, so daß dasjenige Gebiet des Substrats, auf dem die Schottky-Gateelektrode aufgebracht werden soll, nicht mehr bedeckt ist. Sodann wird an dem von dem Fotolack befreiten Gebiet 3 des Galliumarsenid-Substrats 1 in einem Ätzvorgang eine Mulde hineingeätzt. Im nächsten Verfahrensschritt wird ganzflächig auf den Fotolack sowie auf den freigelegten Teil 4 des Substrats eine Schicht 5 aus Siliziumdioxid aufgebracht, was beispielsweise durch Aufsputtern geschieht. Die Dicke dieser Siliziumdioxidschicht wird so gewählt, daß bei dem nachfolgenden Implantationsschritt in der Siliziumdioxid-Implantationsmaske ein vorgegebener Anteil der implantierten Atome absorbiert wird. Wird die nachfolgende Implantation mit Schwefelatomen von einer kinetischen Energie von 100 keV durchgeführt, und wählt man die Dicke der Siliziumdioxidschicht gleich 126 nm, so dringen nur 16% der aufgestrahlten Ionen in den unter der Siliziumdioxidschicht befindlichen Teil des Halbleiters 1. Statt mit Schwefel kann die Implantation auch mit Ionen der Elemente Si, Te, Se ausgeführt werden. Dabei ist zu berücksichtigen, daß diese Elemente bei der Implantation in der Implantationsmaske unterschiedlich stark absorbiert werden. Sollen von einer aus S1O2 bestehenden Implantationsmaske z. B. 16% der aufgestrahlten Ionen durchgelassen werden und beträgt die Energie der Ionen 100 bzw. 300 keV, so ergeben sich für die erforderliche Dicke der Maske die aus der folgenden Tabelle ersichtlichen Werte: ^
Ionensorte kinetische Energie der Ionen
S Si Se Te
Dicke der SiO2-Maske 126 144 61 58 100 keV
412 265 171 110 300 keV
Im nächsten Verfahrensschritt wird durch Weiterentwickeln die Fotolackschicht 2 entfernt. Dabei werden die
ίο auf der Fotolackschicht befindlichen Teile der Siliziumdioxidschicht mitabgehoben und entfernt. Nach dem Abheben des Fotolacks verbleibt eine Restschicht 6 der Siliziumdioxidschicht 5 in der Mulde 4 des Galliumarsenid-Substrats, wobei diese Restschicht 6 die Oberfläche des Substrats etwas überragt. Im nächsten Verfahrensschritt wird das gesamte Bauelement von der Oberfläche her mit Schwefel ionen 8 bestrahlt, wobei das GaAs auf einer Temperatur von 150 bis 5000C gehalten wird. Diese Schwefelionep haben beispielsweise eine kinetische Energie von 100 keV. Die Gesamtdosis der aufgestrahlten Schwefelionen beträgt etwa 1013 bis 1014 Ionen pro cm2. In den nicht abgedeckten Bereichen 9 und 10 dringen die Schwefelionen tiefer in das Galliumarsenid-Substrat 1 ein als in den durch die Siliziumdioxidschicht 6 abgedeckten Bereichen 11. Nach dem Implantationsvorgang wird die Siliziumdioxidschicht 6 abgeätzt. Im Anschluß daran wird die Probe ganzflächig mit einer Deckschicht 12 aus Siliziumnitrid versehen, was beispielsweise durch Aufsplittern von Siliziumnitrid geschieht.
Die Siliziumnitridschicht hat eine Dicke zwischen 100 und 200 nm. Diese Deckschicht 12 hat die Funktion, während des Ausheilens der Strahlungsschäden eine Ausdiffusion von Arsen und eine damit verbundene Zersetzung der GaAs-Oberfläche zu verhindern. Für das Material der Deckschicht sind auch S1O2, AlN und AI2O3 geeignet
Im Anschluß an das Aufbringen der Siliziumnitridschicht wird das Bauelement bei einer Temperatur zwischen 800 und 9000C für eine Zeit von etwa 20 min getempert. Bei dem Tempervorgang werden die implantierten Schwefelatome elektrisch aktiviert.
Nach dem Tempervorgang wird die Siliziumnitridschicht mittels eines Ätzmittels, z. B. mit Hilfe von Flußsäure, entfernt Bei dem Implantationsvorgang und dem anschließenden Aktivieren durch Tempern sind die Gebiete 9,10, die von der Siliziumdioxidschicht 6 nicht bedeckt waren, höher dotiert worden als die unter der Siliziumdioxidschicht 6 befindlichen Gebiete 11 des Substrats. Diese Gebiete 10 und 9 gehen an den Stellen, an denen die Kanten der Siliziumdioxidschicht 6 sich befunden haben, in das Gebiet 11 über, das eine zwischen 10- und lOOfach niedrigere Dotierung hat Im weiteren Verfahren werden auf die niedrig dotierten Gebiete 9 und 10 Metallkontaktschichten 15 und 16 aufgebracht Diese Metallkontaktschichten 15 und 16 sollen nicht das schwach dotierte Kanalgebiet 11 überdecken, sollen aber möglichst nahe an es heranreichen. Zum Aufbringen dieser Metallkontaktschichten 15 und 16 wird ein Abhebeverfahren benutzt, bei dem zunächst eine Fotolackschicht ganzflächig auf die Oberfläche des Galliumarsenid-Substrats aufgebracht wird und sodann durch Belichtung und Entwickeln teilweise entfernt wird. Im Anschluß daran wird die Anordnung ganzflächig mit einer Metallschicht bedampft, und dann der noch vorhandene Teil des Fotolackes durch Weiterentwicklung entfernt Dabei wird der Teil der Metallschicht, die sich auf dieser Fotolackschicht befunden hat mitabgehoben. Wird für den Fotolack ein Kontaktbelichtungsverfahren angewendet, so ist für den Abstand der Metallkontaktschicht 15 und 16 von den Rändern der schwächer dotierten Kanalzone 11 ein minimaler Abstand von 0,5 μΐη erreichbar, bei Anwendung eines Elektronenstrahlbelichtungs-Verfahrens etwa ein Abstand von 0,1 μπι. Metallkontakte 15 und 16 bestehen vorzugsweise jeweils aus einer Schichtenfolge, die aus einer etwa 10 nm dicken Germaniumschicht 20, einer darauf befindlichen 140 nm dicken Goldschicht 21, einer darauf befindlichen 40 nm dicken Chromschicht 22 und einer darauf befindlichen 160 nm dicken Goldschicht 23 besteht In dem Gebiet der Mulde 4 wird der Schottky-Kontakt 17 aufgebracht Er besteht aus einer Schichtenfolge einer Chromschicht 18 und einer Goldschicht 19, wobei die Chromschicht 18 auf das Galliumarsenid mit einer Stärke von etwa 10 nm aufgebracht ist und auf die Chromschicht sodann eine Goldschicht 19 von 300 nm aufgetragen wird.
so Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements (Fig.6) mit einem Schottky-Kontakt und mit einer oder mehreren weiteren, jeweils einen ohmschen Kontakt mit einem Halbleiter bildenden Elektroden und mit einer Dotierung des Halbleiters, die unter den weiteren Elektroden und in dem anschließenden Bereich bis zu den von dem Schottky-Kontakt ausgehenden Verarmungsrandschicht stärker ist als unter dem Schottky-Kontakt, gekennzeichnet durch den Ablauf der folgenden Verfahrensschritte:
DE2631873A 1976-07-15 1976-07-15 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand Expired DE2631873C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2631873A DE2631873C2 (de) 1976-07-15 1976-07-15 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
GB25351/77A GB1522296A (en) 1976-07-15 1977-06-17 Semiconductor components
US05/811,875 US4173063A (en) 1976-07-15 1977-06-30 Fabrication of a semiconductor component element having a Schottky contact and little series resistance utilizing special masking in combination with ion implantation
FR7721107A FR2358751A1 (fr) 1976-07-15 1977-07-08 Composant a semi-conducteurs comportant un contact schottky comportant une resistance serie de faible valeur et procede pour sa fabrication
IT25513/77A IT1085840B (it) 1976-07-15 1977-07-08 Componente a semiconduttori con un contatto di schottky,avente una bassa resistenza in serie,e procedimento per fabbricare tale componente
JP8461277A JPS5310284A (en) 1976-07-15 1977-07-14 Semiconductor device with schottky barrier electrode and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2631873A DE2631873C2 (de) 1976-07-15 1976-07-15 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand

Publications (2)

Publication Number Publication Date
DE2631873A1 DE2631873A1 (de) 1978-01-19
DE2631873C2 true DE2631873C2 (de) 1986-07-31

Family

ID=5983114

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2631873A Expired DE2631873C2 (de) 1976-07-15 1976-07-15 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand

Country Status (6)

Country Link
US (1) US4173063A (de)
JP (1) JPS5310284A (de)
DE (1) DE2631873C2 (de)
FR (1) FR2358751A1 (de)
GB (1) GB1522296A (de)
IT (1) IT1085840B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2419586A1 (fr) * 1978-03-08 1979-10-05 Thomson Csf Circuit integre et son procede de fabrication
US4373166A (en) * 1978-12-20 1983-02-08 Ibm Corporation Schottky Barrier diode with controlled characteristics
US4357178A (en) * 1978-12-20 1982-11-02 Ibm Corporation Schottky barrier diode with controlled characteristics and fabrication method
US4313971A (en) * 1979-05-29 1982-02-02 Rca Corporation Method of fabricating a Schottky barrier contact
FR2461358A1 (fr) * 1979-07-06 1981-01-30 Thomson Csf Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
US4393578A (en) * 1980-01-02 1983-07-19 General Electric Company Method of making silicon-on-sapphire FET
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
EP0063139A4 (de) * 1980-10-28 1984-02-07 Hughes Aircraft Co Verfahren zur herstellung eines planaren iii-v-bipolaren transistors durch selektive ionenimplantation und nach diesem verfahren hergestellter transistor.
JPS57102075A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Semiconductor device and manufacture thereof
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors
US4694563A (en) * 1981-01-29 1987-09-22 Sumitomo Electric Industries, Ltd. Process for making Schottky-barrier gate FET
FR2513439B1 (fr) * 1981-09-18 1985-09-13 Labo Electronique Physique Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus
JPS5851572A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
FR2525028A1 (fr) * 1982-04-09 1983-10-14 Chauffage Nouvelles Tech Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus
EP0105324A4 (de) * 1982-04-12 1986-07-24 Motorola Inc OHMSCHER KONTAKT FÜR N-TYP GaAs.
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
US4499481A (en) * 1983-09-14 1985-02-12 The United States Of America As Represented By The Secretary Of The Navy Heterojunction Schottky gate MESFET with lower channel ridge barrier
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPS60193331A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置の製造方法
JPS6242568A (ja) * 1985-08-20 1987-02-24 Matsushita Electronics Corp 電界効果トランジスタの製造方法
JP2682043B2 (ja) * 1988-08-26 1997-11-26 富士通株式会社 化合物半導体装置の製造方法
US5204278A (en) * 1989-08-11 1993-04-20 Kabushiki Kaisha Toshiba Method of making MES field effect transistor using III-V compound semiconductor
JPH0372634A (ja) * 1989-08-11 1991-03-27 Toshiba Corp Ｍｅｓ　ｆｅｔの製造方法
JPH04171733A (ja) * 1990-11-02 1992-06-18 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9503631D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A method for producing a semiconductor device comprising an implantation step
EP1680091B1 (de) 2003-10-10 2017-05-31 Veloxis Pharmaceuticals A/S Feste dosierform mit einem fibrat
US7923362B2 (en) 2005-06-08 2011-04-12 Telefunken Semiconductors Gmbh & Co. Kg Method for manufacturing a metal-semiconductor contact in semiconductor components
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
EP3136426B1 (de) * 2015-08-24 2019-04-03 IMEC vzw Verfahren zur herstellung eines übergangs-feldeffekt-transistors auf einem halbleitersubstrat
RU2650350C1 (ru) * 2017-02-21 2018-04-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
GB1289740A (de) * 1969-12-24 1972-09-20
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device
JPS4953780A (de) 1972-09-28 1974-05-24
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
US3912546A (en) * 1974-12-06 1975-10-14 Hughes Aircraft Co Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor
US4029522A (en) * 1976-06-30 1977-06-14 International Business Machines Corporation Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors
US4063964A (en) * 1976-12-27 1977-12-20 International Business Machines Corporation Method for forming a self-aligned schottky barrier device guardring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Also Published As

Publication number Publication date
US4173063A (en) 1979-11-06
FR2358751A1 (fr) 1978-02-10
DE2631873A1 (de) 1978-01-19
JPS5310284A (en) 1978-01-30
FR2358751B1 (de) 1982-11-19
JPS6129556B2 (de) 1986-07-07
IT1085840B (it) 1985-05-28
GB1522296A (en) 1978-08-23

Similar Documents

Publication Publication Date Title
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
EP0034729B1 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2160427C3 (de)
DE2821975C2 (de) Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
EP0123093A1 (de) Schottky-Diode, integrierte Schaltung mit Schottky-Diode und Verfahren zur Herstellung derselben
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE69433738T2 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE3831264C2 (de) Verfahren zur Herstellung einer BiCMOS-Halbleiterschaltungsanordnung
DE4034559C2 (de) Sperrschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee