DE1564151B2 - Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren - Google Patents

Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren

Info

Publication number
DE1564151B2
DE1564151B2 DE1564151A DEJ0030835A DE1564151B2 DE 1564151 B2 DE1564151 B2 DE 1564151B2 DE 1564151 A DE1564151 A DE 1564151A DE J0030835 A DEJ0030835 A DE J0030835A DE 1564151 B2 DE1564151 B2 DE 1564151B2
Authority
DE
Germany
Prior art keywords
field effect
layer
effect transistors
diffusion
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1564151A
Other languages
English (en)
Other versions
DE1564151A1 (de
DE1564151C3 (de
Inventor
Frank Fu Fang
Edward John Ossining Walker
Hwa Nien Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1564151A1 publication Critical patent/DE1564151A1/de
Publication of DE1564151B2 publication Critical patent/DE1564151B2/de
Application granted granted Critical
Publication of DE1564151C3 publication Critical patent/DE1564151C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Vielzahl von Feldeffekttransistoren mit isolierter Steuerelektrode und einem auf einem Halbleitergrundkörper befindlichen, sich zwischen einer Quellen- und einer Senkenzone erstreckenden Stromflußkanal, wobei die Quellen- und die Senkenzone aus zwei benachbarten, in den Grundkörper eingebetteten Bereichen mit einem dem Grundkörper entgegengesetzten Leitungstyp bestehen, und mindestens der Bereich des Stromflußkanals mit einer isolierenden Abdeckschicht abgedeckt wird. Dabei soll es möglich sein, auch bei gemeinsamer Fertigung großer Stückzahlen bei einzelnen ausgewählten Exemplaren die Transistorparameter individuell einzustellen.
Gegenwärtig werden große Anstrengungen gemacht, Verfahren zur Serienherstellung großer Mengen von
ι ο mikrominiaturisierten aktivetf Halbleiterbauelementen zusammen mit funktioneilen Schaltkomponenten auf einem einzigen Substrat zu entwickeln. Durch diese Entwicklung hofft man, bestimmte Schwierigkeiten, die sich aus der zunehmenden Kompliziertheit der heutigen elektronischen Systeme ergeben, zu überwinden sowie deren übermäßig hohe Herstellungskosten zu senken. Das Ziel dieser Entwicklung ist es, Größe, Gewicht und Stückpreis der integrierten Schaltvorrichtungen zu reduzieren und außerdem ihre Zuverlässigkeit, Arbeitsgeschwindigkeit und Energieausnutzung zu verbessern.
In der Literatur wurden bereits zahlreiche integrierte
Schaltungen beschrieben, die sich zur Serienherstellung eignen. Eine solche Vorrichtung ist z. B. der isolierte Feldeffekttransistor mit isolierter Steuerelektrode.
Prinzipiell besteht ein Feldeffekttransistor aus einer metallischen Steuerelektrode, die von der Oberfläche eines entsprechend dotierten Halbleitergrundkörpers eines ersten Leitungstyps durch eine dünne dielektrische Schicht isoliert ist; außerdem sind Quellen- und Senkenelektroden durch diskrete Oberflächenteile entgegengesetzten Leitungstyps in dem Halbleitergrundkörper vorgesehen. Von der Steuerelektrode erzeugte elektrische Felder modulieren die Ladungsträgerdichte auf der Oberfläche im Bereiche eines Leitungskanals zwischen Quellen- und Senkenelektrode und steuern daher die Leitfähigkeit dieses Gebietes. Da der Feldeffekttransistor eine Spannungssteuerungsvorrichtung ist, entspricht er mehr einer Vakuumtriode als einem herkömmlichen bipolaren Transistor. Hinsicht-Hch einer allgemeinen Darstellung der Eigenschaften und des Einsatzes jeweils einer Vielzahl von Feldeffekttransistoren (vgl. z. B. NTZ Nachrichtentechnische Zeitschrift, 17. Jahrg. [1964], Heft 12, Seite 629 bis 635). Die derzeitigen Bemühungen der Serienfabrikation, die sich etwas auf die bekannte Halbleitertechnologie stützen, zielen darauf hin, eine große Zahl von Feldeffekttransistoren (entweder NPN- oder PNP-Transistoren) gleichzeitig in einem Halbleiterkörper, z. B. einem Siliziumplättchen, zu erzeugen. Das Siliziumplättchen bildet einen Bestandteil jedes Feldeffekttransistors, d.h., es trägt den Leitungskanal in sich. Dem heutigen Herstellungsverfahren sind jedoch gewisse Grenzen gesetzt. Zum Beispiel müssen Feldeffekttransistoren, die gleichzeitig auf ein und demselben Siliziumplättchen hergestellt wurden, auf gleiche Weise betrieben werden. Insbesondere weisen NPN-Feldeffekttransistoren die Depletion-Betriebsart auf, d. h., es fließt ein wesentlicher Strom /«/ zwischen Quelle und Senke bei der Steuerspannung Null. Andererseits arbeiten PNP-Feldeffekttransistoren in der Enhancement-Betriebsart, d. h, es ist eine negative Steuerspannung nötig, um einen wesentlichen Strom hd zwischen Quelle und Senke fließen zu lassen. Daher sind NPN-Feldeffekttransistoren normalerweise »einge-
t>5 schaltete« und PNP-Feldeffekttransistoren normalerweise »ausgeschaltete« Bauelemente. Außerdem weist jeder auf dem Siliziumplättchen gebildete Feldeffekttransistor die gleiche Schwellspannung V1 auf.
Vom Gesichtspunkt der logischen Schaltung ist die den PN P-Feldeffekttransistoren eigene Enhancement-Betriebsart vorzuziehen, da sie eine direkte Kopplung zwischen den einzelnen Verstärkerelementen gestattet. NPN-Feldeffekttransistoren sind besonders interessant, da die seinen Betriebsstrom tragenden Ladungsträger eine höhere Beweglichkeit aufweisen, als dies bei den PNP-Feldeffekttransistoren der Fall ist. Daher wäre ein NPN-Feldeffekttransistor, der in der Enhancement-Betriebsart arbeitet und bei dem außerdem der Schnwellenwert Vt der Steuerspannung so abgeglichen werden kann, daß ein brauchbarer Betriebsstrom ISd fließt, sehr wünschenswert Zum Beispiel werden Feldeffekttransistoren, ob vom NPN- oder PNP-Typ, die in der Depletion-Betriebsart arbeiten, zur Speisung von Verbrauchern mit Konstantstrom bevorzugt, während die in der Enhancement-Betriebsart arbeitenden Transistoren als aktive Elemente in einer Schaltungsanordnung bevorzugt werden. Bereits vorgeschlagene Verfahren zum wahlweisen Betrieb von Feldeffekttransistoren des gleichen Typs auf demselben Siliziumplättchen sowohl in der Depletion- als auch in der Enhancement-Betriebsart sind umständlich. Außerdem schließt die zu diesem Zwecke vorgeschlagene Vorspannung des Siliziumplättchens nicht nur die Selektivität aus, sondern bringt auch eine allgemeine Spannungsverschiebung mit sich, die den Betrieb jedes einzelnen Feldeffekttransistorenbeeinträchtigt.
Die den NPN- und PNP-Feldeffekttransistoren eigenen charakteristischen Betriebsarten beruhen auf einem Überschuß an Donatoroberflächenzuständen entlang des Leitungskanals, der aus der Beschaffenheit der Siliziumdioxyd-Trennfläche resultiert. Im NPN-Feldeffekttransistor können diese Donatoroberflächenzustände einen ohmschen Leitungspfad (Inversionsschicht) zwischen der Quellen- und der Senkenelektrode verursachen. Ebenso bewirken im PNP-Feldeffekttransistor diese Donatoroberflächenzustände einen Leitungspfad mit höherem spezifischem Widerstand (Akkumulationsschicht) zwischen der Quellen- und der Senkenelektrode, so daß eine erhöhte negative Steuerspannung nötig ist, um einen brauchbaren Betriebsstrom Isd zu ermöglichen. Das metallurgische Problem der Formierung mehrerer Feldeffekttransistoren in einer betriebsfähigen Anordnung auf einem Siliziumplättchen würde stark vereinfacht, wenn die Betriebsdaten solcher Vorrichtungen den jeweiligen Schaltungsbedürfnissen angepaßt werden könnte. Eine solche Anpassung wird erreicht durch eine gesteuerte Kompensation von Donatoroberflächenzuständen an der Siliziumoberfläche, um so eine mehr dem P-Typ zuneigende Oberfläche zu erzeugen; eine solche Kompensation wird so bewirkt, daß ein schon komplizierter Herstellungsprozeß nicht weiter kompliziert wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Feldeffekttransistoren anzugeben, bei dem es möglich ist, auch bei gemeinsamer Fertigung großer Stückzahlen bei einzelnen ausgewählten Exemplaren die Strom-Spannungs-Charakteristik sowie die Schwellenwertspannung durch geeignete Maßnahmen während des Fertigungsprozesses individuell einzustellen.
Die genannte Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß bei einzelnen Feldeffekttransistoren zur Erzeugung eines definierten Oberflächenpotentials durch gesteuerte Kompensation von Donatoroberflächenzuständen des Stromflußkanals in einem Zwischenschritt durch die isolierende Abdeckschicht hindurch ein Akzeptorstörstoff, der an der Trennfläche zwischen dem Grundkörper und der isolierenden Abdeckschicht im Bereich des Stromflußkanals einen hohen Segregationskoeffizienten sowie im Bereich des Halbleitergrundkörpers einen wesentlich kleineren Diffusionskoeffizienten als im Material der isolierenden Abdeckschicht aufweist, innerhalb einer sehr geringen Schichtdicke in den Grundkörper eindiffundiert wird und daß dann die Steuerelektrode auf die isolierende Abdeckschicht aufgebracht wird.
Der Leitungszustand in einem Feldeffekttransistor ist in erster Linie ein Oberflächenmechanismus, da der Ladungsträgerfluß zwischen der Quellen- und der Senkenelektrode entlang eines dünnen, schmalen Oberflächenbereiches des Siliziumplättchens an der Fläche zwischen Halbleiter und Isolator bewirkt wird. Wie schon erläutert ist die Dichte der Donatoroberflächenzustände auf der Siliziumoberfläche in erster Linie bestimmend für die Betriebsdaten des Feldeffekttransistors. In der Halbleitertechnik wurden zahlreiche Versuche unternommen, die Dichte der Donatoroberflächenzustände auf der Siliziumoberfläche entlang des Leitungskanals von Feldeffekttransistoren in definierter Weise zu beeinflussen. Zu diesen Versuchen gehörten z.B. Wärmebehandlungen zwischen 1000C und 1500C, die nur geringfügige Abänderungen bewirkten, aber keine wirkliche Festlegung der Betriebsdaten der Feldeffekttransistoren ermöglichten. Außerdem beeinflüssen derartige Behandlungen alle Feldeffekttransistoren auf dem gemeinsamen Siliziumplättchen, so daß eine individuelle Festlegung der Betriebsparameter solcher Vorrichtungen ausgeschlossen ist. Es wurde bereits vorgeschlagen, die Betriebsparameter von Feldeffekttransistoren dadurch in gezielter Weise zu beeinflussen, daß N-Leitfähigkeit erzeugende Störstoffe in die isolierende Siliziumdioxydschicht eingeführt werden.
Die Dichte der Donatoroberflächenzustände auf der Trennfläche zwischen Silizium und Siliziumdioxyd wird dadurch genau gesteuert, daß der schmale Oberflächenteil des Siliziumplättchens, der den Leitungskanal des Feldeffekttransistors bildet, mit einem geeigneten Akzeptorstörstoff dotiert wird, wobei diese Dotierung zur Vereinfachung des Herstellungsprozesses durch die Siliziumdioxydschicht hindurch bewirkt wird. Durch das Vorhandensein des Akzeptorstörstoffes entlang des schmalen Oberflächenbereiches des Halbleiterplättchens wird die Dichte der Donatoroberflächenzustände, d. h. das Oberflächenpotential an der Trennfläche zwischen Silizium und Siliziumdioxyd wirksam reduziert. Durch Steuerung der Dotierungshöhe der Siliziumoberfläche können die Betriebsparameter des Feldeffekttransistors, z. B. der Schwellenwert der Spannung V6 einen bestimmten Wert erhalten, und außerdem kann man durch eine ausreichende Dotierungshöhe die Betriebsart des Feldeffekttransistors irreversibel umwandeln. Der Akzeptorstörstoff wird jedoch absichtlich so gewählt daß die Anwesenheit einer geringen Konzentration dieses Störstoffes in der aus Siliziumdioxyd bestehenden Isolierschicht keinen schädlichen Einfluß auf den Oberflächenleitungsmechanismus hat
Im allgemeinen wird eine Schicht aus Siliziumdioxyd als Isolierschicht in einem Silizium-Feldeffekttransistor
b<5 verwendet Es wurde bekannt daß Siliziumdioxyd als selektive Maske gegen die Diffusion bestimmter Dotierungsstoffe in eine Siliziumoberfläche hineinwirken kann. Zum Beispiel wird in dem Artikel »Surface
Protection and Selective Masking during Diffusion in Silicon« von CJ. Frosch u.a., Journal of the Electrochemical Society, September 1957, auf den Seiten 547 bis 552 die Wirksamkeit von Siliziumdioxyd auf die Eindiffusion verschiedener Donator- und Akzeptorstörstellen in Silizium beschrieben.
Ein geeigneter Akzeptorstörstoff ist im idealen Falle dadurch gekennzeichnet, daß er eine möglichst hohe Diffusionskonstante £^,O2 durch die Siliziumdioxydschicht hindurch, eine möglichst niedrige Diffusionskonstante Dsi in dem Siliziummaterial selbst besitzt. Hierdurch wird nur ein schmaler Oberflächenteil dotiert Ferner sollte ein idealer Akzeptorstörstoff eine hohe Segregationskonstante m an der Trennfläche zwischen Silizium und Siliziumdioxyd aufweisen, so daß '5 ein großer Anteil der Störstoffatome durch die Trennfläche hindurch in das Halbleitermaterial eindringt Die Segregationskonstante m wird definiert als Cs\/Cs\o2t wobei Cs\ und CsiO2 die Störstellenkonzentration auf den eine Trennfläche bildenden Silizium- bzw. Siliziumdioxydoberflächen darstellen.
Gemäß einer Weiterbildung des Verfahrens nach der Erfindung werden die Betriebsdaten eines Feldeffekttransistors irreversibel durch Diffundieren einer dosierten Menge Gallium (Ga) durch die Siliziumdioxyd-Schicht hindurch in den Oberflächenbereich des Stromflußkanals des Siliziumplättchens gesteuert. Eine dünne Schicht aus Siliziumdioxyd ist bei erhöhten Temperaturen, z.B. bei über 650°C, für Gallium im wesentlichen durchlässig. Die Dotierungshöhe des schmalen Oberflächenbereiches des Siliziummaterials hängt von Systemparametern ab, z. B. der Diffusionstemperatur 7di der Diffusionsdauer td der Oberflächenkonzentration Co des Galliums (Ga) auf der Siliziumdioxydschicht, der Stärke d der Siliziumdioxydschicht, dem Segregationskoeffizienten m an der Trennfläche zwischen Silizium und Siliziumdioxyd usw. Bei der praktischen Ausübung der Erfindung werden die Systemparameter absichtlich so gewählt, daß nur der schmale Oberflächenteil des Siliziumplättchens zur Erzielung einer gewünschten Schwellenwertspannung V1 dotiert wird. Außerdem wird durch diese Maßnahme eine vorherbestimmte Betriebsart für den Feldeffekttransistorfestgelegt.
Bei einem Halbleitergrundkörper aus Silizium und einer Abdeckschicht aus Siliziumdioxyd ist Gallium ein besonders geeigneter Akzeptorstörstoff, da es eine hohe Diffusionskonstante £^jO2 in Siliziumdioxyd (10-15cm2/sec bei 800°C) aufweist. Die Diffusionskonstante Dsi in Silizium ist eine Größenordnung kleiner so (10-16 cm2/sec bei 800°C). Weiterhin weist Gallium eine Segregationskonstante m an der Trennfläche zwischen Silizium und Silteiumdioxyd von etwa 20 auf, wodurch eine wirkungsvolle Dotierung des schmalen Oberflächenteils des Siliziummaterials erreicht wird, während π die Verunreinigung der Siliziumdioxydschicht minimal ist Noch bedeutsamer ist, daß die Effekte des in der Siliziumdioxydschicht zurückbleibenden und in die Quellen- und Entladeelektroden diffundierten Galliums minimal sind. Andererseits besteht die Hauptwirkung «> dieser Dotierung der Siliziumoberfläche in einer Kompensation der Donatoroberflächenzustände. Der Aufbau des Feldeffekttransistors kann vollendet werden durch das Aufbringen der Steuerelektrode auf die Siliziumdioxydschicht, die mit dem zwischen den <>s Quellen- und Senkengebiet liegenden Leitungskanal zur Fluchtung gebracht wird.
Außerdem können Feldeffekttransistoren des gleichen strukturellen Typs auf einem gemeinsamen Siliziumplättchen so hergestellt werden, daß sie beliebig wählbare Betriebsarten aufweisen, ζ. B. die Enhancement- oder Depletion-Betriebsart Wie nachstehend erläutert wird, werden NPN-Feldeffekttransistoren z. B. durch herkömmliche Verfahren auf einem Siliziumplättchen hergestellt und arbeiten normalerweise im Depletion-Betrieb. Wie beschrieben, wird die Siliziumdioxyd-Diffusionsmaske oberhalb des Bereiches des Siliziummaterials, die den Leitungskanälen der auf Enhancement-Betrieb umzustellenden NPN-Feldeffekttransistoren entsprechen, freigelegt, und die Anordnung wird dann einem kurzen Oxydierungsprozeß unterzogen. Dabei wird die Siliziumdioxydschicht so vorgeformt, daß über den ausgewählten Bereichen, die Stromflußkanälen von bestimmten Feldeffekttransistoren entsprechen, eine geringere Stärke besteht. Dann werden die Systemparameter so ausgewählt, daß das Gallium nur durch die dünneren Teile dringt und durch die dickeren Teile der Siliziumdioxydschicht maskiert wird. Die Bereiche der Siliziumoberfläche, welche die Stromflußkanäle der Feldeffekttransistoren darstellen, werden somit kompensiert, wodurch die Schwellspannung V1 oder die Betriebsart einzelner Feldeffekttransistoren geändert werden kann. Teile der Siliziumoberfläche, die durch die stärkere Siliziumdioxydschicht maskiert sind und die Leitungskanäle der restlichen Feldeffekttransistoren definieren, werden kaum beeinflußt.
Die Erfindung wird nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigt
F i g. 1 den Querschnitt durch einen Feldeffekttransistor, der zur Erläuterung des Verfahrens geeignet ist,
Fig.2 den Querschnitt durch mehrere Feldeffekttransistoren, die auf einem gemeinsamen Halbleiterplättchen hergestellt wurden,
Fig.3A und 3B schematische Darstellungen von Störstellendiffusionsprofilen in einem Silizium-Siliziumdioxyd-System,
F i g. 4A und 4B den Zusammenhang zwischen Strom Isd und Spannung Vsd zwischen Quelle und Senke für verschiedene Werte der Steuerspannung Vg vor bzw. nach der Kompensation der Donatoroberflächenzustände,
F i g. 5A und 5B den Leitwert g des Stromflußkanals V j in Abhängigkeit von der Schwellwertspannung V, zur Veranschaulichung der NPN- bzw. PNP-Feldeffekttransistoren, Kompensationswirkung von Donatoroberflächenzuständen auf die Charakteristik von Feldeffekttransistoren.
Gemäß Fig. 1 besteht ein dort dargestellter NPN-Feldeffekttransistor mit isolierter Steuerelektrode aus einem ebenen p-leitenden Siliziumplättchen 1 mit relativ hohem spezifischen Widerstand und mit diffundierten räumlich getrennten η-leitenden Bereichen 3 und 5, die die Quellen- bzw. Senkenelektrode darstellen. Diese bilden normalerweise Gleichrichtersperrschichten mit dem Siliziumplättchen 1. Eine Isolierschicht 7 wurde auf die gesamte Oberfläche des Plättchens 1 aufgebracht und dient zu Maskierungszwecken während der Diffusion eines η-leitenden Störstoffes, die ihrerseits die Quellen- und Senkenelektroden 3 und 5 festlegt. Die Isolierschicht 7 kann z. B. aus thermisch aufgewachsenem Siliziumdioxyd (S1O2) hergestellt werden. Dies geschieht, indem das Plättchen 1 bei 1250° C einer Atmosphäre aus Sauerstoff (O2), Sauerstoff und Wasserdampf (O2 + H2O) oder Kohlendioxyd (CO2) genügend lange ausgesetzt wird, um auf eine Stärke von
ca. 6000 A anzuwachsen. Nach der Herstellung der Isolierschicht 7 werden passende öffnungen 9 und 11 durch geeignete photolithographische Verfahren erzeugt, die als Diffusionsfenster über den Teilen des Plättchens 1 wirksam werden, in denen die Quellen- und Senkenelektroden 3 und 5 eindiffundiert werden sollen. Zum Beispiel kann ein geeignetes Photoresist-Material auf die durchgehende Schicht 7 aufgebracht und z. B. photolytisch oder mittels einer Teilchenstrahlung über alle Teile hinweg mit Ausnahme der Stellen, an denen der Diffusionsprozeß stattfinden soll, behandelt werden. Dann wird das Photoresist-Material mit einem geeigneten Lösemittel gespült, wodurch nicht behandelte Photoresist-Teile entfernt und definierte Oberflächengebiete der Siliziumdioxydschicht 7 freigelegt werden. Ein geeignetes Ätzmittel für Siliziumdioxyd, z. B. Fluorwasserstoffsäure (HF), wird zum Ätzen der Diffusionsfenster 9 und 11 verwendet. Während die Isolierschicht 7 als Diffusionsmaske wirksam ist, wird das Plättchen 1 durch das Heizelement 21 in einer reaktiven Atmosphäre, z. B. in Phosphorpentoxyd (P2O5) auf Temperaturen zwischen 1100 und 12500C erhitzt, wodurch die Quellen- und Senkenelektroden 3 und 5 entstehen. In der Praxis kann die Schicht 7 zusätzlich noch eine elektrische Trennung zwischen dem Plättchen 1 und den metallischen Dünnschichtleitern 13 bewirken, wodurch verschiedene Feldeffekttransistoren miteinander verbunden werden können. Wie weiter unten im einzelnen beschrieben wird, werden beide Leiter 13 und die Steuerelektrode 15 durch bekannte chemische Ätzprozesse hergestellt. Hiernach wird die Steuerelektrode 15 hinsichtlich des Bereiches des Plättchens 1 einjustiert, der den Leitungskanal 17 zwischen den getrennten Quellen- und Senkenelektroden 3 und 5 definiert. In F i g. 1 sind die Leiter 13 und die Steuerelektrode 15 in einigem Abstand von der Isolierschicht 7 dargestellt, um zu zeigen, daß die Kompensation der Donatoroberflächenzustände mindestens nach den Oxydationsprozessen bei hohen Temperaturen zur Bildung der Schicht 7 und vor den Metallisierungsprozessen zur Herstellung der Leiter 13 und der Steuerelektrode 15 bewirkt wird. Außerdem wurde der Teil Ta der Schicht 7 gestrichelt umrissen, um die Freilegung während eines in den Herstellungsprozeß eingeschalteten Zwischenschritts zu zeigen.
Zum besseren Verständnis des Kompensationseffektes der Oberflächenzustände des Plättchens 1 werden nachstehend die bei Feldeffekttransistoren vorliegenden Verhältnisse näher erläutert. Bekanntlich ist die Leitung zwischen den Quellen- und Senkenelektroden 3 so und 5 im westentlichen ein Oberflächenmechanismus. In einem idealen NPN-Feldeffekttransistor, wie er in F i g. 1 gezeigt ist, werden Majoritätsladungsträger, d. h. Löcher, von der Trennfläche 19 zwischen Silizium und Siliziumdioxyd abgestoßen, wenn die Steuerelektrode 15 positiv vorgespannt ist; reicht die positive Steuerspannung aus, kann eine entsprechend große Anzahl von Elektronen im Leitungskanal 17 tatsächlich eine ohmsche Verbindung (Inversionsschicht) zwischen den Elektroden 3 und 5 bewirken. Die Wirkung von Überschußoberflächenzuständen (Donatoren) infolge der Beschaffenheit der Si-SiOz-Trennschicht 19, die durch die Schicht 17' des Plättchens 1 angedeutet ist, setzt die Austrittsarbeit der Übergänge zwischen dieser Schicht und den Quellen- und Senken-Elektroden 3 bzw. 5 herab. Wird ein NPN-Feldeffekttransistor durch herkömmliche Prozesse hergestellt, ist die Austrittsarbeit der PN-Übergänge zwischen der Schicht 17' und den Elektroden 3 bzw. 5 genügend klein (nahezu ohmsch), um einen endlichen Strom zwischen den Elektroden 3 und 5 auch bei der Steuerspannung Null fließen zu lassen (Depletion-Betriebsart). Umgekehrt erhöhen in dem PNP-Feldeffekttransistor als Donatoren wirkende Überschußoberflächenzustände entlang der Schicht 17' die Austrittsarbeit der PN-Übergänge zwischen der Schicht 17' und den Elektroden 3 bzw. 5 und rufen so eine Akkumulationsschicht hervor, woraus eine noch weitergehende Enhancement-Betriebsart resultiert, als es oben beschrieben wurde. Die als Donatoren wirkenden Überschußoberflächenzustände entlang der Schicht 17' ergeben sich aus der Beschaffenheit der Si-SiO2-Trennschicht 19 und lassen sich bei den heutigen Herstellungsprozessen nur durch Spezialbehandlungen, wie sie oben angedeutet wurden, vermeiden.
Die Schicht 17', die bei einem NPN-Feldeffekttransistor einer Inversionsschicht und bei einem PNP-Feldeffekttransistor einer Akkumulationsschicht entspricht, wird so dotiert, daß die Wirkung der Donatoroberflächenzustände und damit das Oberflächenpotential an der Trennschicht 19 reduziert bzw. kompensiert wird. Eine gesteuerte Akzeptordotierung der Schicht 17' bewirkt eine Steuerung der Betriebsdaten des Feldeffekttransistors, was durch eine Beeinflussung der Austrittsarbeit der PN-Übergänge zwischen der Schicht 17 und den Elektroden 3 bzw. 5 geschieht Da der feldgesteuerte Leitungszustand nach Bildung einer Inversionsschicht eine Debye-Länge in das Plättchen 1 hineinreicht, was durch die den Leitungskanal bildende Schicht 17 angedeutet wird, steuert eine Akzeptordotierung dieses Kanals die Austrittsarbeit zwischen diesem und den Elektroden 3 bzw. 5. Hierdurch ist es möglich, die Betriebsparameter, z. B. die Schwellspannung Vt, genau zu steuern.
Bei Verwendung eines Halbleitergrundkörpers aus Silizium und einer Abdeckschicht aus Siliziumdioxyd wird ein Akzeptorstörstoff ausgewählt der eine relativ hohe Diffusionskonstante £^102, eine relativ niedrige Diffusionskonstante Ds1 sowie eine hohe Segregationskonstante m an der Trennschicht 19 zwischen Silizium und Siliziumdioxyd aufweist. Durch diese Eigenschaften wird sichergestellt, daß eine größere Zahl von Akzeptorstörstoff atomen durch die Schicht 7 hindurch in geringer Tiefe in das Plättchen 1 dringen. Durch die relativ niedrige Diffusionskonstante D$\ werden die Diffusionsparameter etwas gelockert und die Diffusionssteuerung etwas erleichtert Bei dem beschriebenen Verfahren ist Gallium ein bevorzugter Akzeptorstörstoff, da es eine Diffusionskonstante Ds\ von ca. 10-16cm2/sec, eine Diffusionskonstante Ds\oi von ca. 10~15cm2/sec und einen Segregationskoeffizienten m von ca. 20 aufweist Im allgemeinen liegt die Stärke der Schicht 7, die als Diffusionsmaske für die Quellen- und Senkenelektroden 3 und 5 dient zwischen 6000 und 10 000 A. Um die Diffusionszeit td zu verkürzen, wird eine weniger starke Siliziumdioxydschicht über den Gebieten des Plättchens 1, die den Stromflußkanal 17 definieren, erzeugt Nach Herstellung der Elektroden 3 und 5 durch Diffusion wird das Gebiet 7a der Isolierschicht 7 freigelegt z.B. durch herkömmliche chemische Ätzverfahren unter Verwendung von Fluorwasserstoffsäure (HF). Aus F i g. 1 ist zu ersehen, daß die Schicht 17', welche aus Überschußoberflächenzuständen mit Donatorwirkung besteht die gleiche Ausdehnung hat wie die Trennschicht 19 zwischen Silizium und Siliziumdioxyd. Nach Belieben kann auch die ganze
809 620/8
Schicht 7 freigelegt werden, falls die gesamte Oberfläche des Plättchens 1 kompensiert werden soll. Freigelegte Oberflächen des Plättchens 1 werden reoxydiert, um eine Siliziumdioxydschicht Tb von geringerer Stärke, z. B. 1500 Ä, zu bilden, die sich über die Bereiche der Quellen- und Senkenelektroden 3 und 5 hinweg erstreckt Gemäß F i g. 1 sind Leiter 13 durch normale Maßnahmen an die Elektroden 3 bzw. 5 angeschlossen. ■ ■ ■ =
Nach Herstellung der Schicht Tb wird das Gebilde von F i g. 1 bei erhöhten Temperaturen einer Galliumatmosphäre ausgesetzt Zum Beispiel kann das Galliumdiffusionsmaterial erhalten werden durch das Verdampfen der elementaren Substanz oder durch das Zersetzen einer geeigneten Verbindung wie z. B. Galliumtrioxyd (Ca2O3), wobei die Dämpfe über das Gebilde von F i g. 1 hinweg in einem geeigneten Transportelement, z. B. Wasserstoff, befördert werden. Der Galliumdiffusionsprozeß kann aber auch in einem geschlossenen Rohrsystem stattfinden, wie es in der Halbleitertechnik bekannt ist. Solange es der Galliumatmosphäre ausgesetzt ist, wird das Plättchen 1 auf die gewählte Diffusionstemperatur Td durch ein geeignetes Heizelement 21 erhitzt, und zwar liegt die Temperatur Td zwischen 650 und 12500C und wird entsprechend der für den Diffusionsprozeß zur Verfügung stehenden Zeit gewählt.
Der Galliumdiffusionsprozeß wird anhand von F i g. 3A und 3B verständlich, welche Diffusionsprofile darstellen, die für ausgewählte Systemparameter durch die dünne Schicht Tb der Stärke d hindurch in die Oberfläche des Plättchens 1 hineinreichen (Silizium-Siliziumdioxyd-System) und durch die dickere Schicht 7 der Stärke d\ (Siliziumdioxydsystem) hindurchreichen. Im besonderen stellen F i g. 3A bzw. 3B Profile nach dem Diffundieren einer gegebenen Oberfläche G> von Gallium bei 8000C während einer Dauer von zwei Stunden dar. Die Systemparameter werden vorzugsweise so gewählt, daß das Gallium mindestens durch die dünne Schicht Tb hindurch und in die Oberfläche des Plättchens 1 hinein diffundiert, wie es in F i g. 3A gezeigt ist; derartige Systemparameter und/oder die Stärke d\ können so gewählt werden, daß das Gallium die stärkere Schicht 7 entweder durchdringen oder nicht durchdringen kann; letzteres ist in Fig.3B dargestellt. Infolge der großen Diffusionskonstante Dsßz ist die dünne Schicht Tb für die Galliumatome durchlässig. Die an der Trennfläche 19 zwischen Silizium und Siliziumdioxyd in Fig.3A ankommenden Galliumatome dringen wegen der großen Segregationskonstante m leicht durch diese Trennfläche, wie es in F i g. 3A angedeutet ist, und kompensieren dadurch Donatoroberflächenzustände und erzeugen eine mehr p-leitende Oberfläche auf dem Plättchen 1. Die Schicht 7 der Stärke d\ (F i g. 3B) dient als Diffusionsmaske; das Vorhandensein von Galliumatomen in der starken Schicht 7 scheint nur eine minimale Wirkung auf die Oberfläche des Plättchens 1 zu haben. Natürlich können die relativen Stärken der Schicht 7 und der Schicht Tb so bestimmt werden, daß ein gewünschter Zuschnitt des Feldeffekttransistors erreicht wird und gleichzeitig die Oberflächen des Plättchens 1 neben der Schicht 7 kompensiert werden. In diesem Falle würde sich das Diffusionsprofil durch die Schicht 7 hindurch dem von F i g. 3A nähern, und zwar würden genügend viele Galliumatome durch die Trennfläche 19 hindurch in die Oberfläche des Plättchens 1 eindringen, wodurch ein gewünschter Grad der Kompensation dieser Oberfläche bewirkt werden kann.
Durch die gesteuerte Kompensation der Oberfläche des Plättchens 1 werden die Betriebsdaten des Feldeffekttransistors stetig zwischen bestimmten Betriebsarten variiert. Zum Beispiel zeigt Fig.4A eine Darstellung des Betriebsstromes Ud zwischen Quellen- und Senkenelektrode, in Abhängigkeit von der zwischen diesen Elektroden herrschenden Betriebsspannung Vsd bei verschiedenen Steuerspannungen Vg eines nach bekannten Verfahren hergestellten NPN-Feldeffekttransistors. Gemäß F i g. 4A weist dieser Feldeffekttransistor eine Schwellenspannung von —4 Volt auf. In Fig.5, welche die Abhängigkeit des Leitwertes gSd zwischen Quellen- und Senkenelektrode von der Steuerspannung Vt darstellt, wird der Betrieb dieses Transistors durch die Kurve A veranschaulicht. Die etwas idealisierten Kurven von F i g. 5 zeigen die durch gesteuerte Kompensation des Gebietes des Leitungskanals innerhalb des Plättchens 1 erreichbaren Effekte, wie sie erlangt werden durch das Variieren eines einzigen Diffusionsparameters, z. B. der Diffusionszeit td unter Konstanthaltung der Diffusionstemperatur Td. Man kann auch die Diffusionstemperatur Td verändern und die Diffusionszeit td konstant halten; in diesem Falle wird man eine ähnliche Kurvenschar erhalten. Die Kurven von Fig. 5 stellen die Resultate einer Galliumdiffusion in das Plättchen 1 mit einem spezifischen Widerstand von 10 Ohm · cm durch die Siliziumdioxydschicht Tb von 1500Ä hindurch dar. Die Diffusionstemperatur Td wurde konstant auf 8000C gehalten, während die Diffusionszeit td um jeweils eine Stunde verändert wurde. Wie aus der Figur hervorgeht, wird während einer Diffusionszeit zwischen 0 und 5 Stunden die Schwellwertspannung V, des NPN-Feldeffekttransistors von F i g. 1 ständig und irreversibel von -4 Volt (Depletion-Betriebsart) auf +3 Volt (Enhancement-Betriebsart) gesteigert Daher zeigt Fig.4B die Isd— VsD-Charakteristik eines kompensierten NPN-FeI-deffekttransistors. Wie man sieht, wird nach einer Diffusionszeit id von etwa 3,5 Stunden die Schwellspannung Vt auf Null reduziert, und die Betriebsart der NPN-Feldeffekttransistoren wird irreversibel vom Depletion- auf den Enhancementtyp umgestellt.
Die Kompensation eines PNP-Feldeffekttransistors ist in F i g. 5B dargestellt. Ein nach bekannten Verfahren hergestellter unkompensierter PNP-Feldeffekttransistor arbeitet im allgemeinen im Enhancement-Betrieb bei einer Schwellenspannung Vt von etwa —5 Volt für ein N-leitendes Substrat mit 100 Ohm · cm. Wie schon erwähnt, kann die Schwellspannung V1 stetig und irreversibel von —5 Volt auf etwa +8 Volt umgeändert werden durch gesteuerte Kompensation der Oberflächengebiete des Plättchens 1, die den Leitungskanal 17 darstellen, bei einer Diffusionstemperatur Td von 8000C bei einer Diffusionszeit id von bis zu zwei Stunden.
Wie beschrieben, wird der Oberflächenkompensationsprozeß absichtlich durch die Siliziumdioxydschicht 7 hindurch und nicht durch direkte Diffusion in das Plättchen 1 hinein vor den zur Erzeugung der Schicht 7 erfolgenden und bei hoher Temperatur ablaufenden Oxydationsprozessen ausgeführt. Diese Reihenfolge wird aus zwei Gründen eingehalten. Erstens wird so das Ausdiffundieren von Galliumatomen aus dem Plättchen 1 in und durch die Schicht 7 während deren Formierung in dem bei hoher Temperatur stattfindenden Oxydationsprozeß (z.B. bei über HOO0C) verhindert Da Gallium eine relativ hohe Diffusionskonstante Z%iO2 aufweist, würden ziemlich viele Galliumatome aus dem
Plättchen 1 aus- und durch die Schicht 7 durchdiffundieren. Daher würde die schmale Schicht 17' des Plättchens 1 erschöpft und die Dichte der Donatoroberflächenzustände an der Trennfläche 19 nicht wesentlich reduziert werden. Mit anderen Worten, falls die Oberflächenkompensation des Plättchens 1 vor der Oxydation der Schichten 7 und Tb bewirkt würde, würde durch die hohen Oxydationstemperaturen Gallium aus der Oberfläche des Plättchens 1 heraus- und durch die Siliziumdioxydschicht hindurchdringen und so die to Inversionsschicht 17', die kompensiert werden soll, beeinträchtigen. Durch einen solchen Vorgang würde die Wirksamkeit der Oberflächenkompensation wesentlich verringert werden, und die gesteuerte Kompensation wäre schwer zu erreichen. Zweitens würden hohe Oxydationstemperaturen die Galliumatome weiter in die Masse des Plättchens 1 hineintreiben. PN-Übergänge, die zwischen diesen unerwünschten tieferen Teilen des Plättchens 1 und den Quellen- und Senkenelektroden 3 bzw. 5 entstehen, sind daher stärkeren elektrischen Feldern ausgesetzt, und daher würde die Durchschlagsspannung dieser PN-Übergänge entsprechend reduziert. Daher wird die Höhe der an die Quellen- und Senkenelektroden 3 und 5 angelegten Betriebsspannung VSd entsprechend begrenzt, desgleichen die zulässige Höhe der Steuerspannung Vg. Die Kompensation der Oberfläche des Plättchens 1 nach den Oxydationsprozessen bei hohen Temperaturen vermeidet die genannten schädlichen Erscheinungen des Ausdiffundierens und des Hineintreibens der Galliumatome, wie es oben beschrieben wird.
Es können beliebig viele Feldeffekttransistoren auf dem gleichen Siliziumplättchen 1 individuell so einjustiert werden, daß sie bestimmte Schaltungsbedingungen erfüllen. Eine solche Technik ist in F i g. 2 dargestellt, in der der F i g. 1 entsprechende Bezugsziffern verwendet werden. Die Leiter 13 und die Steuerelektrode 15 wurden absichtlich weggelassen. Wie die Figur zeigt, werden beliebig viele NPN-Feldeffekttransistoren 7Ί und T2 in dem p-leitenden Grundplättchen 1 hergestellt. Die Transistoren Ti und T2 weisen normalerweise die Depletion-Betriebsart auf und besitzen z. B. die gleiche Spannungsschwelle V1. Um nun die Betriebsdaten z. B. des Feldeffekttransistors Γι individuell festzulegen, wird der Bereich Ta der Schicht 7 über den zugehörigen Stromflußkanal 17 beseitigt. Falls die Betriebsdaten z. B. des Feldeffekttransistors T2 nicht beeinflußt werden sollen, bleibt der Bereich Ta über dem zugehörigen Stromflußkanal 17 bestehen. Das Gebilde von Fig.2 wird einem kurzen Oxydationsprozeß unterzogen, um mindestens die Schicht Tb über dem Stromflußkanal 17 des Transistors Ti sowie aller anderen Feldeffekttransistoren auf dem Plättchen zu erzeugen, deren Betriebsdaten festgelegt werden sollen. Während dieses Oxydationsprozesses erhöhen sich die Stärken der Schicht 7 bzw. der Schicht Tg über dem Stromflußkanal 17 des Feldeffekttransistors T2 nur sehr geringfügig. Infolge der Stärke d\ der Schicht Ta, die etwa derjenigen der F i g. 3B entspricht (z. B. 6000 Ä), kann der Transistor T2 eine Schwellenspannung von etwa —12 Volt aufweisen. Nachdem die Schicht Tb eine gewünschte Stärke d(z. B. 1500 Ä) erreicht hat, und vor der Metallisierung der Leiter 13 und der Steuerelektrode 15, wird das Gebilde von F i g. 2 einer Galliumatmosphäre ausgesetzt und hierbei mittels des Heizelementes 21 auf einer ausgewählten Diffusionstemperatur Td von z. B. 8000C gehalten. Vor den Diffusionsprozessen weist der Transistor Τ] infolge der Stärke d der Schicht Tb (etwa 1500Ä) eine Schwellenspannung von etwa —4 Volt auf. Die Diffusionszeit td wird im Hinblick auf die Stärke d der Schicht Tb so ausgewählt, daß eine gewünschte Kompensation des Feldeffekttransistors Ti eintritt, wobei in der beschriebenen Weise auch die gewünschte Betriebsart, sowie die Schwellenspannung Vt festgelegt wird. Zum Beispiel kann die Diffusionszeit td auf vier Stunden festgesetzt werden, um dem Transistor Tt eine Schwellenspannung Vt von etwa +1 Volt zu geben (Enhancement-Betriebsart). Die Stärke d der Schicht Ta oberhalb des Stromflußkanals 17 des Feldeffekttransistors Ti schirmt als Maske das Gallium ab, wodurch die Betriebsdaten dieses Transistors unverändert bleibt. Daher wird allein der Feldeffekttransistor ΤΙ irreversibel kompensiert.
Es sind weitere zahlreiche Abwandlungen der anhand von Fig.2 beschriebenen Technik denkbar. Zum Beispiel kann die Schicht Ta über dem Leitungskanal 17 jedes der Feldeffekttransistoren Ti und T2 freigelegt und in vorherbestimmter individueller Stärke neu aufgebracht werden, so daß bei Einwirkung derselben Diffusionsparameter die jeweiligen Betriebsdaten des Transistors in verschiedenem Ausmaß beeinflußt werden. Der Grad der Kompensation der Oberfläche des Siliziumplättchens 1 unter einer Schicht Tb ist umgekehrt proportional der Stärke d dieser Schicht. Daher können die Betriebsdaten von Feldeffekttransistoren Ti und T2 gleichzeitig festgelegt werden, und zwar wird der Justierungsgrad bestimmt durch das Verhältnis der Stärke d der darüber erzeugten Schicht Tb. Es sei z. B. angenommen, daß die Schicht Ta über den Leitungskanälen 17 der Transistoren Ti bzw. T2 freigelegt und die Schicht Tb oxydiert wurde, wobei die Schicht Tb über dem Transistor T2 eine größere Stärke d' (z. B. 2500 Ä) aufweist, als es der Stärke d (z. B. 1500 A) der Schicht Tb über dem Transistor T entspricht. Durch einen gleichartigen Diffusionsprozeß ist es lediglich durch Dimensionierung der relativen Stärken der Schicht Tb möglich, die Schwellenspannung Vt jedes der Feldeffekttransistoren Ti und T2 in verschiedener Weise zu verändern. Zum Beispiel wird, wie es Fig.5A zeigt, durch Behandlung des Gebildes von F i g. 2 mit einer Galliumatmosphäre bei 8000C für die Dauer von etwa 3 Stunden die Betriebsart des Transistors Ti so umgestellt, daß die Schwellwertspannung Vt bei +1 Volt (Enhancement-Betriebsart) liegt, während die Schwellenspannung Vt des Transistors T2 ohne Änderung der Betriebsart auf -1 Volt umgestellt wird.
Außer dem in Verbindung mit dem Ausführungsbeispiel beschriebenen Dotierstoff Gallium stehen auch andere Akzeptorstörstoffe zur Verfügung, wie z. B. Indium, sofern sie die obengenannten Voraussetzungen erfüllen. Oberflächen anderer elementarer Halbleitermaterialien, wie z. B. Germanium, können ebenso kompensiert werden. Der Störstoff sollte eine relativ große Diffusionskonstante durch die isolierende Abdeckschicht hindurch, eine relativ niedrige Diffusionskonstante in dem elementaren Halbleitermaterial selbst sowie einen relativ großen Segregationskoeffizienten m an der Trennfläche dazwischen aufweisen, damit genügend viele Störstoffatome hindurchgelangen und die Donatoroberflächenzustände kompensieren können. Weiterhin muß die Diffusion des Akzeptorstörstoffes durch die Abdeckschicht hindurch nach den bei hoher Temperatur ablaufenden Prozessen stattfinden, damit die gewünschte Justierung der Betriebsdaten des Feldeffekttransistors erreicht werden kann.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen einer Vielzahl von Feldeffekttransistoren mit isolierter Steuerelektrode und einem auf einem Halbleitergrundkörper befindlichen, sich zwischen einer Quellen- und einer Senkenzone erstreckenden Stromflußkanal, wobei die Quellen- und die Senkenzone aus zwei benachbarten, in den Grundkörper eingebetteten Bereichen mit einem dem Grundkörper entgegegengesetzten Leitungstyp bestehen, und mindestens der Bereich des Stromflußkanals mit einer isolierenden Abdeckschicht abgedeckt wird, dadurch gekennzeichnet, daß bei einzelnen Feldeffekttransistoren zur Erzeugung eines definierten Oberflächenpotentials durch gesteuerte Kompensation von Donatoroberflächenzuständen des Stromflußkanals in einem Zwischenschritt durch die isolierende Abdeckschicht (7) hindurch ein Akzeptorstörstoff, der an der Trennfläche zwischen dem Grundkörper und der isolierenden Abdeckschicht im Bereich des Stromflußkanals einen hohen Segregationskoeffizienten sowie im Bereich des Halbleitergrundkörpers einen wesentlich kleineren Diffusionskoeffizienten als im Material der isolierenden Abdeckschicht aufweist, innerhalb einer sehr geringen Schichtdicke in den Grundkörper eindiffundiert wird und daß dann die Steuerelektrode (15) auf die isolierende Abdeckschicht aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Material für den Halbleitergrundkörper P- oder N-leitendes Silizium, für die isolierende Abdeckschicht auf dieses aufgewachsenes Siliziumdioxyd sowie als Akzeptorstörstoff zur gesteuerten Kompensation der im Bereich des Stromflußkanals im Überschuß vorhandenen Donatoroberflächenzustände Gallium verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Gallium bei einer Temperatur zwischen 6500C und 12500C eindiffundiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Stromflußkanäle einer Vielzahl von auf dem gleichen Halbleitergrundkörper zu fertigenden Feldeffekttransistoren individuell mit isolierenden Abdeckschichten unterschiedlicher Dicke versehen und den gleichen Diffusionsbedingungen ausgesetzt werden, wobei durch die verschieden langen Diffusionswege durch die verschieden dicken Abdeckschichten hindurch unterschiedliche Stromspannungs-Charakteristiken der Feldeffekttransistoren erhalten werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Dickenunterschiede der Abdeckschichten verschiedener Exemplare der gemeinsam zu fertigenden Feldeffekttransistoren so groß gewählt werden, daß die Feldeffekttransistoren mit verschiedenen Betriebsart-Typen resultieren.
DE1564151A 1965-05-21 1966-05-14 Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren Expired DE1564151C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US457571A US3417464A (en) 1965-05-21 1965-05-21 Method for fabricating insulated-gate field-effect transistors

Publications (3)

Publication Number Publication Date
DE1564151A1 DE1564151A1 (de) 1969-07-24
DE1564151B2 true DE1564151B2 (de) 1978-05-18
DE1564151C3 DE1564151C3 (de) 1979-01-25

Family

ID=23817246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564151A Expired DE1564151C3 (de) 1965-05-21 1966-05-14 Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren

Country Status (10)

Country Link
US (1) US3417464A (de)
JP (1) JPS5247309B1 (de)
BE (1) BE680867A (de)
CH (1) CH447393A (de)
DE (1) DE1564151C3 (de)
ES (1) ES326943A1 (de)
FR (1) FR1480732A (de)
GB (1) GB1118265A (de)
NL (1) NL154869B (de)
SE (1) SE333021B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541676A (en) * 1967-12-18 1970-11-24 Gen Electric Method of forming field-effect transistors utilizing doped insulators as activator source
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
NL165005C (nl) * 1969-06-26 1981-02-16 Philips Nv Halfgeleiderinrichting bevattende veldeffecttransistors met geisoleerde stuurelektrode en werkwijze voor het vervaardigen van de halfgeleiderinrichting.
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
US4003071A (en) * 1971-09-18 1977-01-11 Fujitsu Ltd. Method of manufacturing an insulated gate field effect transistor
US3789504A (en) * 1971-10-12 1974-02-05 Gte Laboratories Inc Method of manufacturing an n-channel mos field-effect transistor
US3728161A (en) * 1971-12-28 1973-04-17 Bell Telephone Labor Inc Integrated circuits with ion implanted chan stops
US3872491A (en) * 1973-03-08 1975-03-18 Sprague Electric Co Asymmetrical dual-gate FET
DE2338388C2 (de) * 1973-07-28 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Feldeffekt-Halbleiteranordnung
US4314404A (en) * 1980-02-20 1982-02-09 Ruiz Rene A Razor with pre-wetting or capillarizer system
JPS5750109A (en) * 1980-09-10 1982-03-24 Toshiba Corp High impedance circuit for integrated circuit
JPS5879099U (ja) * 1981-11-24 1983-05-28 三菱電機株式会社 輻流送風機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL265382A (de) * 1960-03-08
US3183129A (en) * 1960-10-14 1965-05-11 Fairchild Camera Instr Co Method of forming a semiconductor
US3203840A (en) * 1961-12-14 1965-08-31 Texas Insutruments Inc Diffusion method
NL297002A (de) * 1962-08-23 1900-01-01

Also Published As

Publication number Publication date
CH447393A (de) 1967-11-30
JPS5247309B1 (de) 1977-12-01
GB1118265A (en) 1968-06-26
FR1480732A (fr) 1967-05-12
SE333021B (de) 1971-03-01
NL6606160A (de) 1966-11-22
DE1564151A1 (de) 1969-07-24
BE680867A (de) 1966-10-17
DE1564151C3 (de) 1979-01-25
NL154869B (nl) 1977-10-17
US3417464A (en) 1968-12-24
ES326943A1 (es) 1967-03-16

Similar Documents

Publication Publication Date Title
DE1913052C2 (de) Halbleitervorrichtung
DE2526429C2 (de) Verfahren zur pyrolytischen Herstellung eines Dünnschichtwiderstands
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2160427C3 (de)
DE2455730B2 (de) Feldeffekt-Transistor
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1464390B2 (de) Feldeffekttransistor
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE1514038B2 (de) Verfahren zum herstellen eines feldeffekt-transistors mit isolierter steuerelektrode
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE1639372A1 (de) Feldeffekttransistor
DE2727944C2 (de)
DE1564524B2 (de)
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE3688318T2 (de) Feldeffekttransistor.
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2212489B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee