DE1514038B2 - Verfahren zum herstellen eines feldeffekt-transistors mit isolierter steuerelektrode - Google Patents

Verfahren zum herstellen eines feldeffekt-transistors mit isolierter steuerelektrode

Info

Publication number
DE1514038B2
DE1514038B2 DE19651514038 DE1514038A DE1514038B2 DE 1514038 B2 DE1514038 B2 DE 1514038B2 DE 19651514038 DE19651514038 DE 19651514038 DE 1514038 A DE1514038 A DE 1514038A DE 1514038 B2 DE1514038 B2 DE 1514038B2
Authority
DE
Germany
Prior art keywords
insulating layer
control electrode
interfering elements
elements
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651514038
Other languages
English (en)
Other versions
DE1514038C3 (de
DE1514038A1 (de
Inventor
Andrew Ernest Ossining; Seraphim Donald Philip Bedford Hills; Tansel Sabih Jackson Heights; N.Y. Brennemann (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1514038A1 publication Critical patent/DE1514038A1/de
Publication of DE1514038B2 publication Critical patent/DE1514038B2/de
Application granted granted Critical
Publication of DE1514038C3 publication Critical patent/DE1514038C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode, bei dem in einer Halbleiterplatte des einen Leitungstyps die die Quellen- und Senkenzonen bildenden räumlichen Diffusionszonen vom zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp erzeugt werden, dann eine Isolierschicht zumindest auf einem Teil der Halbleiterplatte zwisehen den genannten Diffusionszonen gebildet wird, wobei die schmale Oberflächenzone in der Platte zwischen den räumlichen Diffusionszonen den Kanal definiert, und bei dem schließlich eine metallische Steuerelektrode auf der Isolierschicht aufgebracht wird.
Grundsätzlich ist dieses bekannte Verfahren auch zur Herstellung einer großen Anzahl von Feldeffekt-Transistoren aus einem einzigen Siliziumplättchen anwendbar; jedoch können sich dabei gewisse Schwierigkeiten insofern ergeben, als die Kenndaten von einem Feldeffekt-Transistor zum nächsten beträchtlich streuen können. Außerdem sind die auf einer gemeinsamen Halbleiterplatte hergestellten Feldeffekt-Transistoren immer vom gleichen Typ, nämlich entweder vom Anreicherungstyp oder vom Verarmungstyp. So sind NPN-Transistoren im allgemeinen vom Verarmungstyp, d. h., bei einer Steuerspannung Null ist zwischen der Quellenzone und der Senkenzone
3 4
bereits ein Kanal vorhanden, der einen beträcht- lierschicht der Einwirkung elektrischer Felder ausgeliehen Stromfluß ermöglicht. Dagegen sind PNP- setzt und der Transistor während des Einwirkens die-Feldeffekt-Transistoren im allgemeinen vom An- ser Felder auf eine höhere Umgebungstemperatur reicherungstyp, d. h. ein einen Stromfluß zwischen gebracht wird.
Quellenzone und Senkenzone ermöglichender Kanal 5 Bei dieser Ausführungsform kann eine individuelle bildet sich erst bei Anlegen einer genügend hohen Beeinflussung der Kenndaten des einzelnen Tran-Steuerspannung aus. Als Schalter betrachtet, erhält sistors durch Anlegen jeweils geeigneter elektrischer man auf einer Halbleiterplatte also entweder nur Felder an den einzelnen Transistor erreicht werden. »Ein«- oder »Aus«-Schalter. Um beide Schalterarten Unter dem Einfluß der angelegten elektrischen Felder auf der gleichen Halbleiterplatte zu erhalten, müßten io ergibt sich eine Umverteilung der in die Isolierschicht entsprechende Vorspannungen vorgesehen werden, eindiffundierten Störelemente und der vorher in der welche zur Komplizierung der Halbleitersysteme bei- Isolierschicht vorhandenen Ladungen, so daß die instragen würden und zusätzliche elektrische Energie gesamt auf die Oberflächenzone des Halbleiters einbenötigen würden. wirkende elektrische Ladung der Isolierschicht und
Die Tatsache, daß bei den NPN-Feldeffekt-Tran- 15 damit deren Einfluß auf die Ausbildung des Kanals sistoren in der Regel bereits ein leitender Kanal zwi- zwischen Quellenzone und Senkenzone in steuerschen der Quellenzone und der Senkenzone vorhan- barer Weise beeinflußt werden kann. Insbesondere den ist, wird darauf zurückgeführt, daß in der Isolier- ist es möglich, falls erwünscht, den Betriebsmodus schicht eine positive elektrische Ladung vorhanden des Feldeffekt-Transistors umzukehren,
ist, welche in der darunterliegenden Oberflächenzone 20 Ausführungsbeispiele der Erfindung werden nachder Halbleiterplatte die Ausbildung einer N-leitenden stehend im Zusammenhang mit den Zeichnungen Inversionsschicht bewirkt. Bei den PNP-Feldeffekt- näher beschrieben. In den Zeichnungen zeigt
Transistoren bewirkt diese positive elektrische Auf- Fig. IA einen Querschnitt durch einen NPN-ladung der Isolierschicht eine Erhöhung des abso- Feldeffekt-Transistor mit isolierter Steuerelektrode, luten Wertes der zur Ausbildung eines Kanals er- 25 F i g. 1B ein Diagramm, welches die in der Isolierforderlichen negativen Steuerspannung. schicht ausgebildeten und in dem Halbleitermaterial
Die elektrische Aufladung der Isolierschicht wird induzierten elektrischen Ladungen bei dem Felddarauf zurückgeführt, daß der Übergang von dem effekt-Transistor von Fig. IA veranschaulicht,
geordneten Kristallgitter des Halbleiters zu der Fig. 2 einen Querschnitt durch eine P-leitende amorphen Struktur der Isolierschicht eine strukturelle 30 Siliziumplatte, auf der sich mehrere NPN-Feldeffekt-Diskontinuität bedeutet, die zur Bildung von Transistoren befinden, die entsprechend dem erfin-Anionen-Leerstellen in der Isolierschicht führt. Be- dungsgemäßen Verfahren behandelt werden,
steht die Isolierschicht aus Siliziumdioxid, so handelt Fig. 3A und 3B den Quellen-Senken-Strom in es sich dabei um Leerstellen von Oxidionen. Es ist Abhängigkeit von der Quellen-Senken-Spannung für bereits bekannt, zur Herabsetzung derartiger Raum- 35 verschiedene Werte der Steuerspannung vor bzw. ladungseffekte die Halbleitersysteme einer thermi- nach der thermoelektrischen Behandlung,
sehen Behandlung im Temperaturbereich zwischen Fig. 4A ein Diagramm, welches die Änderung der 100 und 150° C zu unterwerfen; dadurch ergibt sich Einschaltspannung in Abhängigkeit von der Dauer jedoch lediglich eine kleinere Modifikation der Kenn- der thermoelektrischen Behandlung bei verschiededaten, nicht aber etwa ein Übergang vom Verar- 40 nen an den Transistor angelegten elektrischen Spanmungstyp zum Anreicherungstyp. nungen darstellt, und
Die Aufgabe der vorliegenden Erfindung ist es, F i g. 4 B ein Diagramm, welches die Kennlinien ein Verfahren der eingangs genannten Art zu schaf- des Quellen-Senken-Stromes in Abhängigkeit von der fen, mit dem sowohl bei PNP- als auch bei NPN- Steuerspannung bei verschiedenen Quellen-Senken-Feldeffekttransistoren der Betriebsmodus wahlweise 45 Spannungen für mehrere unterschiedlich thermoelekbestimmt werden kann. trisch behandelte Feldeffekt-Transistoren zeigt.
Diese Aufgabe wird erfindungsgemäß dadurch ge- Gemäß F i g. 1 ist ein NPN-Feldeffekt-Transistor
löst, daß elektrisch geladene Störelemente in die Iso- mit isolierter Steuerelektrode auf einer ebenen
lierschicht eindiffundiert werden. Platte 1 von verhältnismäßig großem spezifischen
Mit dem erfindungsgemäßen Verfahren ist es mög- 50 Widerstand bestehend aus Silizium vom P-Leitungslich, die in der Isolierschicht vorhandene elektrische typ ausgebildet. Auf der Platte 1 befinden sich die Ladung durch die Eindiffusion der elektrisch gelade- Quellen- und Senkenzonen 3 bzw. 5, welche durch nen Störelemente so zu beeinflussen, daß sich der Diffusionszonen vom N-Leitungstyp gebildet werden, gewünschte Betriebsmodus ergibt, d. h., daß die auf Diese Zonen 3 und 5 bilden normalerweise mit der der Halbleiterplatte gebildeten Feldeffekt-Transisto- 55 Platte 1 gleichrichtende Flächen. Die ganze Oberren, gleichgültig ob es sich um PNP- oder NPN- fläche der Platte ist zunächst mit einer Isolier-Transistoren handelt, im Anreichungsmodus oder im schicht 7 bedeckt, die während des Diffusionsvor-Verarmungsmodus arbeiten und dabei bestimmte ganges als Abdeckmaske dienen kann. Beispielsweise Einschaltspannungen, worunter die für das Ein- kann es sich bei der Schicht 7 um thermisch gebildesetzen eines Quellen-Senken-Stromes mindestens er- 60 tes Siliziumdioxid handeln, welches dadurch gebildet forderliche Steuerspannung verstanden wird, auf- worden ist. daß die Platte 1 bei Temperaturen zwiweisen. Durch individuelle Behandlung der einzelnen sehen 950 und 1125° C dem Einfluß einer Atmo-Feldeffekt-Transistoren lassen sich darüber hinaus Sphäre von entweder Sauerstoff, Sauerstoff und auch die Kenndaten des einzelnen Feldeffekt-Tran- Wasserdampf oder Kohlendioxid ausgesetzt worden sistors individuell beeinflussen. 65 ist. Nach Ausbildung der Isolierschicht 7 werden
Eine bevorzugte Ausführungsform des erfindungs- nach bekannten fototechnischen Verfahren Fenster
gemäßen Verfahrens ist dadurch gekennzeichnet, daß für die Eindiffusion der Zonen 3 und 5 geschaffen,
die elektrisch geladene Störelemente enthaltende Iso- und diese Eindiffusion wird z. B. in der Weise durch-
5 6
geführt, daß die Platte 1 bei Temperaturen zwischen die Anzahl der Donatorzustände und damit die Leit-
1100 und 1200° C einer Atmosphäre von Phosphor- fähigkeit in der Oberflächenzone 17 derart erhöht,
pentoxid ausgesetzt wird. Wie aus Fig. 1 ersichtlich daß sich die Inversionsschicht 17' ausbildet, welche
ist, bewirkt die Isolierschicht 7 eine elektrische Iso- für den Verarmungsmodus des Transistors maß-
lation zwischen dem Halbleitermaterial der Platte 1 5 gebend ist.
einerseits und verschiedenen metallischen Anschluß- Durch die Einführung von negativ geladenen Störelektroden 15 und der Steuerelektrode 13 anderer- elementen in die Isolierschicht 7 kann nun die dort seits, wobei diese Elektroden durch bekannte Auf- vorhandene positive Ladung teilweise oder ganz komdampfverfahren hergestellt sein können. Die An- pensiert oder auch überkompensiert werden. Die schlußelektroden 15 können zu in der Figur nicht io Kurve 25 in Fig. IB veranschaulicht eine derartige dargestellten Betriebsspannungsquellen führen. teilweise Kompensierung der Oxidionen-Leerstellen in Die Leitfähigkeit zwischen den Quellen- und der Isolierschicht 7, wobei wie bei der Kurve 21 die Senkenzonen 3 und 5 ist in erster Linie durch die Gesamtladung durch die unterhalb der Kurve befind-Ladungsträgerdichte in der Oberflächenzone 17 der liehe Fläche repräsentiert wird. In gleicher Weise Platte 1 bestimmt, wobei diese Ladungsträgerdichte 15 wird daher die in der Platte 1 induzierte Raumladung mittels der an die Steuerelektrode 13 angelegten reduziert, was durch die gestrichelte Kurve 25' ange-Steuerspannung gesteuert werden kann. Bei einem deutet wird, welche die gleiche Fläche begrenzt wie »idealen« NPN-Feldeffekt-Transistor würden bei An- die Kurve 25. Infolgedessen verringert sich die Leitlegen einer positiven Steuerspannung an die Steuer- fähigkeit des Kanals in der Oberflächenzone 17, woelektrode 13 zunächst positive Ladungsträger aus der 20 durch der Quellen-Senken-Strom bei der Steuerspan-Oberflächenzone 17 abgestoßen werden, und bei ge- nung Null herabgesetzt wird. Wenn die negativ genügend hoher Steuerspannung würde in der Ober- ladenen Störelemente gerade eine Neutralisation der flächenzone 17 von der Grenzfläche 19 zwischen Oxidionen-Leerstellen bewirken, so weist die Isolier-Halbleiter und Isolator aus eine N-leitende Inver- schicht 7 keine Ladungen auf, und die Dichte der sionsschicht sich ausbilden, die einen Kanal zwischen 25 Ladungsträger entlang der Oberflächenzone 17 ist den Quellen- und Senkenzonen 3 und 5 bildet. allein durch den Leitungswiderstand des die Platte 1 Infolge von Oxidionen-Leerstellen in der Isolier- bildenden Halbleitermaterials gegeben. ■ Wenn die schicht 7 sind jedoch in der Oberflächenzone 17 negativ geladenen Störelemente die Oxidionen-Leerüberschüssige Donatorzustände vorhanden, wie durch stellen überkompensieren, so wird in die Isolierdie schraffiert gezeichnete Inversionsschicht 17' an- 30 schicht 7 insgesamt eine negative Ladung eingeführt, gedeutet wird. Diese Inversionsschicht 17' wirkt sich wie dies die Kurve 27 in Fig. IB zum Ausdruck derart aus, daß eine negative Steuerspannung erfor- bringt. Dementsprechend wird eine positive Ladung derlich ist, um einen derartigen Transistor abzu- in der Oberflächenzone 17 der Platte 1 induziert, wie schalten, d. h. den Quellen-Senken-Strom auf Null zu dies die Kurve 27' andeutet. Dies hat zur Folge, daß reduzieren. 35 in der Oberflächenzone 17 Akzeptorzustände im Die Entstehung der von vorneherein vorhandenen Überschuß gebildet werden, so daß der Betriebsinversionsschicht kann auf Vorgänge bei der Bildung modus des Transistors verändert wird. Und zwar der Isolierschicht 7 durch thermische Oxydation zu- geht die Oberflächenzone 17 vollständig auf P-Leirückgeführt werden. Der Oxydationsvorgang erfolgt tung über, so daß eine positive Steuerspannung eran der Grenzfläche zwischen der Platte 1 und der 40 forderlich ist, um einen Quellen-Senken-Strom Isolierschicht 7 infolge der Diffusion der oxydieren- fließen zu lassen, d. h., es liegt ein Anreicherungstyp den Atmosphäre durch die Isolierschicht 7. Es hat vor. Bei einem PNP-Feldeffekt-Transistor würde eine dagegen nicht den Anschein, daß das kristalline derartige Überkompensation der Oxidionen-Leer-Silizium der Platte 1 nach außen gegen die obere stellen dazu führen, daß von einem Anreicherungs-Fläche der Isolierschicht 7 diffundiert. Da die Oxide 45 typ auf einen Verarmungstyp übergegangen würde, des Siliziums armorph sind, entstehen an der Grenz- Mit Hilfe der Einführung von Störelementen in die fläche 19 Defektstrukturen, die in die Platte 1 bis zu Isolierschicht 7 lassen sich also der Betriebsmodus einer Tiefe eindringen, die vom Ausmaß und der und die Einschaltspannung des Feldeffekttransistors Dauer des Oxydationsprozesses abhängt. Diese in der gewünschten Weise bestimmen.
Defektstrukturen bestehen hauptsächlich aus SiIi- 50 Als Störelemente werden bevorzugt glasbildende ziumoxiden und weisen Oxidionen-Leerstellen [0] + + Stoffe verwendet, die einen negativ aufladbaren Beauf. Diese Oxidionen-Leerstellen sind hauptsächlich standteil aufweisen. Außerdem sollen die Störeleentlang der Grenzfläche 19 gleichmäßig verteilt und mente eine Beweglichkeit aufweisen, die kleiner ist bewirken ein positives Potential in der Isolier- als die Beweglichkeit der Oxidionen-Leerstellen in schicht 7. In Fig. IB zeigt beispielsweise die Kurve 55 dem Gitter der Isolierschicht 7. Vorzugsweise wird 21 die Konzentration der Oxidionen-Leerstellen in zur Bildung eines trivalenten Oxids ein Stoff der der Isolierschicht 7 in Abhängigkeit vom Abstand d Gruppe IHB des Periodischen Systems verwendet, zu von der Grenzschicht 19, wobei die Größe der Ge- der die Elemente Bor und Aluminium gehören. Die samtladung durch das Flächenstück unterhalb der Störelemente werden thermisch in das Siliziumdioxid-Kurve dargestellt wird. Da die Isolierschicht 7 60 gitter eindiffundiert, und zwar entweder vor oder amorph ist, befinden sich die Oxidionen-Leerstellen nach der Eindiffusion der Quellen- und Senkenhauptsächlich in der Nähe der Grenzfläche 19 und Zonen 3 und 5 in Abhängigkeit davon, ob die Diffuverringem sich mit zunehmendem Abstand d. Wegen sionsfähigkeit der Störelemente kleiner oder größer dieser in der Isolierschicht 7 vorhandenen positiven ist als die Diffusionsfähigkeit der zur Bildung der elektrischen Ladung bildet sich eine gleich große und 65 Quellen- und Senkenzonen einzudiffundierenden entgegengesetzte Raumladung in der gegenüber- Stoffe.
liegenden Oberflächenzone der Platte 1 aus, wie das Vorzugsweise wird so vorgegangen, daß nach BiI-
durch die Kurve 21' angedeutet wird. Dadurch wird dung der Isolierschicht 7 durch Einwirkenlassen
einer Sauerstoffatmosphäre bei Temperaturen zwischen 950 und 1125° C die Störelemente in gasförmigem Zustand, z. B. als elementares Bor, in die Sauerstoffatmosphäre eingeführt werden, wie dies in Fig. IA durch die Schlangenpfeile angedeutet ist.Es kommt dann zur Reaktion und zur Ausbildung einer entsprechenden Oxidschicht auf der Oberfläche der Isolierschicht 7. Außer elementarem Bor können dabei auch die folgenden Borverbindungen verwendet werden, die mit Sauerstoff reagieren und als Reaktionsprodukt Boroxid ergeben: Diboran, Tetraboran, Pentaboran, Bortribromid, Borsäure, Bortrichlorid. An Stelle von Bor kann auch Aluminium verwendet werden, und zwar in Form von Verbindungen, die mit Sauerstoff das Reaktionsprodukt Aluminiumoxid ergeben, wobei z. B. Aluminiumtrichlorid, Aluminiumhydrid, Aluminiumtribromid oder Aluminiumethoxid gewählt werden können.
Nachdem sich auf der Isolierschicht 7 das Oxid des Störelements ausgebildet hat, wird der Transistor einer thermischen Behandlung im Temperaturbereich zwischen 950 und 1125° C unterworfen, so daß die Störelemente in die Isolierschicht 7 eindiffundieren. Dieser Prozeß wird so lange fortgesetzt, bis sich eine nahezu gleichmäßige Verteilung der Störelemente innerhalb der Isolierschicht 7 ergibt, aber er wird nicht so lange ausgedehnt, daß eine Diffusion auch in das Material der Platte 1 stattfindet.
Bei der Ablagerung des Oxydationsproduktes, also z. B. des Boroxids, auf der Oberfläche der Isolierschicht 7 ist das Oxydationsprodukt ohne elektrische Ladungen. Anscheinend macht das Oxydationsprodukt, wenn es in das Gitter der Isolierschicht 7 eindiffundiert, einen Strukturwandel durch. Beispielsweise scheint ein Teil der eine Dreiecksstruktur aufweisenden Oxide der III B-Gruppe in eine Tetraederstruktur überzugehen, entsprechend den folgenden Reaktionen:
B.,O
2 ,! '
Al2O3 -
2BO.,-
40
[O]++
2AlO2- + [0]++
Es tritt zunächst keine Änderung der im Mittel in Erscheinung tretenden positiven Ladungen in der Isolierschicht 7 auf, da die von der obigen Reaktion herrührenden negativ geladenen Störelemente und positiv geladenen Oxidionen-Leerstellen im wesentlichen gleichmäßig über das Siliziumdioxidgitter verteilt sind. Die Beweglichkeit der negativ geladenen Störelemente ist geringer als die Beweglichkeit der Oxidionen-Leerstellen. Wenn nun zwecks Erhöhung der Beweglichkeit der Oxidionen-Leerstelle der Feldeffekt-Transistor erhöhten Temperaturen ausgesetzt wird, denen er ohne Schaden zu nehmen noch standhalten kann, und gleichzeitig ein Feld entsprechender Polarität angelegt wird, so wandern die Oxidionen-Leerstellen von der Grenzfläche 19 weg und bewegen sich auf die Grenzfläche zwischen der Steuerelektrode und der Isolierschicht zu. Soweit überhaupt eine geringfügige Bewegung der negativ geladenen Störelemente dabei stattfindet, so erfolgt diese in Richtung auf die Grenzfläche 19. Man erhält dadurch in der Isolierschicht 7 eine Neuverteilung sämtlicher Ladungen, wobei sich die Abwanderung der Oxidionen-Leerstellen von der Grenzfläche 19 in einer Reduktion der Raumladungseffekte in der Oberflächenzone der Platte 1 auswirkt. Wegen der verhältnismäßig niedrigen Beweglichkeit der negativ geladenen Störelemente erhöht sich in der Nähe der Grenzflächen 19 das Verhältnis der negativ geladenen Störelemente zu den Oxidionen-Leerstellen. Da wegen der Raumladung die Wanderung der Oxidionen-Leerstellen in Richtung zu der Steuerelektrode 13 begrenzt ist, verbleibt eine endliche Anzahl solcher Ionen-Leerstellen in der Nähe der Grenzfläche 19. Insgesamt gesehen sind aber die Raumladungseffekte in der Oberflächenzone 17 der Platte 1 vermindert oder gegebenenfalls sogar umgekehrt je nach Dauer und Ausmaß der beschriebenen Behandlung.
Gemäß Fig. 2 sind mehrere Feldeffekt-Transistoren Tl, T2, T3 usw. der in Fig. IA gezeigten Art auf einer einzigen Halbleiterplatte 1 angeordnet. Fig. 3A, welche die Kennlinien des in herkömmlicher Weise hergestellten Transistors darstellt, zeigt, daß schon bei einer Steuerspannung Null ein merklicher Quellen-Senken-Strom /SD entlang des in der Oberflächenzone 17 ausgebildeten Kanals fließt. Will man diesen Quellen-Senken-Strom praktisch auf Null reduzieren, so benötigt man eine Steuerspannung von etwa —8 V, die entweder an die Steuerelektrode 13 oder in entgegengesetzter Richtung an die Siliziumplatte 1 anzulegen ist.
Gemäß Fig. 2 ist die Platte 1 in der Heizungsanordnung 33 untergebracht, und die Feldeffekt-Transistoren befinden sich gegenüber einem Kontaktgeber 35 und sind in bezug auf diesen mit ihren Anschlußelektroden 15 ausgerichtet. Die negativ geladenen Störelemente wurden bereits in die Isolierschicht 7 eindiffundiert. Der Kontaktgeber 35 besteht aus einer beweglichen Tragvorrichtung 37 mit einer Vielzahl von Kontaktfühlern 39, von denen jeder einer Steuerelektrode 13 zugeordnet ist. Zusätzliche an der Tragvorrichtung 37 angeordnete Kontaktfühler 41 und 43 sind den Quellen- bzw. Senkenzonen 3 bzw. 5 zugeordnet. Jeder Kontaktfühler 39 ist mit einem außerhalb der Heizungsanordnung 33 angeordneten Schalter 45 verbunden; von diesem führt über einen Begrenzungswiderstand 47 die Verbindung zu einer negativen Spannungsquelle 49. Die Kontaktfühler 41 und 43 sind in ähnlicher Weise über Schalter 51 bzw. 53 und Begrenzungswiderstände 55 bzw. 57 mit veränderlichen positiven Spannungsquellen 59 bzw. 61 verbunden. Die Platte 1 ist über einen Begrenzungswiderstand 63 an eine veränderliche positive Spannungsquelle 65 angeschlossen. Jede der Spannungsquellen 49, 59, 61 und 65 läßt sich bis auf Erdpotential herunterregeln. Während die Platte 1 in der Heizungsanordnung 33 auf einer erhöhten Temperatur (290 bis 400° C oder darüber) gehalten wird, können elektrische Felder von beliebig bestimmbarer Größe entweder transversal oder longitudinal zur Isolierschicht 7 in individueller Weise an die einzelnen Feldeffekt-Transistoren angelegt werden.
Die Tragvorrichtung 37 wird zunächst so eingestellt, daß die Kontaktfühler 39, 41 und 43 über die Anschlußelektroden 15 elektrische Verbindungen mit den Steuerelektroden 13, den Quellenzonen 3 und den Senkenzonen 5 herstellen. Werden beispielsweise nur die Schalter 45 geschlossen, so wird jede Isolierschicht 7 in den Transistoren Tl, Tl, T3 orthogonalen elektrischen Feldern unterworfen, die zwischen der Platte 1 und der entsprechenden Steuerelektrode 13 erzeugt werden und deren Größe durch die Einstellung der Spannungsquellen 49 und 65 be-
209 537/345
9 10
stimmt ist. Wenn die Heizungsanordnung auf die identischen Feldeffekt-Transistoren Tl, Γ 3 und Tl gewählte Temperatur, d.h. auf eine Temperatur im gemäß Fig. 3A eine Einschaltspannung von etwa Bereich zwischen 290 und 400° C erhitzt wird, so — 8V aufweisen, und daß Tl eine Einschaltspanerfolgt auf Grund der orthogonalen elektrischen FeI- nung von +4 V, Tl eine Einschaltspannung von der in den Isolierschichten 7 eine Abwanderung der S etwa —4 V und TI eine Einschaltspannung von OV Oxidionen-Leerstellen von den Grenzschichten 19 bekommen soll. Gemäß Fig. 4A kann dies dadurch mit dem Ergebnis, daß die in der Isolierschicht 7 erreicht werden, daß die Platte 1 auf einer Umgevorhandene positive Ladung ebenso wie die Raum- bungstemperarur von 300° C gehalten wird und bei ladungseffekte in der benachbarten Oberflächenzone geschlossenen Schaltern 45 die Spannungsquellen 49 der Platte 1 reduziert werden. Gleichzeitig wandern io auf 50, 30 und 40 V für die Transistoren Tl, Tl in geringerem Umfange die negativ geladenen Stör- bzw. 73 eingestellt werden, während die Platte 1 auf elemente in Richtung auf die Grenzfläche 19. Das Erdpotential gehalten wird. Nach einer lstündigen Ausmaß der Kompensation der in der Isolier- derartigen Behandlung läßt man die Platte 1 unter schicht 7 induzierten positiven Ladung ist dabei von Beibehaltung der an die Steuerelektroden 13 angefolgenden Einflüssen abhängig: 15 legten Vorspannungen abkühlen. Wie Fig. 4B zeigt,
1. der Anzahl der in die Isolierschicht 7 eingeführ- ™rd die ?°™ der Kennlinien der einzelnen FeIdten Störelemente· effekttransistoren nicht wesentlich geändert; es er-
2. der Stärke der angelegten elektrischen Felder; folgt lediglich eine Verschiebung dieser Kennlinie
3. der Umgebungstemperatur; ™d damit eine Änderung der Einschaltspannung.
4. der Dauer der thermischen Vorspannung*- 2° Wfn die Einschaltspannung eines Feldeffekt- Tran- hphz Hi sistors nicht geändert zu werden braucht, so bleibt oenan g. der entsprechende Schalter 45 ausgeschaltet, so daß
Beispielsweise bewirkt in einer Umgebungstempera- der Transistor lediglich einer thermischen Behand-
tur von etwa 300° C eine an die Steuerelektrode 13 lurng unterworfen wird, die für sich allein keine
angelegte negative Spannung zwischen 20 und 60 V 25 Änderung des Betriebsmodus des Feldeffekt-Tran-
(relativ zur Platte 1) für eine zwischen 15 Minuten sistors herbeiführen kann.
und 2 Stunden variierende Zeitdauer eine Umkeh- Ein Transistor kann auch dadurch von dem Verrung eines NPN-Feldeffekt-Transistors von einem armungsmodus in den Anreicherungsmodus über-Verarmungsmodus in einen Anreicherungsmodus; führt werden, daß gemäß Fig. 2 die Steuerelekdieser Vorgang ist reversibel, wobei die dafür be- 30 trade 13 in bezug auf die Quellen- und Senkennötigte Zeit beträchtlich herabgesetzt ist. Fig. 3B zonen 3 und 5 und die Platte 1 negativ vorgespannt zeigt die Kennlinien eines Transistors nach Vor- wird, wozu jeder der Schalter 45, 51 und 53 genahme einer thermischen Vorspannungsbehandlung; schlossen wird. Bei dieser Verfahrensweise werden man sieht, daß die Einschaltspannung nunmehr 4 V die elektrischen Felder an die von den Quellen- und beträgt. 35 Senkenzonen 3 und 5 bzw. von der Platte 1 einerseits
Fi g. 4 A veranschaulicht, in welcher Weise die ther- sowie von der Isolierschicht 7 andererseits definierten
mische Vorspannungsbehandlung vorgenommen wer- Flächen gelegt. Wenn an die Platte 1 und an die
den muß, um bestimmte Einschaltspannungen zu er- Quellen- und Senkenzonen 3 und 5 eine gleich große
zielen. Man sieht, daß die erhaltenen Einschaltspan- Spannung angelegt wird, ergibt sich gegenüber der
nungen sowohl von der Dauer der thermischen Vor- 4° vorher erwähnten Arbeitsweise eine Verbesserung
Spannungsbehandlung als auch von der Größe der um 20% hinsichtlich der benötigten Zeit, wobei die
Vorspannung, die dabei zwischen der Platte 1 und Betriebskennlinien in gleicher Weise wie oben be-
der Steuerelektrode 13 liegt, abhängen. Ferner be- schrieben verschoben werden. Wenn man jedoch
steht eine Abhängigkeit von der Umgebungstempe- dabei die Spannungsquellen 59 und 61 so einstellt,
ratur. 45 daß die Senkenzone 5 gegenüber der Quellenzone 3
Fig. 4B veranschaulicht, daß durch entsprechende positiv vorgespannt wird, so daß sich die resultieren-
Einstellung der Parameter bei der thermischen Vor- den elektrischen Felder entlang der Oberflächenzone
Spannungsbehandlung die Kennlinien, welche den 17 ändern, so wirkt sich das derart aus, daß sich der
Quellen-Senken-Strom in Abhängigkeit von der in der Oberflächenzone 17 erzeugte Kanal verjüngt
Steuerspannung bei bestimmten Quellen-Senken- 50 und die Kennlinien des Feldeffekttransistors asymme-
Spannungen zeigen, kontinuierlich verschoben wer- trisch werden.
den können, wobei die Einschaltspannung von —8 V Im Fall von PNP-Feldeffekt-Transistoren werden bis auf +4V ansteigt. Dieses bedeutet eine Über- bei der thermischen Vorspannungsbehandlung Vorführung aus dem Verarmungsmodus in den An- spannungen derselben Polarität an die Quellen- und reicherungsmodus. 55 Senkenzonen 3 und 5 und an die Steuerelektrode 13
Jeder der auf der Platte 1 angeordneten NPN- angelegt. In analoger Weise wie bei den NPN-FeId^
Feldeffekt-Transistoren Tl, Tl, Ί'3 kann individuell effekt- Transistoren kann dann der PNP-Feldeffekt-
den besonderen Bedürfnissen der Schaltung, in der er Transistor durch die thermische Vorspannungs-
zur Verwendung kommen soll, angepaßt werden. Es behandlung kontinuierlich von dem Anreicherungs-
sei beispielsweise angenommen, daß die zunächst 60 modus in den Verarmungsmodus überführt werden.
Hierzu 1 Blatt Zeichnungen

Claims (16)

Patentansprüche:
1. Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode, bei dem in einer Halbleiterplatte des einen Leitungstyps die die Quellen- und Senkenzonen bildenden räumlichen Diffusionszonen vom zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp erzeugt werden, dann eine Isolierschicht zumindest auf einem Teil der Halbleiterplatte zwischen den genannten Diffusionszonen gebildet wird, wobei die schmale Oberflächenzone in der Platte zwischen den räumlichen Diffusionszonen den Kanal definiert, und bei dem schließlich eine metallische Steuerelektrode auf der Isolierschicht aufgebracht wird, dadurch gekennzeichnet, daß elektrisch geladene Störelemente in die Isolierschicht (7) eindiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die elektrisch geladene Störelemente enthaltende Isolierschicht (7) der Einwirkung elektrischer Felder ausgesetzt und der Transistor während des Einwirkens dieser Felder auf eine höhere Umgebungstemperatur gebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Transistor auf eine Temperatur gebracht wird, die oberhalb 290° C liegt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als elektrisch geladene Störelemente Oxide von Elementen aus der GruppelHB des Periodischen Systems der Elemente verwendet werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Störelemente durch Boroxid dargestellt sind.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Störelemente durch Aluminiumoxid dargestellt sind.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die eindiffundierten elektrisch geladenen Störelemente eine geringere Beweglichkeit haben als die Anionen-Leerstellen im Kristallgitter der Isolierschicht.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Menge der in die Isolierschicht eindiffundierten elektrisch geladenen Störelemente so bemessen wird, daß eine vollständige Neutralisation der durch die Anionen-Leerstellen hervorgerufenen Raumladungseffekte zustande kommt, wenn die Isolierschicht bei erhöhter Umgebungstemperatur dem Einfluß elektrischer Felder ausgesetzt wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die in die Isolierschicht eindiffundierten elektrisch geladenen Störelemente mengenmäßig so bemessen sind, daß eine Überkompensation der durch die Anionen-Leerstellen hervorgerufenen Raumladungseffekte bewirkt wird, wenn die Isolierschicht bei erhöhter Umgebungstemperatur dem Einfluß elektrischer Felder ausgesetzt wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (1) aus Silizium besteht, die Isolierschicht (7) aus einem Siliziumoxid gebildet wird und die elektrisch ge-
ladenen Störelemente durch ein glasbildendes dreiwertiges Oxid dargestellt werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Isolierschicht (7) durch Oxydation der Oberfläche der Halbleiterplatte (1) gebildet wird.
12. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterplatte (1) und die Isolierschicht (7) von der erhöhten Temperatur bei fortdauernder Einwirkung der elektrischen Felder abgekühlt wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Eindiffundieren der elektrisch geladenen Störelemente in die Isolierschicht (7) noch vor dem Anbringen der Steuerelektrode (13) vorgenommen wird.
14. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß einstellbare elektrische Felder angelegt werden zwischen der Steuerelektrode (13) und der Halbleiterplatte (1) und zwischen der Steuerelektrode (13) und den Quellen- und Senkenzonen (3, 5).
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zwischen der Steuerelektrode (13) und der Quellenzone (3) eine Spannung angelegt wird, deren Größe verschieden ist von der Spannung zwischen der Steuerelektrode (13) und der Senkenzone (5).
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (1) in eine Sauerstoffatmosphäre gebracht wird, daß elementares Bor in gasförmiger Form über die Isolierschicht hinübergeleitet wird bei einer Umgebungstemperatur oberhalb 950° C und daß von dem so entstandenen, auf der Isolierschicht (7) abgelagerten Boroxid aus die Eindiffusion der Störelemente in die Isolierschicht (7) erfolgt.
DE1514038A 1964-08-26 1965-08-19 Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode Expired DE1514038C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US392144A US3386163A (en) 1964-08-26 1964-08-26 Method for fabricating insulated-gate field effect transistor

Publications (3)

Publication Number Publication Date
DE1514038A1 DE1514038A1 (de) 1969-06-26
DE1514038B2 true DE1514038B2 (de) 1972-09-07
DE1514038C3 DE1514038C3 (de) 1974-03-14

Family

ID=23549423

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514038A Expired DE1514038C3 (de) 1964-08-26 1965-08-19 Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode

Country Status (4)

Country Link
US (1) US3386163A (de)
CH (1) CH434487A (de)
DE (1) DE1514038C3 (de)
GB (1) GB1095412A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
CH454279A (de) * 1966-12-02 1968-04-15 Bbc Brown Boveri & Cie Halbleiterventil
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
US3502950A (en) * 1967-06-20 1970-03-24 Bell Telephone Labor Inc Gate structure for insulated gate field effect transistor
US3470610A (en) * 1967-08-18 1969-10-07 Conductron Corp Method of producing a control system
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
US3590477A (en) * 1968-12-19 1971-07-06 Ibm Method for fabricating insulated-gate field effect transistors having controlled operating characeristics
JPS5126035B1 (de) * 1970-06-11 1976-08-04
JPS5126036B1 (de) * 1970-06-19 1976-08-04
US3706918A (en) * 1970-10-05 1972-12-19 Frank J Barone Silicon-silicon dioxide interface of predetermined space charge polarity
US3856587A (en) * 1971-03-26 1974-12-24 Co Yamazaki Kogyo Kk Method of fabricating semiconductor memory device gate
US4003071A (en) * 1971-09-18 1977-01-11 Fujitsu Ltd. Method of manufacturing an insulated gate field effect transistor
US3882530A (en) * 1971-12-09 1975-05-06 Us Government Radiation hardening of mos devices by boron
US3787251A (en) * 1972-04-24 1974-01-22 Signetics Corp Mos semiconductor structure with increased field threshold and method for making the same
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
DE2452289A1 (de) * 1974-11-04 1976-05-06 Siemens Ag Halbleiterbauelement
US4161814A (en) * 1975-12-08 1979-07-24 Cornell Research Foundation, Inc. Tunnel injection of minority carriers in semi-conductors
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
US9761620B1 (en) * 2016-09-19 2017-09-12 Peter C. Salmon, Llc Method and system for manufacturing using a programmable patterning structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL158460B (nl) * 1950-01-31 George Frederick Smith Vorkhefvoertuig met kantelbaar laadvlak.
US2787564A (en) * 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
US2981646A (en) * 1958-02-11 1961-04-25 Sprague Electric Co Process of forming barrier layers
US3040218A (en) * 1959-03-10 1962-06-19 Hoffman Electronics Corp Constant current devices
NL267831A (de) * 1960-08-17
NL293292A (de) * 1962-06-11
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
NL297002A (de) * 1962-08-23 1900-01-01
US3177100A (en) * 1963-09-09 1965-04-06 Rca Corp Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3

Also Published As

Publication number Publication date
US3386163A (en) 1968-06-04
GB1095412A (de)
DE1514038C3 (de) 1974-03-14
DE1514038A1 (de) 1969-06-26
CH434487A (de) 1967-04-30

Similar Documents

Publication Publication Date Title
DE1514038C3 (de) Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE2919522C2 (de)
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2326751C3 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE3019850C2 (de)
DE1913052A1 (de) Halbleitervorrichtung
DE1284517B (de) Integrierte Halbleiterschaltung
DE19954351A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE1464390B2 (de) Feldeffekttransistor
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639372A1 (de) Feldeffekttransistor
DE2503864B2 (de) Halbleiterbauelement
DE1564829C3 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1041161B (de) Flaechentransistoranordnung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE1514020A1 (de) Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen
DE1564524B2 (de)
DE2050340A1 (de) Feldeffekttransistortetrode
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee