DE1514038C3 - Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode - Google Patents

Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode

Info

Publication number
DE1514038C3
DE1514038C3 DE1514038A DE1514038A DE1514038C3 DE 1514038 C3 DE1514038 C3 DE 1514038C3 DE 1514038 A DE1514038 A DE 1514038A DE 1514038 A DE1514038 A DE 1514038A DE 1514038 C3 DE1514038 C3 DE 1514038C3
Authority
DE
Germany
Prior art keywords
insulating layer
control electrode
interfering elements
plate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1514038A
Other languages
English (en)
Other versions
DE1514038A1 (de
DE1514038B2 (de
Inventor
Andrew Ernest Ossining Brennemann
Donald Philip Bedford Hills Seraphim
Sabih Jackson Heights Tansel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1514038A1 publication Critical patent/DE1514038A1/de
Publication of DE1514038B2 publication Critical patent/DE1514038B2/de
Application granted granted Critical
Publication of DE1514038C3 publication Critical patent/DE1514038C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode, bei dem in einer Halbleiterplatte des einen Leitungstyps die die Quellen- und Senkenzonen bildenden räumlichen Diffusionszonen vom zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp erzeugt werden, dann eine Isolierschicht zumindest auf einem Teil der Halbleiterplatte zwischen den genannten Diffusionszonen gebildet wird, wobei die schmale Oberflächenzone in der Platte zwischen den räumlichen Diffusionszonen den Kanal definiert, und bei dem schließlich eine metallische Steuerelektrode auf der Isolierschicht aufgebracht wird.
Grundsätzlich ist dieses bekannte Verfahren auch zur Herstellung einer großen Anzahl von Feldeffekt-Transistoren aus einem einzigen Siliziumplättchen a;iwendbar; jedoch können sich dabei gewisse Schwierigkeiten insofern ergeben, als die Kenndaten von einem Feldeffekt-Transistor zum nächsten beträchtlich streuen können. Außerdem sind die auf einer gemeinsamen Halbleiterplatte hergestellten Feldeffekt-Transistoren immer vom gleichen Typ, nämlich entweder vom Anreicherungstyp oder vom Verarmungstyp. So sind NPN-Transistoren im allgemeinen vom Verarmungstyp, d. h., bei einer Steuerspannung Null ist zwischen der Quellenzone und der Senkenzone
bereits ein Kanal vorhanden, der einen beträchtlichen Stromfluß ermöglicht. Dagegen sind PNP-Feldeffekt-Transistoren im allgemeinen vom Anreicherungstyp, d. h. ein einen Stromfluß zwischen Quellenzone und Senkenzone ermöglichender Kanal 5 bildet sich erst bei Anlegen einer genügend hohen Steuerspannung aus. Als Schalter betrachtet, erhält man auf einer Halbleiterplatte also entweder nur »Ein«- oder »Aus«-Schalter. Um beide Schalterarten auf der gleichen Halbleiterplatte zu erhalten, müßten entsprechende Vorspannungen vorgesehen werden, welche zur Komplizierung der Halbleitersysteme beitragen würden und zusätzliche elektrische Energie benötigen wurden.
Die Tatsache, daß bei den NPN-Feldeffekt-Transistoren in der Regel bereits ein leitender Kanal zwischen der Quellenzone und der Senkenzone vorhanden ist, wird darauf zurückgeführt, daß in der Isolierschicht eine positive elektrische Ladung vorhanden ist, welche in der darunterliegenden Oberflächenzone der Halbleiterplatte die Ausbildung einer N-leitenden Inversionsschicht bewirkt. Bei den PNP-Feldeffekt-Transistoren bewirkt diese positive elektrische Aufladung der Isolierschicht eine Erhöhung des absoluten Wertes der zur Ausbildung eines Kanals er- *5 forderlichen negativen Steuerspannung.
Die elektrische Aufladung der Isolierschicht wird darauf zurückgeführt, daß der Übergang von dem geordneten Kristallgitter des Halbleiters zu der amorphen Struktur der Isolierschicht eine strukturelle Diskontinuität bedeutet, die zur Bildung von Anionen-Leerstellen in der Isolierschicht führt. Besteht die Isolierschicht aus Siliziumdioxid, so handelt es sich dabei um Leerstellen von Oxidionen. Es ist bereits bekannt, zur Herabsetzung derartiger Raumladungseffekte die Halbleitersysteme einer thermischen Behandlung im Temperaturbereich zwischen 100 und 1500C zu unterwerfen; dadurch ergibt sich jedoch lediglich eine kleinere Modifikation der Kenndaten, nicht aber etwa ein Übergang vom Verarmungstyp zum Anreicherungstyp.
Es ist bereits vorgeschlagen worden (deutsche Auslegeschrift 1514 359), zur Stabilisierung eines Feldeffekt-Transistors die die Steuerelektrode tragende Isolierschicht mit Donator- bzw. Akzeptor-Verunreinigungsstoffen zu dotieren, die den Leitfähigkeitstyp des Halbleiterkörpers zu beeinflussen vermögen.
Es ist bereits bekannt (Zeitschrift »RCA Review«, Dezember 1963, S. 673), bei einem Feldeffekt-Transistor mit isolierter Steuerelektrode die Oberflächenzustände des Halbleiterkörpers und damit die Einschaltspannung des Feldeffekt-Transistors durch geeignete Wahl des Isoliermaterials zu beeinflussen.
Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren der eingangs genannten Art zu schaffen, mit dem sowohl bei PNP- als auch bei NPN-Feldeffekt-Transistoren der Betriebsmodus wahlweise bestimmt werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß elektrisch geladene Störelemente in die Isolierschicht eindiffundiert werden und daß die die elektrisch geladenen Störelemente enthaltende Isolierschicht der Einwirkung elektrischer Felder ausgesetzt und der Transistor während des Einwirkens dieser Felder auf eine erhöhte Umgebungstemperatur gebracht wird.
Mit dem erfindungsgemäßen Verfahren ist es möglich, die in der Isolierschicht vorhandene elektrische Ladung durch die Eindiffusion der elektrisch geladenen Störelemente und deren Verteilung mittels der elektrischen Felder so zu beeinflussen, daß sich der gewünschte Betriebsmodus ergibt, d. h., daß die auf der Halbleiterplatte gebildeten Feldeffekt-Transistoren, gleichgültig ob es sich um PNP- oder NPN-Transistoren handelt, im Anreicherungsmodus oder im Verarmungsmodus arbeiten und dabei bestimmte Einschaltspannungen, worunter die für das Einsetzen eines Quellen-Senken-Stromes mindestens erforderliche Steuerspannung verstanden wird, aufweisen. Eine individuelle Beeinflussung der Kenndaten des einzelnen Transistors kann durch Anlegen jeweils geeigneter elektrischer Felder an den einzelnen Transistor erreicht werden. Unter dem Einfluß der angelegten elektrischen Felder ergibt sich eine Umverteilung der in die Isolierschicht eindiffundierten Störelemente und der vorher in der Isolierschicht vorhandenen Ladungen^ so daß die insgesamt auf die Oberflächenzone des Halbleiters einwirkende elektrische Ladung der Isolierschicht und damit deren Einfluß auf die Ausbildung des Kanals zwischen Quellenzone und Senkenzone in steuerbarer Weise beeinflußt werden kann. Insbesondere ist es möglich, falls erwünscht, den Betriebsmodus des Feldeffekt-Transistors umzukehren.
Ausführungsbeispiele der Erfindung werden nachstehend im Zusammenhang mit den Zeichnungen näher beschrieben. In den Zeichnungen zeigt
Fig. IA einen Querschnitt durch einen NPN-Feldeffekt-Transistor mit isolierter Steuerelektrode.
Fig. IB ein Diagramm, welches die in der Isolierschicht ausgebildeten und in dem Halbleitermaterial induzierten elektrischen Ladungen bei dem Feldeffekt-Transistor von Fig. IA veranschaulicht.
Fig. 2 einen Querschnitt durch eine P-leitende Siliziumplatte, auf der sich mehrere NPN-Feldeffekt-Transistoren befinden, die entsprechend dem erfindungsgemäßen Verfahren behandelt werden,
Fig. 3A und 3B den Quellen-Senken-Strom in Abhängigkeit von der Quellen-Senken-Spannung für verschiedene Werte der Steuerspannung vor bzw. nach der thermoelektrischen Behandlung,
Fi g. 4 A ein Diagramm, welches die Änderung der Einschaltspannung in Abhängigkeit von der Dauer der thermoelektrischen Behandlung bei verschiedenen an den Transistor angelegten elektrischen Spannungen darstellt, und
Fig. 4B ein Diagramm, welches die Kennlinien des Quellen-Senken-Stromes in Abhängigkeit von der Steuerspannung bei verschiedenen Quellen-Senken-Spannungen für mehrere unterschiedlich thermoelektrisch behandelte Feldeffekt-Transistoren zeigt.
Gemäß Fig. 1 ist ein NPN-Feldeffekt-Transistor mit isolierter Steuerelektrode auf einer ebenen Platte 1 von verhältnismäßig großem spezifischen Widerstand bestehend aus Silizium vom P-Leitungstyp ausgebildet. Auf der Platte 1 befinden sich die Quellen- und Senkenzonen 3 bzw. 5, welche durch Diffusionszonen vom N-Leitungstyp gebildet werden. Diese Zonen 3 und 5 bilden normalerweise mit der Platte 1 gleichrichtende Flächen. Die ganze Oberfläche der Platte ist zunächst mit einer Isolierschicht 7 bedeckt, die während des Diffusionsvorganges als Abdeckmaske dienen kann. Beispielsweise kann es sich bei der Schicht 7 um thermisch gebildetes Siliziumdioxid handeln, welches dadurch gebildet
worden ist, daß die Platte 1 bei Temperaturen zwischen 950 und 11250C dem Einfluß einer Atmosphäre von entweder Sauerstoff, Sauerstoff und Wasserdampf oder Kohlendioxid ausgesetzt worden ist. Nach Ausbildung der Isolierschicht 7 werden nach bekannten fototechnischen Verfahren Fenster für die Eindiffusion der Zonen 3 und 5 geschaffen, und diese Eindiffusion wird z. B. in der Weise durchgeführt, daß die Platte 1 bei Temperaturen zwischen 1100 und 1200° C einer Atmosphäre von Phosphorpentoxid ausgesetzt wird. Wie aus Fig. 1 ersichtlich ist, bewirkt die Isolierschicht 7 eine elektrische Isolation zwischen dem Halbleitermaterial der Platte 1 einerseits und verschiedenen metallischen Anschlußelektroden 15 und der Steuerelektrode 13 andererseits, wobei diese Elektroden durch bekannte Aufdampfverfahren hergestellt sein können. Die Anschlußelektroden 15 können zu in der Figur nicht dargestellten Betriebsspannungsquellen führen.
Die Leitfähigkeit zwischen den Quellen- und Senkenzonen 3 und 5 ist in erster Linie durch die Ladungsträgerdichte in der Oberflächenzone 17 der Platte 1 bestimmt, wobei diese Ladungsträgerdichte mittels der an die Steuerelektrode 13 angelegten Steuerspannung gesteuert werden kann. Bei einem »idealen« NPN-Feldeffekt-Transistor würden bei Anlegen einer positiven Steuerspannung an die Steuerelektrode 13 zunächst positive Ladungsträger aus der Oberflächenzone 17 abgestoßen werden, und bei genügend hoher Steuerspannung würde in der Oberflächenzone 17 von der Grenzfläche 19 zwischen Halbleiter und Isolator aus eine N-leitende Inversionsschicht sich ausbilden, die einen Kanal zwischen den Quellen- und Senkenzonen 3 und 5 bildet.
Infolge von Oxidionen-Leerstellen in der Isolierschicht 7 sind jedoch in der Oberflächenzone 17 überschüssige Donatorzustände vorhanden, wie durch die schraffiert gezeichnete Inversionsschicht 17' angedeutet wird. Diese Inversionsschicht 17' wirkt sich derart aus, daß eine negative Steuerspannung erforderlich ist, um einen derartigen Transistor abzuschalten, d. h. den Quellen-Senken-Strom auf Null zu reduzieren.
Die Entstehung der von vorneherein vorhandenen Inversionsschicht kann auf Vorgänge bei der Bildung der Isolierschicht 7 durch thermische Oxydation zurückgeführt werden. Der Oxydationsvorgang erfolgt an der Grenzfläche zwischen der Platte 1 und der Isolierschicht 7 infolge der Diffusion der oxydierenden Atmosphäre durch die Isolierschicht 7. Es hat dagegen nicht den Anschein, daß das kristalline Silizium der Platte 1 nach außen gegen die obere Fläche der Isolierschicht 7 diffundiert. Da die Oxide des Siliziums amorph sind, entstehen an der Grenzfläche 19 Defektstrukturen, die in die Platte 1 bis zu einer Tiefe eindringen, die vom Ausmaß und der Dauer des Oxydationsprozesses abhängt. Diese Defektstrukturen bestehen hauptsächlich aus Siliziumoxiden und weisen Oxidionen-Leerstellen [0] + + auf. Diese Oxidionen-Leerstellen sind hauptsächlich entlang der Grenzfläche 19 gleichmäßig verteilt und bewirken ein positives Potential in der Isolierschicht 7. In Fig. IB zeigt beispielsweise die Kurve 21 die Konzentration der Oxidionen-Leerstellen in der Isolierschicht 7 in Abhängigkeit vom Abstand d von der Grenzschicht 19, wobei die Größe der Gesamtladung durch das Flächenstück unterhalb der Kurve dargestellt wird. Da die Isolierschicht 7 amorph ist, befinden sich die Oxidionen-Leerstellen hauptsächlich in der Nähe der Grenzfläche 19 und verringern sich mit zunehmendem Abstand d. Wegen dieser in der Isolierschicht 7 vorhandenen positiven elektrischen Ladung bildet sich eine gleich große und entgegengesetzte Raumladung in der gegenüberliegenden Oberflächenzone der Platte 1 aus, wie das durch die Kurve 21' angedeutet wird. Dadurch wird die Anzahl der Donatorzustände und damit die Leitfähigkeit in der Oberflächenzone 17 derart erhöht, daß sich die Inversionsschicht 17' ausbildet, welche für den Verarmungsmodus des Transistors maßgebend ist.
Durch die Einführung von negativ geladenen Störelementen in die Isolierschicht 7 kann nun die dort vorhandene positive Ladung teilweise oder ganz kompensiert oder auch überkompensiert werden. Die Kurve 25 in F i g. 1 B veranschaulicht eine derartige teilweise Kompensierung der Oxidionen-Leerstellen in der Isolierschicht 7, wobei wie bei der Kurve 21 die Gesamtladung durch die unterhalb der Kurve befindliche Fläche repräsentiert wird. In gleicher Weise wird daher die in der Platte 1 induzierte Raumladung * reduziert, was durch die gestrichelte Kurve 25' angedeutet wird, welche die gleiche Fläche begrenzt wie die Kurve 25. Infolgedessen verringert sich die Leitfähigkeit des Kanals in der Oberflächenzone 17, wodurch der Quellen-Senken-Strom bei der Steuerspannung Null herabgesetzt wird. Wenn die negativ geladenen Störelemente gerade eine Neutralisation der Oxidionen-Leerstellen bewirken, so weist die Isolierschicht 7 keine Ladungen auf, und die Dichte der Ladungsträger entlang der Oberflächenzone 17 ist allein durch den Leitungswiderstand des die Platte 1 bildenden Halbleitermaterials gegeben. Wenn die negativ geladenen Störelemente die Oxidionen-Leerstellen überkompensieren,, so wird in die Isolierschicht 7 insgesamt eine negative Ladung eingeführt, wie dies die Kurve 27 in Fig. IB zum Ausdruck bringt. Dementsprechend wird eine positive Ladung in der Oberflächenzone 17 der Platte 1 induziert, wie dies die Kurve 27' andeutet. Dies hat zur Folge, daß in der Oberflächenzone 17 Akzeptorzustände im Überschuß gebildet werden, so daß der Betriebs- fi modus des Transistors verändert wird. Und zwar geht die Oberflächenzone 17 vollständig auf P-Leitung über, so daß eine positive Steuerspannung erforderlich ist, um einen Quellen-Senken-Strom fließen zu lassen, d. h., es liegt ein Anreicherungstyp vor. Bei einem PNP-Feldeffekt-Transistor würde eine derartige Überkompensation der Oxidionen-Leerstellen dazu führen, daß von einem Anreicherungstyp auf einen Verarmungstyp übergegangen würde. Mit Hilfe der Einführung von Störelementen in die Isolierschicht 7 lassen sich also der Betriebsmodus und die Einschaltspannung des Feldeffekttransistors in der gewünschten Weise bestimmen.
Als Störelemente werden bevorzugt glasbildende Stoffe verwendet, die einen negativ aufladbaren Bestandteil aufweisen. Außerdem sollen die Störelcmente eine Beweglichkeit aufweisen, die kleiner ist als die Beweglichkeit der Oxidionen-Leerstellcn in dem Gitter der Isolierschicht 7. Vorzugsweise wird zur Bildung eines trivalenten Oxids ein Stoff der Gruppe IHB des Periodischen Systems verwendet, zu der die Elemente Bor und Aluminium gehören. Die Störelemente werden thermisch in das Siliziumdioxidgitter eindiffundiert, und zwar entweder vor oder
nach der Eindiffusion der Quellen- und Senken-Zonen 3 und 5 in Abhängigkeit davon, ob die Diffusionsfähigkeit der Störelemente kleiner oder größer ist als die Diffusionsfähigkeit der zur Bildung der Quellen- und Senkenzonen einzudiffundierenden Stoffe.
Vorzugsweise wird so vorgegangen, daß nach Bildung der Isolierschicht 7 durch Einwirkenlassen' einer Sauerstoffatmosphäre bei Temperaturen zwischen 950 und 1125° C die Störelemente in gasförmigem Zustand, z. B. als elementares Bor, in die Sauerstoffatmosphäre eingeführt werden, wie dies in Fig. IA durch die Schiangenpfeile angedeutet ist. Es kommt dann zur Reaktion und zur Ausbildung einer entsprechenden Oxidschicht auf der Oberfläche der Isolierschicht 7. Außer elementarem Bor können dabei auch die folgenden Borverbindungen verwendet werden, die mit Sauerstoff reagieren und als Reaktionsprodukt Boroxid ergeben: Diboran, Tetraboran, Pentaboran, Bortribromid, Borsäure, Bortrichlorid. An Stelle von Bor kann auch Aluminium verwendet werden, und zwar in Form von Verbindungen, die mit Sauerstoff das Reaktionsprodukt Aluminiumoxid ergeben, wobei z. B. Aluminiumtrichlorid, Aluminiumhydrid, Aluminiumtribromid oder Aluminiumethoxid gewählt werden können.
Nachdem sich auf der Isolierschicht 7 das Oxid des Störelements ausgebildet hat, wird der Transistor einer thermischen Behandlung im Temperaturbereich zwischen 950 und 1125° C unterworfen, so daß die Störelemente in die Isolierschicht 7 eindiffundieren. Dieser Prozeß wird so lange fortgesetzt, bis sich eine nahezu gleichmäßige Verteilung der Störelemente innerhalb der Isolierschicht 7 ergibt, aber er wird nicht so lange ausgedehnt, daß eine Diffusion auch in das Material der Platte 1 stattfindet.
Bei der Ablagerung des Oxydationsproduktes, also z.B. des Boroxids, auf der Oberfläche der Isolierschicht 7 ist das Oxydationsprodukt ohne elektrische Ladungen. Anscheinend macht das Oxydationsprodukt, wenn es in das Gitter der Isolierschicht 7 eindiffundiert, einen Strukturwandel durch. Beispielsweise scheint ein Teil der eine Dreiecksstruktur aufweisenden Oxide der III B-Gruppe in eine Tetraederstruktur überzugehen, entsprechend den folgenden Reaktionen:
Al2O3
2 BO2 2AlO2-
Es tritt zunächst keine Änderung der im Mittel in Erscheinung tretenden positiven Ladungen in der Isolierschicht 7 auf, da die von der obigen Reaktion herrührenden negativ geladenen Störelemente und positiv geladenen Oxidionen-Leerstellen im wesentlichen gleichmäßig über das Siliziumdioxidgitter verteilt sind. Die Beweglichkeit der negativ geladenen Störelemente ist geringer als die Beweglichkeit der Oxidionen-Leerstellen. Wenn nun zwecks Erhöhung der Beweglichkeit der Oxidionen-Leerstelle der Feldeffekt-Transistor erhöhten Temperaturen ausgesetzt wird, denen er ohne Schaden zu nehmen noch standhalten kann, und gleichzeitig ein Feld entsprechender Polarität angelegt wird, so wandern die Oxidionen-Leerstellen von der Grenzfläche 19 weg und bewegen sich auf die Grenzfläche zwischen der Steuerelektrode und der Isolierschicht zu. Soweit überhaupt eine geringfügige Bewegung der negativ geladenen Stör- : elemente dabei stattfindet, so erfolgt diese in Richtung auf die Grenzfläche 19. Man erhält dadurch in der Isolierschicht 7 eine Neuverteilung sämtlicher Ladungen, wobei sich die Abwanderung der Oxidionen-Leerstellen von der Grenzfläche 19 in einer Reduktion der Raumladungseffekte in der Ober- ; flächenzone der Platte 1 auswirkt. Wegen der ver- ! hältnismäßig niedrigen Beweglichkeit der negativ gej ladenen Störelemente erhöht sich in der Nähe der ίο : Grenzflächen 19 das Verhältnis der negativ geladenen Störelemente zu den Oxidionen-Leerstellen. Da wegen der Raumladung die Wanderung der Oxidionen-Leerstellen in Richtung zu der Steuerelektrode 13 begrenzt ist, verbleibt eine endliche Anzahl i solcher Ionen-Leerstellen in der Nähe der Grenz J fläche 19. Insgesamt gesehen sind aber die Raum-I ladungseffekte in der Oberflächenzone 17 der j Platte 1 vermindert oder gegebenenfalls sogar umge-' kehrt je nach Dauer und Ausmaß der beschriebenen Behandlung.
Gemäß Fig. 2 sind mehrere Feldeffekt-Transistoren Tl, Tl, T3 usw. der in Fig. IA gezeigten Art auf einer einzigen Halbleiterplatte 1 angeordnet. Fig. 3A, welche die Kennlinien des in herkömmlicher Weise hergestellten Transistors darstellt, zeigt, daß schon bei einer Steuerspannung Null ein merklicher Quellen-Senken-Strom 1SL) entlang des in der IOberflächenzone 17 ausgebildeten Kanals fließt. Will !man diesen Quellen-Senken-Strom praktisch auf NuI! reduzieren, so benötigt man eine Steuerspannung von etwa —8 V, die entweder an die Steuerelektrode 13 oder in entgegengesetzter Richtung an die Siliziumj platte 1 anzulegen ist.
i Gemäß Fig. 2 ist die Platte 1 in der Heizungsanordnung 33 untergebracht, und die Feldeffekt-Transistoren befinden sich gegenüber einem Kontaktgeber 35 und sind in bezug auf diesen mit ihren An-J schlußelektroden 15 ausgerichtet. Die negativ geladenen Störelemente wurden bereits in die Isolierschicht 7 eindiffundiert. Der Kontaktgeber 35 besteht aus einer beweglichen Tragvorrichtung 37 mit einer j Vielzahl von Kontaktfühlern 39, von denen jeder j einer Steuerelektrode 13 zugeordnet ist. Zusätzliche an der Tragvorrichtung 37 angeordnete Kontaktes fühler 41 und 43 sind den Quellen- bzw. Senkenzonen 3 bzw. 5 zugeordnet. Jeder Kontaktfühler 39 : ist mit einem außerhalb der Heizungsanordnung 33 '■ angeordneten Schalter 45 verbunden; von diesem j , führt über einen Begrenzungswiderstand 47 die Verj bindung zu einer negativen Spannungsquelle 49. Die Kontaktfühler 41 und 43 sind in ähnlicher Weise über Schalter 51 bzw. 53 und Begrenzungswiderstände 55 bzw. 57 mit veränderlichen positiven Spannungsquellen 59 bzw. 61 verbunden. Die Platte 1 ist über einen Begrenzungswiderstand 63 an eine veränderliche positive Spannungsquelle 65 angeschlosj sen. Jede der Spannungsquellen 49, 59, 61 und 65 läßt sich bis auf Erdpotential herunterregeln. Während die Platte 1 in der Heizungsanordnung 33 auf einer erhöhten Temperatur (290 bis 400° C oder darüber) gehalten wird, können elektrische Felder von beliebig bestimmbarer Größe entweder transversal oder longitudinal zur Isolierschicht 7 in individueller Weise an die einzelnen Feldeffekt-Transistoren angelegt werden.
Die Tragvorrichtung 37 wird zunächst so eingestellt, daß die Kontaktfühler 39, 41 und 43 über die Anschlußelektroden 15 elektrische Verbindungen mit
409 611/461
den Steuerelektroden 13, den Quellenzonen 3 und den Senkenzonen 5 herstellen. Werden beispielsweise nur die Schalter 45 geschlossen, so wird jede Isolierschicht 7 in den Transistoren Γ1, Tl, Γ3 orthogonalen elektrischen Feldern unterworfen, die zwischen der Platte 1 und der entsprechenden Steuerelektrode 13 erzeugt werden und deren Größe durch die Einstellung der Spannungsquellen 49 und 65 bestimmt ist. Wenn die Heizungsanordnung auf die gewählte Temperatur, d. h. auf eine Temperatur im Bereich zwischen 290 und 400° C erhitzt wird, so erfolgt auf Grund der orthogonalen elektrischen Felder in den Isolierschichten 7 eine Abwanderung der Oxidionen-Leerstellen von den Grenzschichten 19 mit dem Ergebnis, daß die in der Isolierschicht 7 vorhandene positive Ladung ebenso wie die Raumladungseffekte in der benachbarten Oberflächenzone der Platte 1 reduziert werden. Gleichzeitig wandern in geringerem Umfange die negativ geladenen Störelemente in Richtung auf die Grenzfläche 19. Das Ausmaß der Kompensation der in der Isolierschicht 7 induzierten positiven Ladung ist dabei von folgenden Einflüssen abhängig:
1. der Anzahl der in die Isolierschicht 7 eingeführten Störelemente;
2. der Stärke der angelegten elektrischen Felder;
3. der Umgebungstemperatur;
4. der Dauer der thermischen Vorspannungsbehandlung.
Beispielsweise bewirkt in einer Umgebungstemperatur von etwa 300° C eine an die Steuerelektrode 13 angelegte negative Spannung zwischen 20 und 60 V (relativ zur Platte 1) für eine zwischen 15 Minuten und 2 Stunden variierende Zeitdauer eine Umkehrung eines NPN-Feldeffekt-Transistors von einem Verarmungsmodus in einen Anreicherungsmodus; dieser Vorgang ist reversibel, wobei die dafür benötigte Zeit beträchtlich herabgesetzt ist. Fig. 3B zeigt die Kennlinien eines Transistors nach Vornahme einer thermischen Vorspannungsbehandlung; man sieht, daß die Einschaltspannung nunmehr 4 V beträgt.
Fig. 4 A veranschaulicht, in welcher Weise die thermische Vorspannungsbehandlung vorgenommen werden muß, um bestimmte Einschaltspannungen zu erzielen. Man sieht, daß die erhaltenen Einschaltspannungen sowohl von der Dauer der thermischen Vorspannungsbehandlung als auch von der Größe der Vorspannung, die dabei zwischen der Platte 1 und der Steuerelektrode 13 liegt, abhängen. Ferner besteht eine Abhängigkeit von der Umgebungstemperatur.
Fig. 4 B veranschaulicht, daß durch entsprechende Einstellung der Parameter bei der thermischen Vorspannungsbehandlung die Kennlinien, welche den Quellen-Senken-Strom in Abhängigkeit von der Steuerspannung bei bestimmten Quellen-Senken-Spannungen zeigen, kontinuierlich verschoben werden können, wobei die Einschaltspannung von —8 V bis auf +4V ansteigt. Dieses bedeutet eine Überführung aus dem Verarmungsmodus in den Anreicherungsmodus.
Jeder der auf der Platte 1 angeordneten NPN-Feldeffekt-Transistoren Tl, Tl, T3 kann individuell den besonderen Bedürfnissen der Schaltung, in der er zur Verwendung kommen soll, angepaßt werden. Es sei beispielsweise angenommen, daß die zunächst identischen Feldeffekt-Transistoren Tl, T3 und T2 gemäß Fig. 3A eine Einschaltspannung von etwa — 8 V aufweisen, und daß Tl eine Einschaltspannung von +4 V, Tl eine Einschaltspannung von etwa —4 V und T3 eine Einschaltspannung von OV
ίο bekommen soll. Gemäß Fig. 4A kann dies dadurch erreicht werden, daß die Platte 1 auf einer Umgebungstemperatur von 300° C gehalten wird und bei geschlossenen Schaltern 45 die Spannungsquellen 49 auf 50, 30 und 40 V für die Transistoren Tl, Tl bzw. 73 eingestellt werden, während die Platte 1 auf Erdpotential gehalten wird. Nach einer lstündigen derartigen Behandlung läßt man die Platte 1 unter Beibehaltung der an die Steuerelektroden 13 angelegten Vorspannungen abkühlen. Wie Fig. 4B zeigt,
ao wird die Form der Kennlinien der einzelnen Feldeffekttransistoren nicht wesentlich geändert; es erfolgt lediglich eine Verschiebung dieser Kennlinie und damit eine Änderung der Einschaltspannung. Wenn die Einschaltspannung eines Feldeffekt- Tran-
»5 sistors nicht geändert zu werden braucht, so bleibt der entsprechende Schalter 45 ausgeschaltet, so daß der Transistor lediglich einer thermischen Behandlurng unterworfen wird, die für sich allein keine Änderung des Betriebsmodus des Feldeffekt-Transistors herbeiführen kann.
Ein Transistor kann auch dadurch von dem Verarmungsmodus in den Anreicherungsmodus überführt werden, daß gemäß Fig. 2 die Steuerelektrode 13 in bezug auf die Quellen- und Senkenzonen 3 und 5 und die Platte 1 negativ vorgespannt wird, wozu jeder der Schalter 45, 51 und 53 geschlossen wird. Bei dieser Verfahrensweise werden die elektrischen Felder an die von den Quellen- und Senkenzonen 3 und 5 bzw. von der Platte 1 einerseits sowie von der Isolierschicht 7 andererseits definierten Flächen gelegt. Wenn an die Platte 1 und an die Quellen- und Senkenzonen 3 und 5 eine gleich große Spannung angelegt wird, ergibt sich gegenüber der vorher erwähnten Arbeitsweise eine Verbesserung um 20% hinsichtlich der benötigten Zeit, wobei die Betriebskennlinien in gleicher Weise wie oben beschrieben verschoben werden. Wenn man jedoch dabei die Spannungsquellen 59 und 61 so einstellt, daß die Senkenzone 5 gegenüber der Quellenzone 3 positiv vorgespannt wird, so daß sich die resultierenden elektrischen Felder entlang der Oberflächenzone 17 ändern, so wirkt sich das derart aus, daß sich der in der Oberflächenzone 17 erzeugte Kanal verjüngt und die Kennlinien des Feldeffekttransistors asymmetrisch werden.
Im Fall von PNP-Feldeffekt-Transistoren werden ■ bei der thermischen Vorspannungsbehandlung Vorspannungen derselben Polarität an die Quellen- und Senkenzonen 3 und 5 und an die Steuerelektrode 13 angelegt. In analoger Weise wie bei den NPN-FeIdeffekt-Transistoren kann dann der PNP-Feldeffekt-Transistor durch die thermische Vorspannungsbehandlung kontinuierlich von dem Anreicherungsmodus in den Verarmungsmodus überführt werden.
Hierzu 1 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode, bei dem in einer Halbleiterplatte des einen Leitungstyps die die Quellen- und Senkenzonen bildenden räumlichen Diffusionszonen vom zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp erzeugt werden, dann eine Isolierschicht zumindest auf einem Teil der Halbleiterplatte zwischen den genannten Diffusionszonen gebildet wird, wobei die schmale Oberflächenzone in der Platte zwischen den räumlichen Diffusionszonen den Kanal definiert, und bei dem schließlich eine metallische Steuerelektrode auf die Isolierschicht aufgebracht wird, dadurch gekennzeichnet, daß elektrisch geladene Störelemente in die Isolierschicht (7) eindiffundiert werden und daß die die elektrisch geladenen Störelemente enthaltende Isolierschicht (7) der Einwirkung elektrischer Felder ausgesetzt und der Transistor während des Einwirkens dieser Felder auf eine erhöhte Umgebungstemperatur gebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Transistor auf eine Temperatur gebracht wird, die oberhalb 290° C liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als elektrisch geladene Störelemente Oxide von Elementen aus der Gruppe IHB des Periodischen Systems der Elemente verwendet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Störelemente durch Boroxid dargestellt sind.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Störelemente durch Aluminiumoxid dargestellt sind.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die eindiffundierten elektrisch geladenen Störelemente eine geringere Beweglichkeit haben als die Anionen-Leerstellen im Kristallgitter der Isolierschicht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Menge der in die Isolierschicht eindiffundierten elektrisch geladenen Störelemente so bemessen wird, daß eine vollständige Neutralisation der durch die Anionen-Leerstellen hervorgerufenen Raumladungseffekte zustande kommt, wenn die Isolierschicht bei erhöhter Umgebungstemperatur dem Einfluß elektrischer Felder ausgesetzt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die in die Isolierschicht eindiffundierten elektrisch geladenen Störelemente mengenmäßig so bemessen sind, daß eine Uberkompensation der durch die Anionen-Leerstellen hervorgerufenen ..Raumladungseffekte bewirkt wird, wenn die Isolierschicht bei erhöhter Umgebungstemperatur dem Einfluß elektrischer Felder ausgesetzt wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (1) aus. Silizium besteht, die Isolierschicht (7) aus einem Siliziumoxid gebildet wird und die elektrisch geladenen Störelemente durch ein glasbildendes dreiwertiges Oxid dargestellt werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Isolierschicht (7) durch Oxydation der Oberfläche der Halbleiterplatte (1) gebildet wird. . . ' "■··.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (1) und die Isolierschicht (7) von der erhöhten Temperatur bei fortdauernder Einwirkung der elektrischen Felder abgekühlt wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Eindiffundieren der elektrisch geladenen Störclemente in die Isolierschicht (7) noch vor dem Anbringen der Steuerelektrode (13) vorgenommen wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß einstellbare elektrische Felder angelegt werden zwischen der Steuerelektrode (13) und der Halbleiterplatte (1) und zwischen der Steuerelektrode (13) und den Quellen- und Senkenzonen (3, 5).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß zwischen der Steuerelektrode (13) und der Quellenzone (3) eine Spannung angelegt wird, deren Größe verschieden ist von der Spannung zwischen der Steuerelektrode (13) und der Senkenzone (5).
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (1) in eine Sauerstoffatmosphäre gebracht wird, daß elementares Bor in gasförmiger Form über die Isolierschicht hinübergeleitet wird bei einer Umgebungstemperatur oberhalb 950° C und daß von dem so entstandenen, auf der Isolierschicht (7) abgelagerten Boroxid aus die Eindiffusion der Störelemente in die Isolierschicht (7) erfolgt.
DE1514038A 1964-08-26 1965-08-19 Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode Expired DE1514038C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US392144A US3386163A (en) 1964-08-26 1964-08-26 Method for fabricating insulated-gate field effect transistor

Publications (3)

Publication Number Publication Date
DE1514038A1 DE1514038A1 (de) 1969-06-26
DE1514038B2 DE1514038B2 (de) 1972-09-07
DE1514038C3 true DE1514038C3 (de) 1974-03-14

Family

ID=23549423

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514038A Expired DE1514038C3 (de) 1964-08-26 1965-08-19 Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode

Country Status (4)

Country Link
US (1) US3386163A (de)
CH (1) CH434487A (de)
DE (1) DE1514038C3 (de)
GB (1) GB1095412A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
CH454279A (de) * 1966-12-02 1968-04-15 Bbc Brown Boveri & Cie Halbleiterventil
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
US3502950A (en) * 1967-06-20 1970-03-24 Bell Telephone Labor Inc Gate structure for insulated gate field effect transistor
US3470610A (en) * 1967-08-18 1969-10-07 Conductron Corp Method of producing a control system
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
US3590477A (en) * 1968-12-19 1971-07-06 Ibm Method for fabricating insulated-gate field effect transistors having controlled operating characeristics
JPS5126035B1 (de) * 1970-06-11 1976-08-04
JPS5126036B1 (de) * 1970-06-19 1976-08-04
US3706918A (en) * 1970-10-05 1972-12-19 Frank J Barone Silicon-silicon dioxide interface of predetermined space charge polarity
US3856587A (en) * 1971-03-26 1974-12-24 Co Yamazaki Kogyo Kk Method of fabricating semiconductor memory device gate
US4003071A (en) * 1971-09-18 1977-01-11 Fujitsu Ltd. Method of manufacturing an insulated gate field effect transistor
US3882530A (en) * 1971-12-09 1975-05-06 Us Government Radiation hardening of mos devices by boron
US3787251A (en) * 1972-04-24 1974-01-22 Signetics Corp Mos semiconductor structure with increased field threshold and method for making the same
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
DE2452289A1 (de) * 1974-11-04 1976-05-06 Siemens Ag Halbleiterbauelement
US4161814A (en) * 1975-12-08 1979-07-24 Cornell Research Foundation, Inc. Tunnel injection of minority carriers in semi-conductors
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
US9761620B1 (en) * 2016-09-19 2017-09-12 Peter C. Salmon, Llc Method and system for manufacturing using a programmable patterning structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL88584C (de) * 1950-01-31
US2787564A (en) * 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
US2981646A (en) * 1958-02-11 1961-04-25 Sprague Electric Co Process of forming barrier layers
US3040218A (en) * 1959-03-10 1962-06-19 Hoffman Electronics Corp Constant current devices
NL267831A (de) * 1960-08-17
NL293292A (de) * 1962-06-11
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
BE636317A (de) * 1962-08-23 1900-01-01
US3177100A (en) * 1963-09-09 1965-04-06 Rca Corp Depositing epitaxial layer of silicon from a vapor mixture of sih4 and h3

Also Published As

Publication number Publication date
DE1514038A1 (de) 1969-06-26
CH434487A (de) 1967-04-30
US3386163A (en) 1968-06-04
DE1514038B2 (de) 1972-09-07
GB1095412A (de)

Similar Documents

Publication Publication Date Title
DE1514038C3 (de) Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE2919522C2 (de)
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2425185C3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen, insbesondere von Feldeffekttransistoren
DE1639372A1 (de) Feldeffekttransistor
DE1764757A1 (de) Halbleiterbauelement mit isolierter Steuerelektrode
DE3650638T2 (de) Integrierte Halbleiterschaltung mit Isolationszone
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE3789372T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1514020A1 (de) Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen
DE2050340A1 (de) Feldeffekttransistortetrode
DE102018217628B4 (de) Halbleiterbauelement und Halbleiterscheibe
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2523379C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
EP0831520A2 (de) Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC)
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee