DE1764757A1 - Halbleiterbauelement mit isolierter Steuerelektrode - Google Patents

Halbleiterbauelement mit isolierter Steuerelektrode

Info

Publication number
DE1764757A1
DE1764757A1 DE19681764757 DE1764757A DE1764757A1 DE 1764757 A1 DE1764757 A1 DE 1764757A1 DE 19681764757 DE19681764757 DE 19681764757 DE 1764757 A DE1764757 A DE 1764757A DE 1764757 A1 DE1764757 A1 DE 1764757A1
Authority
DE
Germany
Prior art keywords
semiconductor
insulating layer
control electrode
layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764757
Other languages
English (en)
Other versions
DE1764757B2 (de
DE1764757C3 (de
Inventor
Athanas Terry George
Griswold David Mayne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1764757A1 publication Critical patent/DE1764757A1/de
Publication of DE1764757B2 publication Critical patent/DE1764757B2/de
Application granted granted Critical
Publication of DE1764757C3 publication Critical patent/DE1764757C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

6631-68/Eö/S
RCA 56 914
Convention Date:
August 2, 1967
Radio Corporation of America, New York, N.T., USA
Halbleiterbauelement mit isolierter Steuerelektrode
Die Erfindung betrifft Halbleiterbauelemente mit isolierter Steuerelektrode, bei denen im allgemeinen zwischen einer Oberfläche des Körpers aus Halbleitermaterial und einer leitenden Schicht, die eine Steuerelektrode oder ein Gitter bildet, eine dielektrische oder Isolierschicht vorgesehen ist.
Bei der Herstellung derartiger Halbleiterbauelemente mit isolierter Steuerelektrode (gitterieolierter Halbleiter-
109886/0450
bauelemente), z.B. MOS-Feldeffekttransistoren, ergeben sich Schwierigkeiten infolge von Störzuständen an der Grenzfläche zwischen der Halbleiterfläche und der angrenzenden Isolierschicht, besonders desjenigen Teils der Isolierschicht, der sich zwischen der Halbleiterfläche und der darüber liegenden Steuerelektrode befindet. Die Isolierschicht wird im allgemeinen so aufgebracht, daß die resultierende Zusammensetzung der Schicht etwas von den idealen stöohiometrischen Mengenverhältnissen abweicht. Ferner wird angenommen, daß in der aufgebrachten Isolierschicht ionische Verunreinigungen eingefangen werden. Diese und möglicherweise noch andere Effekte, über die derzeit noch nicht genügend Klarheit besteht, führen zur Bildung von Elektronen!angstellen in dem an die Halbleiterfläche angrenzenden Teil der Isolierschicht.
Bei derzeit hergestellten gitterisolierten Feldeffekttransistoren wurde festgestellt, daß sich in der Isolierschicht, angrenzend an die Halbleiterfläch·, eine Schicht positiver Ladung ausbildet. Diese positive Ladungeschicht neigt dazu, Elektronen, die zwischen dem Quellen- und dem Abflußgebiet des Transistors wandern, einzufangen, wodurch die effektive Ladungsträgermobilität des Bauelements verringert wird. Die positive Ladungsschicht erzeugt in der darunterliegenden Kanalzone ein elektrisches Feld, das die
109886/0450
Leitfähigkeit des Kanals erhöht (bei Bauelementen mit nleitendem Kanal), so daß (bei Bauelementen vom sogenannten stromerhöhendea. Typ) eine erhebliche Stromleitung zwischen Quelle und Abfluß stattfindet, nachdem die Steuerelektrodtn- oder Gitterspannung auf null erniedrigt, d.h. verschwunden ist. Durch die positive Ladungsschicht an der Grenzfläche zwischen Isolierschicht und Halbleiteroberfläche wird außerdem der Temperaturkoeffizient des Bauelements verändert.
Es ist daher klar, daß durch Verringern der Fangstellen in der Oxydschicht an der Halbleiteroberfläche die effektive Mobilität (und folglich die "Steilheit") des gitterisolierten Halbleiterbauelements verbessert werden kann. Bei einem bekannten Verfahren zur Oberflächenstabilisierung wird eine Verbundisolierschicht aus Siliciumdioxid und einem darüberliegenden Film aus Phosphorsilikatglas verwendet. Obwohl die Gründe, weshalb die Verwendung von Phosphorsilikatglas zu einer vorteilhaften Stabilisierung der Siliciumdioxyd-Oberflache führt, nicht völlig klar sind, nimmt man an, daß durch den Phosphor die Fangstellen in der Siliciumdioxydschicht infolge Sauerstoffionenmangels teilweise eliminiert werden. Dieses bekannte Phosphorsilikatglas-Stabilisierverfahren ist in der Arbeit "Stabilization of SiOp Passivation Layers with P2 0S*1 von D*R# ΚβΓΓ und Mitarbeiter
109886/0450 bad
im "IBM Journal/bf Research and Development", Band 8 (1964), Seite 576, beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Herstellen von Halbleiterbauelementen mit isolierter Steuerelektrode, das in seinen elektrischen Eigenschaften verbessert oder modifiziert ist, anzugeben.
Das Verfahren soll ferner mit der Technik der Phosphorsilikatglasstabilisierung verträglich sein.
Erfindungsgemäß ist ein verbessertes Verfahren zum Herstellen eines Halbleiterbauelements mit isolierter Steuerelektrode vorgesehen, bei dem in einer Zwischenstufe die die Steuerelektrode unterlagernde Isolierschicht (dielektrische Schicht) mit inerten Gaaionen beschossen wird, um die elektrischen Eigenschaften des fertigen Bauelements zu modifizieren. Der Ionenbeschuß erfolgt vorzugsweise dadurch, daß das Bauelement einer Atmosphäre, die ein ionisierbares Inertgas enthält, ausgesetzt und zwischen beabetandete, dem Gas ausgesetzte Elektroden eine Spannung gelegt wird, die ausreichend hoch ist, um das Gas zu ionisieren, so daß die Oberfläche der Isolierschicht mit den Gasionen beschossen wird.
109886/0450
_ 5 —
Die Erfindung wird an Hand der Zeichnungen im einzelnen erläutert. Es zeigen:
Jigur 1 ein Halbleiterbauelement mit isolierter Steuerelektrode (gitterisoliertes Halbleiterbauelement);
Figur 2 eine Vorrichtung zur Durchführung des erfindungsgemäßen Ionenbesohußverfahrens;
Figur 3, 4- und 5 Diagramme, welche die durch das erfindungsgemäße Verfahren erzielten Resultate veranschaulichen.
Figur 1 zeigt einen gitterisolierten Feldeffekttransistor 1 mit η-leitendem Kanal vom stromdrosselnden Typ (Verarmungs-■fcyp)> dessen Herstellung gemäß einer bevorzugten Ausführungsform der Erfindung nachstehend beispielsweise beschrieben wird. Der Transistor 1 hat einen Körper 2 aus p-leitendem monokristallinen Silicium-Halbleitermaterial, in das von der Körperoberfläche her zwei beabstandete η-leitende Gebiete und 4 eingebracht sind. Nachstehend werden aus Zweckmäßigkeitsgründen das Gebiet 3 als Quellengebiet und das Gebiet 4-als Abflußgebiet bezeichnet.
Auf der Oberfläche des Halbleiterkörpers ist eine dielektrische Isolierschicht 5 aus thermisch aufgewachsenem Siliciumdioxyd angebracht. Auf der Silioiumdioxydschicht 5
109886/0450
befindet sich eine weitere dielektrische Isolierschicht 6 aus Phosphorsilikatglas der typischen Zusammensetzung PpOc * SiO2* Durch in dem aus den beiden Schichten 5 und 6 bestehenden Isolierschichtkörper angebrachte Fenster werden entsprechende Teile des Quellengebietes 3 und des Abflußgebietes 4 freigelegt. AUf diese freigelegten Quellen- und Abflußgebiete sind Nickelelektroden 7 und 8 auf gesintert. Eine aufgebrachte Aluminiumschicht 9 überlagert einen Teil der Isolierschichten und reicht bis zur Nickelelektrode 7t so daß ein verhältnismäßig großflächiger Ansohlußkontakt an das Quellengebiet 3 gebildet wird. Eine Aluminiumschicht 10 überlagert in entsprechender Weise einen Teil des Isolierschichtkörpers (Schichten 5 und 6) und reicht bis zur Hickelelektrode 8, so daß das Abflußgebiet 4 nit einen verhältnismäßig großflächigen Kontakt kontaktiert wird. Bine Steuer- oder Gitterelektrode 11 aus aufgebrachtem A"MmIMum überlagert den zwischen dem Quellen- und dem Abflußgebiet befindlichen Teil des Isolierschichtkörpers. Zum äußeren Anschluß der Quellen-, Abfluß- und Steuerelektrode dienen Anschlußleitungen 12, 13 bzw. 14. Eine η-leitende Kanalzone 15 bildet einen ohmschen Leitungsweg zwischen Quellenelektrode 7 und Abflußelektrode 8.
109886/0*50
Im Betrieb erniedrigt eine dem Gitter 11 zugeführte negative Spannung (negativ gegenüber dem Halbleiterkörper 2) die Leitfähigkeit des benachbarten Teils der n-leitenden Kanalzone 15» so daß der Stromfluß zwischen dem Quellengebiet 3 und dem Abflußgebiet 4 gedrosselt wird. Durch Verändern der (negativen) Spannung am Gitter 11 über die Anschlußleitung 14 kann der äußere Stromfluß zwischen den ^l Anschlußleitungen 12 und 13 gesteuert werden. Entsprechend wird durch Anlegen einer positiven Gitterspannung die Leitfähigkeit der Kanalzone 15 erhöht, so daß sich der Stromfluß zwischen Quelle und Abfluß entsprechend erhöht.
In dem folgenden Beispiel ist eine bevorzugte Folge von Verfahrensschritten A-H zum Herstellen eines Bauelements von der in Figur 1 gezeigten Art, einschließlich des erfindungsgemäßen Ionenbeschußschrittes, angegeben.
Der erste Schritt (A) umfaßt die Bildung des Quellengebiets 3 und des Abflußgebiets 4. Diese Gebiete werden in der Weise gebildet, daß (I) auf die Oberfläche des Halbleiterkörpers 2 eine Siliciumdioxydschicht thermisch aufgewachsen wird, (II) in diese Oxydschicht nach dem üblichen Photoätzverfahren Fenster eingeschnitten werden, um mit den gewünschten Quellen- und Abflußgebieten sich deckende
109886/0450
Oberflächenbereiohe des Siliciumkörpers freizulegen, (III) auf die freigelegte Siliciumoberfläche ein Film aus Phosphorsilikatglas durch Umsetzen mit z.B. PhosphoroxyChlorid (POCl,) und Sauerstoff bei ungefähr 1100° 0. aufgebracht wird und (IV) der Halbleiterkörper ungefähr 15 Minuten lang auf der Temperatur von 1100° C. gehalten wird, so daß Phosphor aus dem Phosphorsilikatglas in den Körper 2 eindiffundiert. Der p-leitende Körper 2 hat einen spezifischen Widerstand von 18 - 22 Ohmzentimetern und enthält Bor als Akzeptordotierstoff.
Nach der Bildung der Quellen- und Abflußgebiete wird der Oxydfilm von der gesamten Oberfläche des Halbleiterkörpers entfernt und auf die Oberfläche eine frische Siliciumdioxydschicht thermisch aufgewachsen. Biese frische Oxydschicht kann typischerweise dadurch hergestellt werden, daß man den Halbleiterkörper β Minuten lang in einer wasserdampf haltigen Atmosphäre auf 950° C. erhitzt und anschließend 30 Minuten lang mit trocknem Sauerstoff behandelt, so daß eine Siliciumdioxydschicht 5 mit einer Dicke von ungefähr 600 Ä entsteht. Dies entspricht dem Verfahrensechritt (B).
Der nächste Schritt (C) besteht in der Aufbringung
109886/0450
einer Phosphorsilikatglasschicht 6 auf die thermisch aufgewachsene Siliciumdioxydschicht 5· Das Aufbringen der Phosphorsilikatschicht 6 erfolgt durch ungefähr 5 Minuten langes Umsetzen von Tetraäthylorthosilikat und Trimethylphosphat (enthalten in einem Inertgas wie Argon) in der Dampfphase bei ungefähr 720° C Die resultierende Phosphorsilikat glass chicht 6 hat eine Dicke von ungefähr 900 &, so daß sich eine Gesamtdicke des Isolierschichtkörpers von ungefähr 1500 1 ergibt.
Der nächste Schritt (D) umfaßt die ohmsche Kontaktierung des Quellengebietes 3 und des Abflußgebietes 4·. Als erstes werden durch Photoätzen im Isolierschichtkörper aus den aneinanderstoßenden Schichten 5 und 6 Fenster angebracht, um entsprechende Oberflächen der Quellen- und Abflußgebiete 3 und 4· freizulegen. Auf die freigelegten Quellen- und Abflußgebiete werden dünne Niekelschichten stromlos plattiert und aufgesintert (um eine gute elektrische Verbindung herzustellen), indem das Bauelement ungefähr 10 Minuten lang in einer Stickstoffatmosphäre auf ungefähr 540° 0. erhitzt wird. Nach dem Sintern wird auf jede der Sinterschichten eine weitere Nickelschicht stromlos aufplattiert (Schritt E).
109886/0450
1Ϊ6475?
Der nächste Verfahrens schritt (F) umfaßt den erfihdungsgemäßen Ionenbeschuß des Isolierschichtkörpers aus den Schichten 5 und 6. Eine für diesen Verfahrensschritt geeignete Vorrichtung ist in Figur 2 gezeigt. Sie enthält eine metallische Bodenplatte 16 und ein auf dieser luftdicht befestigtes Glasgehäuse 17* In der zwischen dem Glasgehäuse 17 und der Bodenplatte 16 gebildeten Kammer befinden sich ein an der Bodenplatte befestigter Isolierträger 18 und eine von diesem beabstandete Metallelektrode 19· Auf dem Isolierträger 18 ist der zu behandelnde (teilweise fertige) , gitterisolierte Feldeffekttransistor 1 angeordnet. Die Atmosphäre in der Kammer besteht au« Argongas mit einem niedrigen Druck (ungefähr 30 Mikron Hg bei der bevorzugten Aueführungsform der Erfindung).
Zwischen die Elektrode 19 und die (geerdete) Bodenplatte 16 ist eine Hochspannungsquelle 20 geschaltet. Die Klemmenspannung der Quelle 20 sollte ausreichend hoch sein, um das Argongas in der Kammer zu ionisieren. Gemäß der bevorzugten Ausführungsform der Erfindung hat die Quelle 20 eine Spitze-Spitze-Spannung von ungefähr 20 kV.
Bei Einschalten der Vorrichtung nach Figur 2 wird zwischen der Bodenplatte 16 und der Elektrode 19 eine
109886/0450
Gasentladung erzeugt, deren elektrisches Feld bewirkt,daß Atome des Argongases ionisiert werden und die Oberfläche des Transistors 1 (zu den Zeiten, da die Spannung der Elektrode 19 positiv gegenüber Erde ist) mit den entstandenen Ionen beschossen wird.
Obwohl in Figur 2 die Spannungsquelle 16 als Wechselspannungsgenerator dargestellt ist, kann man auch eine Gleichspannungsquelle in solcher Polung verwenden, daß die Hilfselektrode 19 positiv gegenüber Erde oder Nullpotential gespannt ist. Dies ergibt bei vergleichbaren Werten der angelegten Spannung eine etwas größere Intensität des Ionenbeschusses des Transistors 1.
Bei den genannten Werten (Argonatmosphäre mit einem Druck von 50 Mikron Hg und einer angelegten Wechselspannung von 20 kV Spitze-zu-Spltae) erfolgt der Ionenbeschuß vorzugsweise über eine Dauer von ungefähr 20 Minuten, nach welchem Zeitraum die Spannungsquelle 20 abgeschaltet und der Transistor 1 zur weiteren Bearbeitung aus der Apparatur entfernt wird.
Als nächstes wird (Schritt G) eine Aluminiumschicht auf die Oberfläche des Halbleiterkörpers aufgebracht und so
109886/0450
photogeätzt, daß die Gitterelektrode 11 sowie erweiterte Metall-über-Oxyd-Kontakte 9 (an der Quellenelektrode) und 10 (an der Abflußelektrode) entstehen.
Der Transistor wird jetzt (Schritt H) in einer Wasserstoffatmosphäre ungefähr 5 Minuten lang auf ungefähr 340° C. erhitzt. Durch diese Wärmebehandlung wird (I) der Leitungstyp einer dünnen Schicht aus Halbleitermaterial angrenzend an die Halbleiteroberfläche unter Bildung des n-leitenden Kanals 15 umgekehrt und (II) der Temperaturkoeffizient des fertigen Bauelements beeinflußt.
Nach der Wärmebehandlung wird das Bauelement in einer geeigneten Packung oder Kapselung montiert. Anschließend können durch Thermokompression oder Ultraschallanbindung an die entsprechenden Aluminiumschichten des Transistors 1 die äußeren Anschlußleitungen 12, 13 und 14 für die Quellen-, Abfluß- bzw. Gitterelektrode angebracht werden.
Um das Ausmaß der durch die erfindungsgemäße Ionenbeschußbehandlung erzielten Verbesserung deutlich zu machen, sollen die Diagramme nach Figur 3 bis 5 betrachtet werden. Zur Ermittlung der in den einzelnen Diagrammen angegebenen Daten wurde jeweils ein gleichartiges Testscheibchen
109886/0450
verwendet. Jedes dieser drei Scheibchen enthielt vier Gruppen von Bauelementen, jeweils von der Art des in Figur 1 gezeigten Bauelements. i£ine Gruppe auf jedem Testscheibchen wurde dem Ionenbeschuß nicht ausgesetzt. Die anderen Gruppen auf dem Scheibchen wurden jeweils einem anderen Satz oder einer anderen Serie von Ionenbeschußbedingungen unterzogen.
Tabelle I zeigt die für den Ionenbeschuß der drei behandelten Gruppen (die vierte Gruppe jedes Scheibchens diente jeweils als Bezugs- oder Kontrollnormal für Vergleichszwecke) des ersten Scheibchens angewendeten Bedingungen, wobei der Gasdruck und die angelegte Spannung konstant gehalten wurden, während die Beschußdauer verändert wurde.
Tabelle I
Ionenbeschußzeit T Argondruck P für
den Ionenbesohuß
Ionenbeschußspannung
V (Spitze-zu-Spitze)
5 Minuten 50 Mikron Hg 20 kV
10 Minuten 50 Mikron Hg 20 kV
20 Minuten 50 Mikron Hg 20 kV
In entsprechender Weise zeigt Tabelle II die Bedingungen,
109886/0(50
176475?
die für die Behandlung dreier Gruppen des zweiten Scheibchens angewendet wurden, wobei lediglich der Gasdruck verändert wurde.
Tabelle II Ionenbeschußzeit T Argondruck F für Ionenbeschußspannung
den Ionenbeschuß V (Spitze-zu-Spitze)
10 Minuten 200 Mikron Hg 20 kV
10 Minuten 100 Mikron Hg 20 kV
10 Minuten 50 Mikron Hg 20 kV
!Tabelle III zeigt *die Bedingungen, die für die Behandlung von Transistoren des dritten Scheibchens angewendet wurden, wobei lediglich die Ionenbeschußspannung verändert wurde.
Tabelle III
Ionenbeschußzeit T Argondruck F für
den Ionenbeschuß
10 Minuten
10 Minuten
10 Minuten
50 Mikron Hg 50 Mikron Hg 50 Mikron Hg
V (Spitse-zu-Spitze)
6 kV 12 kV 20 kV
109386/0450
Nach dem Ionenbeschuß unter den angegebenen Bedingungen wurde Jeder beschossene Transistor (sowie die nicht dem Beschüß unterzogenen "Kontrolleinheiten") elektrisch geprüft, um die folgenden Eigenschaften zu ermitteln:
(a) Normalisierte Gegenkonduktanz (Steilheit), definiert als
J, = const.
wobei I^ » Abflußstrom, d.h. Stromfluß durch die Anschlußleitung 13
V, » Abflußspannung, d.h. Spannung zwischen den Anschlußleitungen 15 und 12
V ■=■ Gitterspannung, d.h. Spannung zwischen den Anschlußleitungen 14 und 12;
(b) Abflußstrom bei Nullgitterspannung, definiert als
vs - °
(c) Niederfrequenzrauschen K,, definiert als der Effektivwert
109886/0450
der Zufallsspannung pro Quadratwurzel der Einheitsbandbreite bei einer bestimmten Frequenz an einem In Reihe mit der Abflußleitung 13 geschalteten Festwiderstand.
Die speziellen Parameter, die während jedes der vorerwähnten elektrischen Tests angewendet wurden, sind In Tabelle IV angegeben.
(a) Tabelle IV (c)
Normalisierte 00 Niederfreqenz-
Parameter Gegenkonduktans Abflußstrom bei rauschen
12 V Nullgitterspanrmng 12 V
4 mA 12 V 3 mA
1000 Hz 1000 Hz
Freauenz Gleichstrom
Das Diagramm nach Figur 3 gibt die elektrischen Testdaten für die Traneistoren des ersten Scheibchens wieder und zeigt die gemessenen Eigenschaften als Funktion der Ionenbeschußzelt T In Minuten.
Figur 4 entspricht dem zweiten Scheibchen und gibt die gemessenen Eigenschaften als Funktion des Gasdruckes P in Mikron Hg wieder.
109886/0450
Figur 5 entspricht dem dritten Soheibchen und gibt die gemessenen Eigenschaften als Funktion der Ionenbesohußspannung V in kV wieder.
Die in Figur 3 bis 5 wiedergegebenen Daten repräsentieren Ablesungen auf der Basis des Mittelwertes, gemessen für die Bauelemente jeder Testgruppe. EU ist in juV/V/TIz, I^qI^ mA angegeben.
Untersucht man die Diagramme nach Figur 3 bis 5» so wird deutlich, daß die am meisten wünschenswerten Voraussetzungen für hohe Gegenkonduktanz, niedriges Rauschen und niedrigen Abflußstrom (bei Nullgitterspannung) erstens eine lange Ionenbeschußdauer, zweiten» ein niedriger Gasdruck und drittens eine hohe Ionenbesohußspannung sind. Die bevorzugten Parameter sind (I) eine Ionenbesohußzeit von ungefähr 20 Minuten, (II) ein Gasdruck von ungefähr 50 Mikron Hg und (III) eine Ionenbesohußspannung von ungefähr 20 kV Spitzezu-Spitze.
Während bei der bevorzugten Aueführungsform des Verfahrens als Gas Argon verwendet wurde, kann man auch andere Inertgase aus der Gruppe 0 des periodischen Systems der Elemente verwenden. Das erfindungsgemäße Ionenbesohußverfahren
109886/0450
kann außer für die Veränderung der Gegenkonduktanz, des Abflußstroms bei Nullgitterspannung und des Niederfrequenzrauechens auch dazu angewendet werden, den Temperaturkoeffizienten der Gitterspannung der fertigen Bauelemente, definiert als
f m »Vg
AT I,, » constant, wobei T die
Ol
Temperatur ist, zu steuern.
Bei einem Ionenbesohuß ausgesetzten Bauelementen, die ursprünglich einen positiven Koeffizienten hatten, wurde festgestellt, daß nach ungefähr 10 Minuten langem Beschüß der Temperaturkoeffizient nahe null war, während bei allen geprüften Bauelementen nach ungefähr 20 Minuten langem Beschüß unter den oben genannten Druck- und Spannungebedingungen ein negativer Temperaturkoeffizient festgestellt wurde. Es ist daher offensichtlich, daß das erfindungegemäße lonenbesohußverfahren angewendet werden kann, um den Temperaturkoeffizienten der Bauelemente zu beeinflussen und sogar auf einen bestimmten gewünschten Wert festzulegen, indem man den lonenbeschuß zu einem dem gewünschten Temperaturkoeffizienten entsprechenden Zeltpunkt beendet»
109886/0450
Während sich die Ursachen für die erfindungsgemäß erzielten verbesserten Resultate derzeit nioht völlig erklären lassen, wird angenommen, daß die beschießenden Ionen auf irgendeine Weise die Anzahl der Oberflächenfangsteilen in der Siliciumdioxydsohioht 5 an der Halbleiteroberfläche verringern, indem sie Unvollkommenheiten oder Störungen im Kristallgitter ohne ionische Raumladungseffekte hervorrufen. λ Dadurch wird die Anzahl der von Fangstellen absorbierten Elektronen verringert und somit die effektive Mobilität der Kanalzone erhöht.
Ebenso wird angenommen, daß das Niederfrequenzrauflehen eine Folge der Fluktuation der Anzahl von Oberflächenfangstellen einnehmenden Elektronen ist, so daß bei Verringerung der Anzahl von solchen Oberflächenfangstellen eine Verringerung der Niederfrequenzrauschspannung zu erwarten ist. Dies entspricht den bei den durchgeführten Tests erhaltenen Daten. M
Außer auf Isolierschichten aus Siliciumdioxyd/Phosphorsilikatglas-Schichtkörpern läßt sich das erfindungsgemäße Ionenbeschußverfahren auch auf andere Dielektrika wie Siliciumdioxyd allein oder Siliciumnitrid anwenden.
Obwohl in dem vorstehenden Ausführungsbeispiel die Anwendung des vorliegenden Verfahrens auf einen Feldeffekt-
109886/0450
V/64757
transistor vom Btromdrosselnden Typ mit η-leitendem Kanal erläutert wurde, läßt sioh die Erfindung ebenso gut auf
andere Arten von Halbleiterbauelementen mit isolierter
Steuerelektrode anwenden. So läßt eich das erfindungsgemäße Verfahren bei der Herstellung von Bauelementen mit sowohl p-leitendem als auch η-leitendem Kanal sowie von Bauelementen sowohl vom stromerhöhenden Typ (Anreicherungstyp) als auch vom stromdrosselnden Typ (Verarmungstyp) anwenden.
109886/0450

Claims (13)

Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelements mit isolierter Steuerelektrode, bei dem zwischen einer Oberfläche des Halbleitermaterials und einer eine Steuerelektrode bildenden leitenden Schicht eine Isolierschicht angeordnet ist, dadurch gekennzeichnet, daß die Isolierschicht einem Beschüß mit Inertgasionen unterzogen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Ionenbeschuß in der Weise erfolgt, daß das Bauelement, das insofern teilweise fertig ist, als die Isolierschicht bereits gebildet ist, einer ein ionisiertes Inertgas enthaltenden Atmosphäre ausgesetzt wird, derart, daß die Isolierschicht durch Grasionen in dieser Atmosphäre beschossen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , dal das teilweise fertige Bauelement in einer ein ionisierbarea Inertgas enthaltenden Atmosphäre angeordnet und beabstandet en, dem Gras ausgesetzten
109886/0450
Elektroden eine Spannung zugeführt wird, die ausreichend hoch ist, um das Gas für den Ionenbeschuß zu ionisieren*
4. Verfahren nach Anspruch 3 t dadurch gekennzeichnet , daß die zugeführte Spannung ungefähr 20 000 Volt (Spitze-zu-Spitze im Falle einer Wechselspannung) beträgt«
5. Verfahren nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet , daß die Atmosphäre Argon enthält·
6. Verfahren nach einem der Ansprüche 2 bis 5 t da -durch gekennzeichnet, daß die Atmosphäre auf einem Druck von nicht mehr als 50 Mikron Hg gehalten wird.
7· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet« daß die Isolierschicht ungefähr 20 Minuten lang beschossen wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, d a -duroh gekennzeichnet, daß die Isolier-
109886/0*50
schicht solange beschossen wird, daß das Bauelement einen vorbestimmten Temperaturkoeffizienten der Steuerelektrodenspannung erhält.
9. Verfahren nach einem der vorgehenden Ansprüche, dadurchgekennz eichnet, daß die Isolierschicht als Schichtkörper aus einer zunächst der Halbleiteroberfläche befindlichen Siliciumdioxydschicht und einer glasigen Phoephorsilikatschicht ausgebildet ist.
10. Halbleiterbauelement mit isolierter Steuerelektrode, gekennzeichnet durch eine zwischen einer Oberfläche des Halbleitermaterials und einer Steuerelektrode angeordnete Isolierschicht, die einem Ionenbeschuß ausgesetzt worden ist.
11. Halbleiterbauelement nach Anspruch 10, d a d u r ch gekennzeichnet , daß die Isolierschicht aus einem Schichtkörper aus einer zunächst der Halbleiteroberfläche befindlichen Siliciumdioxydschicht und einer glasigen Phosphorsilikatschicht besteht.
12. Halbleiterbauelement mit isolierter Steuerelektrode,
109886/0450
dadurch gekennzeichnet, daß es nach dem Verfahren nach einem der Ansprüche 1 bis 9 hergestellt ist.
13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß es ein Metall-Oxyd-Halbleiter-Feldeffekttransistor ist.
109886/0450
DE1764757A 1967-08-02 1968-07-31 Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode Expired DE1764757C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US65793067A 1967-08-02 1967-08-02

Publications (3)

Publication Number Publication Date
DE1764757A1 true DE1764757A1 (de) 1972-02-03
DE1764757B2 DE1764757B2 (de) 1973-05-10
DE1764757C3 DE1764757C3 (de) 1973-11-29

Family

ID=24639229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764757A Expired DE1764757C3 (de) 1967-08-02 1968-07-31 Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode

Country Status (4)

Country Link
US (1) US3540925A (de)
DE (1) DE1764757C3 (de)
FR (1) FR1603354A (de)
GB (1) GB1190523A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822393B1 (de) * 1969-02-20 1973-07-05
US3903324A (en) * 1969-12-30 1975-09-02 Ibm Method of changing the physical properties of a metallic film by ion beam formation
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
JPS5213716B2 (de) * 1971-12-22 1977-04-16
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
FR2235482A1 (en) * 1974-05-07 1975-01-24 Ibm Eliminating interface states in MIOS structures - at low temp to avoid degradation of electrical props
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions
NL7710635A (nl) * 1977-09-29 1979-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
DE3221180A1 (de) * 1981-06-05 1983-01-05 Mitsubishi Denki K.K., Tokyo Verfahren und vorrichtung zur herstellung einer halbleitervorrichtung
US4958204A (en) * 1987-10-23 1990-09-18 Siliconix Incorporated Junction field-effect transistor with a novel gate
US5139869A (en) * 1988-09-01 1992-08-18 Wolfgang Euen Thin dielectric layer on a substrate
US5268311A (en) * 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
EP0356557B1 (de) * 1988-09-01 1994-12-21 International Business Machines Corporation Dünne dielektrische Schicht auf einem Substrat und Verfahren zu deren Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2891203A (en) * 1954-03-23 1959-06-16 Sylvania Electric Prod Silicon rectifiers
US3298863A (en) * 1964-05-08 1967-01-17 Joseph H Mccusker Method for fabricating thin film transistors

Also Published As

Publication number Publication date
DE1764757B2 (de) 1973-05-10
US3540925A (en) 1970-11-17
FR1603354A (de) 1971-04-13
GB1190523A (en) 1970-05-06
DE1764757C3 (de) 1973-11-29

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE1764757A1 (de) Halbleiterbauelement mit isolierter Steuerelektrode
DE2160427C3 (de)
DE1514038C3 (de) Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2056124B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2422195A1 (de) Verfahren zur vermeidung von grenzschichtzustaenden bei der herstellung von halbleiteranordnungen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2425185C3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen, insbesondere von Feldeffekttransistoren
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE1614389A1 (de) Feldeffekt-Halbleiterbauelement
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1297236B (de) Verfahren zum Einstellen der Steilheit von Feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE3915594A1 (de) Halbleitervorrichtung
DE1954445A1 (de) Halbleiterbauelement
DE2649134A1 (de) Verfahren zur ionenimplantation in halbleitersubstrate
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE1489052C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)