DE3915594A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE3915594A1 DE3915594A1 DE3915594A DE3915594A DE3915594A1 DE 3915594 A1 DE3915594 A1 DE 3915594A1 DE 3915594 A DE3915594 A DE 3915594A DE 3915594 A DE3915594 A DE 3915594A DE 3915594 A1 DE3915594 A1 DE 3915594A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- capacitor
- insulating layer
- polycrystalline silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000003990 capacitor Substances 0.000 claims description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 238000009413 insulation Methods 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052582 BN Inorganic materials 0.000 description 5
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Description
Die Erfindung betrifft eine Halbleitervorrichtung, das heißt
einen Kondensator und ein Halbleiterbauteil, das mit dem
Kondensator versehen ist.
Es werden immer höher integrierte dynamische Direktzugriffs
speicher (DRAMs) verwirklicht. Zur Zeit werden hauptsächlich
256-Kilobit-DRAMs benutzt. Die Massenproduktion von 1-Mega
bit-DRAMs hat jedoch schon begonnen. Der Trend zu solch ho
hen Integrationsdichten geht im wesentlichen von einer Ver
ringerung der Abmessungen der Bauteile aus. Eine Verringe
rung der Abmessungen bedeuted jedoch auch eine Verringerung
der Kondensatorflächen und damit der Kapazität der Speicher
kondensatoren des Speichers, was wiederum zur Folge hat, daß
der Rauschabstand schlechter wird und daß aufgrund sogenann
ter "Soft Errors" Signalumkehrungen durch Alphastrahlen er
folgen, was die Zuverlässigkeit der Bauteile einschränkt. Es
wurde deshalb bisher versucht, die Dicke der Kondensator-
Isolierschicht zu verringern, um der Herabsetzung der Kapa
zität durch die Verkleinerung der Abmessungen entgegenzu
wirken. Im Falle eines 1-Megabit-DRAMs beträgt diese Dicke
10 nm SiO2-Äquivalent. Für einen 4-Megabit-DRAM der nächsten
Generation müßte die Dicke der Isolierschicht entsprechend
auf 4 bis 6 nm verringert werden. Die Dicke der Kondensator-
Isolierschicht in bezug auf das SiO2-Äquivalent ist das
einer SiO2-Schicht, die durch thermische Oxidation gebildet
wird und einen Kondensator gleicher Kapazität ergibt, sie
wird durch die folgende Formel angegeben:
d=(S ε)/C,
wobei C die gemessene Kapazität, S eine Fläche, ε die Di
elektrizitätskonstante des durch thermische Oxidation ge
bildeten SiO2 und d die Dicke der Schicht ist, die in das
SiO2-Äquivalent umgewandelt wird.
Wenn die Dicke der Isolierschicht jedoch so klein ist,
fließt ein Tunnelstrom durch diese Isolierschicht des Kon
densators, und die gespeicherte Ladung geht verloren. Diese
Tatsache wird zum Beispiel in "Solid State Electronics",
Band 10, 1967, Seiten 865-873 diskutiert.
Eine Möglichkeit zur Lösung dieses Problems ist die Ausbil
dung eines sogenannten Stapelkondensators (Stack-Konden
sators), bei dem die Elektroden und die Isolierschicht über
dem Gate eines Treiber-MOS-Transistors und einer dicken
Isolierschicht zur Isolierung des Bauteiles angeordnet sind.
Ein solcher Stapelkondensator ist beispielsweise in der
JP-PS 55 258/1986 beschrieben. Bei dem Stapelkondensator be
findet sich ein Teil davon auf dem MOS-Transistor oder der
Isolierschicht zur Isolierung des Bauteiles, wodurch es
möglich wird, die Kondensatorfläche zu vergrößern. Es ist
damit möglich, die für einen 4-Megabit-DRAM erforderliche
Kapazität auch dann zu erhalten, wenn die Dicke der Konden
sator-Isolierschicht bei 10 nm SiO2-Äquivalent gehalten
wird.
Es ist dann jedoch nicht mehr möglich, den Integrationsgrad
weiter zu erhöhen. Um beispielsweise ein 16-Megabit-DRAM zu
verwirklichen, muß dann doch die Dicke der Kondensator-Iso
lierschicht herabgesetzt werden. Wenn die Dicke der Isolier
schicht auf etwa 5 nm SiO2-Äquivalent herabgesetzt werden
muß, treten jedoch wieder die bereits erwähnten Schwierig
keiten auf, das heißt es geht dabei wieder die gespeicherte
Ladung aufgrund von Tunnelströmen verloren. Eine Isolier
schicht von 5 nm hat damit praktisch schon deshalb keine
Bedeutung. Eine noch weitergehende Verringerung der Dicke,
wie sie erforderlich ist, wenn DRAMs mit noch höheren In
tegrationsdichten geschaffen werden, wie es abzusehen ist,
ergibt zusätzliche Schwierigkeiten. So kann der Durchsatz
aufgrund von Dickenänderungen in der Kondensator-Isolier
schicht abnehmen.
Aufgabe der Erfindung ist es, einen Kondensator mit einer
kleinen Fläche und einer großen Kapazität zu schaffen. Es
soll damit möglich sein, einen Halbleiterspeicher zu ent
wickeln, der eine sehr hohe Integrationsdichte aufweist.
Erfindungsgemäß beinhaltet ein Halbleiterbauelement zur
Lösung dieser Aufgabe einen Kondensator, der aus einem Halb
leitersubstrat oder einer ersten elektrisch leitenden dünnen
Schicht, einer auf dem Halbleitersubstrat bzw. der ersten
elektrisch leitenden dünnen Schicht ausgebildeten Isolier
schicht und einer zweiten elektrisch leitenden dünnen
Schicht auf der Isolierschicht besteht, wobei das Halblei
tersubstrat bzw. die erste elektrisch leitende dünne Schicht
und die zweite elektrisch leitende dünne Schicht von unter
schiedlichem Leitungstyp sind.
Erfindungsgemäß enthalten die Oberflächen der oberen Elek
trode und der unteren Elektrode des Kondensators, das heißt
die Oberflächen des Halbleitersubstrates oder der ersten
elektrisch leitenden Schicht unter der Isolierschicht und
der zweiten elektrisch leitenden Schicht über der Isolier
schicht jeweils wenigstens auf der Seite, die in Kontakt mit
der Isolierschicht steht, Dotierstoffe in einer Konzentra
tion von 1×1019 cm-3 oder höher. Wenn die Dotierstoffkon
zentration kleiner ist als 1×1019 cm-3, entsteht in der
Elektrode eine Verarmungs- bzw. Sperrschicht, die die Kapa
zität erheblich herabsetzt. Wenn die Dotierstoffkonzentra
tion größer als 2×1021 cm-3 ist, diffundiert andererseits
überschüssiger Dotierstoff in die Isolierschicht und setzt
deren Isolationseigenschaften herab. Die Oberflächen der
oberen Elektrode und der unteren Elektrode zumindest jeweils
der Seite, die in Kontakt mit der Isolierschicht steht,
enthalten daher erfindungsgemäß Dotierstoff in einer Konzen
tration von etwa 1×1019 cm-3 bis etwa 2×1021 cm-3.
Der erfindungsgemäße Kondensator weist damit eine Isolier
schicht mit verringerter Dicke auf, bei der jedoch trotzdem
kein Tunnelstrom fließt und bei der daher keine Ladungen
verlorengehen. Es ist damit möglich, Halbleiterbauelemente
mit sehr hoher Integrationsdichte zu schaffen.
Ausführungsbeispiele von Speicherkondensatoren für Halblei
terbauelemente werden im folgenden anhand der Zeichnung
näher erläutert. Es zeigen
Fig. 1 die Strom-Spannungs-Kennlinie eines erfindungsge
mäßen Kondensators,
Fig. 2(a) bis 2(f) und 3(a) bis 3(d) Darstellungen von
Energiebändern zur Erläuterung des dem beschriebenen
Kondensator zugrundeliegenden Prinzips,
Fig. 4 einen Schnitt durch eine erste realisierte Ausfüh
rungsform des Kondensators,
Fig. 5, 6 und 8 Strom-Spannungs-Kennlinien von erfindungs
gemäßen Kondensatoren,
Fig. 7 und 9 Strom-Spannungs-Kennlinien herkömmlicher Kon
densatoren, und
Fig. 10 einen Schnitt durch eine weitere realisierte Ausfüh
rungsform eines Kondensators.
Wenn die Dicke der Isolierschicht eines Kondensators verrin
gert wird, beginnt ab einer gewissen Grenze ein merklicher
Tunnelstrom durch die Isolierschicht zu fließen. Der ent
sprechende Mechanismus ist beispielsweise in "Physical Re
view", Band 140, 1965, Seiten 179 bis 186 beschrieben. Gemäß
dieser Theorie müssen die folgenden Bedingungen gleichzeitig
erfüllt sein, damit ein Tunnelstrom fließen kann:
- 1. Die Elektronen tunneln mit großer Wahrscheinlichkeit von einer Elektrode zur anderen.
- 2. Die Elektrode, zu der die Elektronen tunneln, muß Quan tenzustände aufweisen, die die gleiche Energie besitzen, wie sie die Elektronen auf der Elektrode haben, von der der Tun neleffekt ausgeht, wobei diese Zustände nicht von Elektronen besetzt sein dürfen.
In einem herkömmlichen Kondensator, der die obige Bedingung
(2) erfüllt, ist die Bedingung (1) automatisch dann erfüllt,
wenn die Isolierschicht hinreichend dünn wird. Im Ergebnis
fließt dann ein Tunnelstrom. Bei dem nachstehend beschrie
benen Aufbau eines Kondensators werden im Gegensatz dazu die
Materialien der Elektroden so gewählt, daß die Bedingung (2)
nicht erfüllt ist und dadurch das Entstehen des Tunnelstrom
verhindert wird. Ein entsprechender Kondensator wird nun
anhand der Fig. 1 und 2 beschrieben. Zur Vereinfachung der
Erläuterung wird angenommen, daß sich die Temperatur auf dem
absoluten Nullpunkt befindet. An die Elektrode, die sich in
der Darstellung rechts befindet und die aus einem p-Typ-
Halbleiter besteht, wird dabei eine Vorspannung angelegt,
wobei die Elektrode an der linken Seite, die aus einem
n-Typ-Halbleiter besteht, als Bezugspunkt dient.
Die Fig. 1 zeigt die Beziehung zwischen der Vorspannung V B
am Kondensator und dem Strom (Gate-Strom) I, der durch den
Kondensator fließt. Es ist ersichtlich, daß bei negativer
Vorspannung der Gate-Strom stark ansteigt. Beim Anlegen
einer positiven Vorspannung steigt der Gate-Strom zuerst an,
fällt dann wieder ab (negativer Widerstand) und steigt dann
wieder an. Dieses Phänomen wird nun mit Bezug auf die Fig. 2
erläutert.
Wenn die Vorspannung V B gleich 0 V ist, wie es in Fig. 2(b)
dargestellt ist, stimmt das Fermi-Niveau 23 des n-Typ-Halb
leiters 41, der die Elektrode auf der linken Seite dar
stellt, mit dem Fermi-Niveau 24 des p-Typ-Halbleiters 42
überein, der die Elektrode auf der rechten Seite bildet. Im
n-Typ-Halbleiter 41 befindet sich die Unterkante 21 des
Leitungsbandes unter dem Fermi-Niveau 23, und die Oberkante
22 des Valenzbandes befindet sich darunter.
Andererseits befindet sich im p-Typ-Halbleiter 42 die Ober
kante 22 des Valenzbandes über dem Fermi-Niveau 24 und die
Unterkante 21 des Leitungsbandes noch darüber.
Die Unterkante 25 des Leitungsbandes einer Isolierschicht
43, die zwischen dem n-Typ-Halbleiter 41 und dem p-Typ-Halb
leiter liegt, befindet sich auf einem höheren Pegel als das
Fermi-Niveau, und die Oberkante 26 des Valenzbandes der
Isolierschicht 43 liegt unter dem Fermi-Niveau. In diesem
Fall ist damit die obige Bedingung (2) nicht erfüllt.
Wenn eine negative Vorspannung angelegt wird, wie es in der
Fig. 2(a) gezeigt ist, steigt das Fermi-Niveau 24 des p-Typ-
Halbleiters 42 über das Fermi-Niveau 23 des n-Typ-Halblei
ters 41, und die Elektronen im Valenzband des p-Typ-Halblei
ters 42 tunneln durch die Isolierschicht in das Leitungsband
des n-Typ-Halbleiters 41 (Punkt a in Fig. 1). Mit Ansteigen
des Absolutwertes der Vorspannung steigt der Tunnelstrom
ebenfalls an, da die Anzahl der Elektronen zunimmt, die
tunneln können.
Wenn eine positive Vorspannung angelegt wird, wie es in der
Fig. 2(c) gezeigt ist, stimmt das Fermi-Niveau 23 des n-Typ-
Halbleiters 41 mit der Oberkante des Valenzbandes des p-Typ-
Halbleiters überein. In diesem Fall tunneln die Elektronen
im Leitungsband des n-Typ-Halbleiters 41 durch die Isolier
schicht zum Valenzband des p-Typ-Halbleiters 42, und es
fließt ein entsprechender Strom (Punkt c in der Fig. 1).
Wird die Vorspannung erhöht, wie es in der Fig. 2(d) gezeigt
ist, gibt es im p-Typ-Halbleiter 42 jedoch keine Quantenzu
stände mehr, die die gleiche Energie haben wie die Elektro
nen im Leitungsband des n-Typ-Halbleiters 41, und der Tun
nelstrom nimmt ab (Punkt d in Fig. 1). Bei einem weiteren
Ansteigen der Vorspannung (Fig. 2(e)) können Elektronen im
Leitungsband und Elektronen im Valenzband des n-Typ-Halb
leiters 41 durch die Isolierschicht zum Leitungsband und
Valenzband des p-Typ-Halbleiters 42 tunneln, und der Tunnel
strom steigt erneut an (Punkt e in der Fig. 1). Die Fig.
2(f) zeigt den Fall, daß die Vorspannung noch weiter erhöht
wird. Die Elektronen im Valenzband des n-Typ-Halbleiters 41
schließen jene Elektronen ein, die zum Leitungsband des
p-Typ-Halbleiters 42 durchtunneln, und der Tunnelstrom
steigt weiter an (Punkt f in der Fig. 1).
Das wesentliche Prinzip des nachstehend beschriebenen Kon
densators beruht auf einer Umsetzung des der Fig. 2(d) ent
sprechenden Zustandes, um den Tunnelstrom herabzusetzen. In
der Praxis befinden sich jedoch in der verbotenen Zone des
Halbleiters oder der Isolierschicht stets Grenzschichtzu
stände oder Störstellenzustände, und das Tunneln wird durch
diese Zustände unterstützt. Der in der Fig. 1 gezeigte nega
tive Widerstand ist daher in der Praxis nur selten zu beob
achten. Auch in diesem Fall ist jedoch der durch den Konden
sator fließende Strom immer noch kleiner als bei einem her
kömmlichen Kondensator.
Das beschriebene Prinzip ist nur dann wirksam, wenn mit Be
zug auf die n-Typ-Halbleiterelektrode an die p-Typ-Halblei
terelektrode eine positive Vorspannung angelegt wird. Für
eine negative Vorspannung tritt der beschriebene Effekt
nicht auf. Es kann jedoch ein solcher Aufbau geschaffen
werden, daß der Tunnelstrom für Spannungen jeder Polarität
herabgesetzt ist. Das heißt, daß die Elektroden, die den
Kondensator bilden, bei einem solchen Aufbau vom gleichen
Leitungstyp sind und daß eine dünne elektrisch leitende
Schicht von entgegengesetztem Leitungstyp zwischen den
beiden Elektroden ausgebildet wird, so daß ein Aufbau nach
dem obigen Prinzip entsteht, der zwischen der elektrisch
leitenden dünnen Schicht und der Elektrode des Kondensators
verwirklicht ist.
Es wird nun der Fall beschrieben, daß die Kondensator-Elek
troden vom p-Leitungstyp sind und die dazwischen ausgebil
dete elektrisch leitende dünne Schicht vom n-Leitungstyp.
Diese Elektroden und die elektrisch leitende dünne Schicht
sind durch eine Isolierschicht gegenseitig voneinander iso
liert. Die Fig. 3(a) zeigt schematisch die Energiebänder bei
einem solchen Aufbau bei einer Vorspannung von 0 V. Wie im
Fall der Fig. 2 wird im folgenden eine Vorspannung an die
Elektrode 32 der rechten Seite angelegt, wobei die Elektrode
31 der linken Seite als Bezugspunkt dient. Die Fig. 3(b)
zeigt den Fall, daß eine positive Vorspannung angelegt wird.
Was zwischen der leitenden dünnen Schicht 33 und der Elek
trode 32 liegt, entspricht der Darstellung in der Fig. 2(d),
wobei der Tunnelstrom unterdrückt ist. Andererseits ent
spricht das, was zwischen der leitenden dünnen Schicht 33
und der Elektrode 31 liegt, der Darstellung in der Fig. 2(a)
mit einem fließenden Tunnelstrom. Im Ergebnis entwickelt
sich eine große Potentialdifferenz zwischen der leitenden
dünnen Schicht 33 und der Elektrode 32, und es stellt sich
der in der Fig. 3(b) gezeigte Zustand ein. Die Fig. 3(c)
zeigt den Fall, wenn die Vorspannung wieder auf Null zu
rückgeführt wird. In der Fig. 3(c) ist die leitende dünne
Schicht 33 negativ aufgeladen, da unter der positiven
Vorspannung nach Fig. 3(b) darin ein Strom eingeprägt wurde,
und es ist der Zustand nach Fig. 2(d) realisiert, das heißt,
daß die elektrische Ladung gespeichert wird. Beim Anlegen
einer negativen Vorspannung wird dann das in der Fig. 3(d)
gezeigte Diagramm durch den gleichen Mechanismus wie im
Falle der Fig. 3(b) erhalten. Es entsteht somit in Abhän
gigkeit von der Polarität der Vorspannung einer der Zustände
3(b), 3(c) oder 3(d).
Mit diesem Aufbau wird der Tunnelstrom bei jeder Polarität
der Vorspannung sicher unterdrückt. Die Kapazität ist jedoch
durch die sich ergebende Dicke der Isolierschichten 34 und
35 bestimmt; das heißt die Kapazität ist ziemlich klein.
Wenn die Isolierschichten 34 und 35 jeweils die gleiche
Dicke haben, verringert sich die Kapazität im Vergleich zu
einem Kondensator aus der Elektrode 31, der Isolierschicht
34 und der leitenden dünnen Schicht 33 um die Hälfte, und
der Vorteil der Unterdrückung des Tunnelstromes wird wieder
zunichte gemacht. Der Tunnelstrom fällt mit einem Ansteigen
der Dicke der Isolierschicht abrupt ab. Ein Kondensator, bei
dem die Isolierschichten 34 und 35 als einheitliche Struktur
ohne die leitende dünne Schicht 33 ausgebildet sind, erlaubt
eine Verringerung des für die gleiche Vorspannung fließenden
Stromes, obwohl die Kapazität die gleiche ist, und kann
leichter hergestellt werden. Ein Kondensator mit der oben
beschriebenen Struktur ist daher nicht praktisch.
In Verbindung mit den Fig. 4 bis 7 wird nun eine erste Aus
führungsform eines entsprechenden Kondensators erläutert.
Die Fig. 4 zeigt schematisch den Aufbau dieser Ausführungs
form im Querschnitt. Eine Isolierschicht 2 zur Isolierung
des Bauteiles ist selektiv auf einem n-Typ-Siliziumsubstrat
1 mit einem spezifischen Widerstand von 10 Ohm-cm ausgebil
det. Das Substrat wird einem Bornitridsubstrat gegenüber
gestellt und in Stickstoffatmosphäre bei einer Temperatur
von 900°C für 30 Minuten wärmebehandelt, um Bor in das
Substrat 1 eindiffundieren zu lassen und einen dotierten
p-Typ-Bereich 19 zu erhalten, der Bor in hoher Konzentration
enthält. Eine Messung des Widerstandes nach der Vierpunkt
methode ergibt, daß die Konzentration an der Oberfläche des
dotierten Bereiches 19 dabei gleich 1,5×1020 cm-3 ist.
Danach wird eine Wärmebehandlung bei einer Temperatur von
800°C für 15 Minuten in einer Stickstoffatmosphäre mit 1%
Sauerstoff ausgeführt, um den dotierten Bereich 19 thermisch
zu oxidieren und dadurch eine Kondensator-Isolierschicht 17
zu bilden. Dann wird durch das allgemein bekannte Nieder
druck-CVD-Verfahren ein polykristalliner Siliziumfilm ausge
bildet und bei 875°C für 30 Minuten unter Verwendung von
POCl3 als Diffusionsquelle eine Phosphordiffusion bewirkt,
um den polykristallinen Siliziumfilm mit Phosphor zu do
tieren. Daraufhin werden nicht benötigte Bereiche des poly
kristallinen Siliziumfilms selektiv entfernt, um eine Gate-
Elektrode 18 auszubilden, die aus dem polykristallinen
n-Typ-Siliziumfilm besteht. Die Ausbildung des Kondensators
ist damit abgeschlossen. Die angegebenen Verfahren sind
allgemein bekannt. Eine Messung der Kapazität des so erhal
tenen Kondensators ergibt eine Dicke der thermisch oxi
dierten Schicht von 2,8 nm. Die relative Dielektrizitäts
konstante der thermisch oxidierten Schicht wird zu 3,82
angenommen. Die effektive Fläche (Fläche des dotierten
Bereiches 19 des Kondensators, der die untere Elektrode dar
stellt) ist gleich 0,46 mm2.
Bei diesem Kondensator ist die Gate-Elektrode (obere Elek
trode) 18 vom n-Leitungstyp, und der dotierte Bereich 19,
der als die untere Elektrode dient, vom p-Leitungstyp. Die
Fig. 5 zeigt die Beziehung zwischen dem Strom (Gate-Strom),
der durch diesen Kondensator fließt, und die angelegte Vor
spannung. Dabei dient die an die Gate-Elektrode 18 angelegte
Spannung als Vorspannung mit dem dotierten Bereich 19 als
Bezugspunkt. Aus der Fig. 5 geht hervor, daß der Gate-Strom
relativ zur negativen Vorspannung erheblich verringert ist
und daß damit das oben beschriebene Prinzip verwirklicht
ist. Der gleiche Effekt tritt auf, wenn die Vorspannung
kleiner als 1,2 V (entsprechend der Breite der verbotenen
Zone in Si) ist, wie anhand der Fig. 2 erwartet werden kann.
Die Fig. 6 zeigt die Strom-Spannungs-Kennlinie, wenn die
Ergebnisse der Fig. 5 in eine lineare Skala umgesetzt wer
den, wobei die x-Achse von -0,6 V bis +0,4 V und die y-Achse
von 0 bis 2×10-7 A erweitert ist. Die Fig. 6 läßt klar das
Vorhandensein des negativen Widerstandes erkennen, der für
die Unterdrückung des Tunnelstroms charakteristisch ist.
Gemäß dem vorstehend erläuterten Prinzip werden die Konden
satorelektroden jeweils durch einen p-Typ-Halbleiter und
einen n-Typ-Halbleiter gebildet. Dieser Aufbau kann auch mit
anderen Materialien und Herstellungsverfahren als oben ange
geben erhalten werden. Beispielsweise kann anstelle der Aus
bildung des dotierten Bereiches 19 der obigen Ausführungs
form ein polykristalliner Siliziumfilm oder ein amorpher
Siliziumfilm auf dem Siliziumsubstrat 1 aufgebracht werden,
und es kann anstelle des Diffusionsverfahrens zum Dotieren
mit den Dotierungsstoffen die Ionenimplantation verwendet
werden. Auch kann die Dotierung gleichzeitig mit der Ausbil
dung eines polykristallinen oder amorphen Siliziumfilmes
erfolgen. Selbstverständlich können auch andere Dotierstoffe
wie Arsen und Antimon anstelle von Phosphor und andere Halb
leiter wie GaAs oder dergleichen verwendet werden.
Die Fig. 7 zeigt das Ergebnis eines Vergleichsversuches zur
Demonstration des oben beschriebenen Prinzips. Bei dem Ver
gleichsversuch wird Bor durch das genannte Verfahren des
Gegenüberstellens eines Bornitridsubstrates anstelle der
Diffusion von Phosphor in die polykristalline Siliziumelek
trode 18 der Fig. 4 eindotiert. Entsprechend sind sowohl die
Gate-Elektrode 18 als auch der dotierte Bereich 19 vom
p-Typ. Wie aus der Fig. 7 hervorgeht, fließt bei einem sol
chen Kondensator auch bei einer negativen Vorspannung ein
Gate-Strom, der genauso groß ist als wenn eine positive Vor
spannung angelegt wird. Der Unterschied bei der Verwendung
von oberen und unteren Elektroden verschiedenen Leitungstyps
für den Kondensator ergibt sich somit aus einem Vergleich
der Fig. 5 und 7.
Die Fig. 8 zeigt die Strom-Spannungs-Kennlinie eines Konden
sators gemäß einer zweiten Ausführungsform. Bei diesem Kon
densator wird ein dotierter n-Typ-Bereich 19 durch Verwen
dung eines p-Typ-Siliziumsubstrates 1 und POCl3 als Dif
fusionsquelle unter den gleichen Bedingungen wie oben be
schrieben ausgebildet. Die Dotierung des polykristallinen
Siliziumfilmes, der die Gate-Elektrode 18 bildet, wird durch
das obige Verfahren des Gegenüberstellens eines Bornitrid
substrates bewerkstelligt, so daß der Siliziumfilm zum
p-Leitungstyp wird. Bezüglich der anderen Herstellungsmaß
nahmen zur Vervollständigung des Kondensators werden die
gleichen Verfahren und Bedingungen wie bei der ersten
Ausführungsform eingehalten. Eine Messung der Kapazität
ergibt bei dieser zweiten Ausführungsform eine Dicke der
Kondensator-Isolationsschicht von 5,3 nm. Die Dicke der
Isolierschicht unterscheidet sich wahrscheinlich deshalb von
der der ersten Ausführungsform, weil sich ein Oxidfilm mit
einer größeren Dicke als bei der ersten Ausführungsform
aufgrund der beschleunigten Oxidation gebildet hat, die
durch das in großen Mengen im Substrat enthaltene Phosphor
verursacht wird. Bei dieser Ausführungsform nimmt der
Gate-Strom bei positiver Vorspannung ab, da hier die Gate-
Elektrode 18 vom p-Typ und der dotierte Bereich 19 vom n-Typ
ist, im Gegensatz zur ersten Ausführungsform.
Die Fig. 9 zeigt das Ergebnis eines Vergleichsversuches für
diese Ausführungsform. Dabei erfolgt die Dotierung der Gate-
Elektrode 18 durch Eindiffundieren von Phosphor anstelle des
Gegenüberstellens eines Bornitridsubstrates, und sowohl die
Gate-Elektrode 18 als auch der dotierte Bereich sind damit
vom n-Typ. In diesem Kondensator mit zwei Elektroden vom
gleichen Leitungstyp fließt, wie aus der Fig. 9 hervorgeht,
sowohl für eine positive Vorspannung als auch für eine ne
gative Vorspannung immer ein großer Gate-Strom. Es ist da
raus ersichtlich, daß die Ausbildung von Elektroden mit
unterschiedlichem Leitungstyp zur Erzielung des Effektes der
Fig. 8 erforderlich ist.
Mit Bezug auf die Fig. 10 wird nun eine dritte Ausführungs
form beschrieben. Die Fig. 10 zeigt den Aufbau eines DRAMs
im Querschnitt, der mit einem entsprechend dem obigen Prin
zip ausgestalteten Stapelkondensator versehen ist.
Die Herstellung dieser Ausführungsform geschieht wie folgt:
Eine Isolierschicht 2 zur Isolation des Bauteiles wird se
lektiv mittels des LOCOS-Verfahrens auf einem einkristal
linen p-Typ-Siliziumsubstrat 1 mit einem spezifischen
Widerstand von 10 Ohm-cm ausgebildet. Dann wird eine Gate-
Isolationsschicht 11 durch thermische Oxidation mit einer
Dicke von 15 nm aufgebracht. Danach wird ein polykristal
liner Siliziumfilm mittels CVD abgeschieden, Phosphor mit
POCl3 als Diffusionsquelle eindiffundiert (bei 875°C für 30
Minuten) und der polykristalline Siliziumfilm zur Ausbildung
einer Gate-Elektrode 12 und einer Wortleitung 8 selektiv
entfernt. Unter Verwendung der Gate-Elektrode 12 als Maske
werden Arsen-Ionen implantiert, und es erfolgt eine Wärme
behandlung in einer Stickstoffatmosphäre bei einer Tempe
ratur von 950°C für 10 Minuten, um dotierte Bereiche 10 und
13 in einer selbstjustierenden Art bezüglich der Gate-Elek
trode 12 zu erzeugen. Durch Niederdruck-CVD wird dann eine
SiO2-Schicht 3 hergestellt, die Verbindungslöchern entspre
chenden Teile davon werden selektiv entfernt, und es werden
Anschlüsse 9 und 14 aus polykristallinem Silizium durch das
gleiche Verfahren wie bei der Gate-Elektrode 12 ausgebildet.
Eine SiO2-Schicht 4 wird dann durch Niederdruck-CVD abge
schieden, die Verbindungslöchern entsprechenden Teile davon
werden selektiv entfernt, und es wird eine polykristalline
Siliziumelektrode 5 auf die gleiche Weise wie die Gate-Elek
trode 12 hergestellt. Danach erfolgt die Ausbildung einer
Kondensator-Isolierschicht 6 in einer weiter unten noch
beschriebenen Art, und es wird auf eine ähnliche Weise wie
bei der Gate-Elektrode 12 eine polykristalline Silizium
elektrode 7 hergestellt. Anstelle des Eindiffundierens von
Phosphor werden jedoch dadurch Dotierstoffe in die poly
kristalline Siliziumelektrode 7 eingebracht, daß dem Sili
ziumsubstrat 1, auf dem sich der polykristalline Silizium
film befindet, ein Bornitridsubstrat gegenübergestellt und
eine Wärmebehandlung in einer Stickstoffatmosphäre bei 900°
C für 30 Minuten ausgeführt wird. Dadurch wird Bor in großer
Menge in die polykristalline Siliziumschicht eingebracht,
die damit vom p-Leitungstyp wird. Danach wird der allgemein
bekannte Verdrahtungsschritt ausgeführt, um eine Zwischen
isolation 15 und eine Bitleitung 16 auszubilden, um das DRAM
zu vervollständigen.
In diesem DRAM wird der Kondensator durch die erste polykri
stalline Siliziumelektrode 5 auf dem Siliziumsubstrat 1, der
Kondensator-Isolierschicht 6 und der zweiten polykristal
linen Siliziumelektrode 7 gebildet. Die erste polykristal
line Siliziumelektrode 5 ist über den polykristallinen
Siliziumanschluß 9 mit dem ersten dotierten Bereich 10 ver
bunden. Nach Anlegen einer Spannung an die Gate-Elektrode 12
ist der dotierte Bereich 10 elektrisch mit dem zweiten do
tierten Bereich 13 und weiter mit der Bitleitung 16 über den
polykristallinen Siliziumanschluß 14 verbunden. Bei dieser
Ausführungsform ist die auf der Isolationsschicht 6 ausge
bildete polykristalline Siliziumelektrode 7 vom p-Typ und
die andere polykristalline Siliziumelektrode 5, der Anschluß
9 und der dotierte Bereich 10 sind vom n-Typ. Dies ist bei
der vorliegenden Ausführungsform der wesentlichste Punkt.
Bei dieser Ausführungsform ist ein n-Kanal-MOSFET, bei dem
der dotierte Bereich 10 als Source und der dotierte Bereich
13 als Drain dient, als Schalttransistor mit dem Kondensator
verbunden. Es ist jedoch genausogut möglich, einen p-Kanal-
MOSFET als Schalttransistor zu verwenden. In diesem Fall ist
jedoch die Schaltgeschwindigkeit geringer als bei einem
n-Kanal-MOSFET. Bei einem p-Kanal-MOSFET ist die erste poly
kristalline Siliziumelektrode 5 des Kondensators, die mit
dem dotierten Bereich 10 verbunden ist, eine Source des
p-Typs, und die zweite polykristalline Siliziumelektrode 7
ist vom n-Typ.
Die Kondensator-Isolierschicht 6 wird wie folgt erzeugt:
Nach Ausbildung der polykristallinen Siliziumelektrode 5
wird eine Wärmebehandlung bei 900°C in einer NH3-Atmosphäre
von 1 atm (etwa 1 bar) für 30 Minuten zur Ausbildung eines
dünnen thermischen Nitridfilmes ausgeführt. Durch Nieder
druck-CVD wird dann ein Siliziumnitridfilm mit einer Dicke
von 3 nm erhalten, und die Oberfläche des Siliziumnitrid
filmes wird bei 900°C in feuchter Atmosphäre oxidiert, um
einen SiO2- Film zu bilden, wodurch der Aufbau der Konden
sator-Isolierschicht abgeschlossen ist. Eine Messung der
Kapazität zeigt, daß die Dicke der Isolationsschicht gleich
5 nm SiO2-Äquivalent ist. Mit einer solchen Kondensator-Iso
lierschicht werden verschiedene Probleme vermieden, die mit
einer einzigen thermisch oxidierten Schicht verbunden sind,
beispielsweise treten keine Änderungen in der Schichtdicke
auf, die dadurch verursacht werden, daß die Oxidation durch
den Phosphor im polykristallinen Silizium gefördert wird,
und es wird eine Verschlechterung der Schichtqualität ver
mieden, die dadurch entsteht, daß während der Oxidation
Phosphor in die Oxidschicht eingebaut wird. Es wurden des
weiteren Kondensatoren untersucht, bei denen die Silizium
nitridschicht und die SiO2-Schicht verschiedene Dicken
hatten, und es wurden Kondensatoren untersucht, die eine
Ta2O5-Schicht, eine Al2O3-Schicht oder mehrere solcher
Schichten übereinander aufweisen. Es hat sich dabei heraus
gestellt, daß das oben beschriebene Prinzip immer dann be
sonders effektiv wirkt, wenn die Isolationsschichten eine
Dicke von weniger als 6 nm SiO2-Äquivalent haben. Die Dicke
der Isolationsschicht mit Bezug auf das SiO2-Äquivalent
sollte vorzugsweise größer als 2 nm sein. Bei einer geringe
ren Dicke als 2 nm treten große Leckströme auf.
Bei dieser Ausführungsform ist die an die zweite Kondensa
torelektrode 7 angelegte Spannung auf einen höheren Wert
eingestellt als die üblicherweise verwendete Spannung von
0,5 Vcc. Die Spannung Vcc ist hier höher als die anderen
Spannungen, die an die Bitleitungen 16 angelegt werden, wenn
der Kondensator elektrisch aufzuladen ist. Die niedrigere
Spannung ist in vielen Fällen gleich 0 V. Wenn daher eine
Spannung von 0 V oder gleich Vcc (< 0) an die erste polykri
stalline Siliziumelektrode 5 angelegt wird, um die Ladung im
Kondensator zu speichern, wird der Absolutwert der negativen
Spannung, die an der Kondensator-Isolierschicht 6 anliegt,
kleiner als bei dem gewöhnlichen 0,5-Vcc-System (bei dem
eine Spannung von 0,5 Vcc an die Kondensatorelektrode 7
angelegt wird), und entsprechend steigt andererseits die
positive Spannung. Die an die Kondensator-Isolierschicht 6
angelegte Spannung wird hier mit Bezug zu der ersten poly
kristallinen Siliziumelektrode 5 bestimmt. Bei dem beschrie
benen Aufbau wird der Gate-Strom für die positive Spannung,
die an die Kondensator-Isolationsschicht 6 angelegt wird,
wie bei der beschriebenen zweiten Ausführungsform unter
drückt, obwohl die Spannung größer ist als beim bekannten
Stand der Technik. Trotz einer Verringerung der Dicke der
Isolierschicht im Vergleich zum Stand der Technik steigt
damit der Gate-Strom bei keiner Polarität an, und die elek
trische Ladung bleibt gespeichert. Wenn der Kondensator die
gleiche Fläche hat, kann daher die Kapazität erhöht werden.
Wenn die Kapazität die gleiche bleibt, kann entsprechend die
Kondensatorfläche verringert werden, was es wiederum möglich
macht, eine höhere Integrationsdichte zu erreichen. Des wei
teren kann erforderlichenfalls eine Spannung Vcc, 0,5 Vcc
oder 0 V an die zweite polykristalline Siliziumelektrode 7
angelegt werden.
Bei dieser Ausführungsform wird das Ausheizen (Annealing)
bei 400°C für 30 Minuten in einer Atmosphäre ausgeführt,
die Wasserstoff enthält, nachdem der Kondensator ausgebildet
wurde, um den Gate-Strom wirksam herabzusetzen.
Bei dem DRAM dieser Ausführungsform steigt die Temperatur
des Siliziumsubstrates 1 durch die Wärme, die von der Schal
tung im Betrieb erzeugt wird, auf mehr als 50°C und er
reicht zum Beispiel etwa 70°C bei gewöhnlicher Raumtempe
ratur und etwa 120°C bei 70°C Umgebungstemperatur. Der
Betrieb der Schaltung wird davon jedoch nicht beeinträch
tigt, da der Strom durch die Kondensator-Isolationsschicht
mit dem Ansteigen der Temperatur nur wenig zunimmt, im
Gegensatz zu dem Fall bei Verwendung einer Tunneldiode.
Claims (14)
1. Kondensator mit einer ersten Elektrode (5; 19), einer auf
der ersten Elektrode ausgebildeten Isolierschicht (6; 17)
und einer auf der Isolierschicht ausgebildeten zweiten Elek
trode (7; 18), dadurch gekennzeichnet, daß
erste und zweite Halbleiter mit verschiedenen Leitungstypen
auf den Oberflächen der ersten und zweiten Elektroden je
weils wenigstens auf den Seiten der Isolierschicht ausgebil
det sind.
2. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß
die Halbleiter aus polykristallinem Silizium bestehen.
3. Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß
das polykristalline Silizium eine Störstellenkonzentration
im Bereich von 1×1019 cm-3 bis 2×1021 cm-3 wenigstens
auf der Seite der Isolierschicht hat.
4. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß
die Isolierschicht eine Dicke von 2 nm bis 6 nm SiO2-Äqui
valent hat.
5. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Elektrode eine untere Elektrode ist, die aus einem
störstellendotierten Bereich (19) besteht, der in der Ober
fläche eines Siliziumsubstrates (1) ausgebildet ist.
6. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Elektrode eine untere Elektrode ist und aus einer
polykristallinen Siliziumschicht (5) besteht.
7. Kondensator nach Anspruch 6, dadurch gekennzeichnet, daß
die erste Elektrode (5) elektrisch mit einem störstellendo
tierten Bereich (10), der von einem ersten Leitungstyp ist
und in der Oberfläche eines Halbleitersubstrates (1) ausge
bildet ist, verbunden ist.
8. Halbleitervorrichtung mit einem Kondensator, der auf
einem Halbleitersubstrat (1) ausgebildet ist, um Daten zu
speichern, und mit einem MOS-Transistor zum Ansteuern des
Kondensators, dadurch gekennzeichnet, daß
der Kondensator eine erste Elektrode (5) von einem ersten
Leitungstyp und eine zweite Elektrode (7) von einem zweiten
Leitungstyp, der vom ersten Leitungstyp verschieden ist,
sowie eine Isolierschicht (6) zwischen der ersten Elektrode
und der zweiten Elektrode aufweist.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß
die erste Elektrode (5) aus Silizium von einem ersten Lei
tungstyp und die zweite Elektrode (7) aus Silizium vom einem
zweiten Leitungstyp ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß
die erste Elektrode eine untere Elektrode ist, die auch
einen störstellendotierten Bereich (10) vom ersten Leitungs
typ umfaßt, der in der Oberfläche des Halbleitersubstrates
(1) ausgebildet ist.
11. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß
die erste und die zweite Elektrode (5, 7) aus polykristal
linem Silizium bestehen.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß die erste und die zweite Elektrode jeweils Störstellen
konzentrationen im Bereich von 1×1019 cm-3 bis 2×1021
cm-3 wenigstens auf der Seite der Isolierschicht aufweisen.
13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet,
daß die Isolierschicht (6) eine Dicke von 2 nm bis 6 nm
SiO2-Äquivalent hat.
14. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß der Kondensator über wenigstens dem Gate des MOS-Tran
sistors angeordnet ist, und daß die erste Elektrode mit der
Source des MOS-Transistors verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63117140A JP2654393B2 (ja) | 1988-05-16 | 1988-05-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3915594A1 true DE3915594A1 (de) | 1989-11-30 |
DE3915594C2 DE3915594C2 (de) | 1994-06-09 |
Family
ID=14704448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3915594A Expired - Fee Related DE3915594C2 (de) | 1988-05-16 | 1989-05-12 | Kondensator, insbesondere für integrierte Halbleiterschaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4989056A (de) |
JP (1) | JP2654393B2 (de) |
KR (1) | KR890017766A (de) |
DE (1) | DE3915594C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0448374A1 (de) * | 1990-03-20 | 1991-09-25 | Nec Corporation | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird |
US5623243A (en) * | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010008288A1 (en) * | 1988-01-08 | 2001-07-19 | Hitachi, Ltd. | Semiconductor integrated circuit device having memory cells |
JPH04335567A (ja) * | 1991-05-10 | 1992-11-24 | Sony Corp | Dramセルキャパシタ |
JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
JPH1065118A (ja) * | 1996-08-19 | 1998-03-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6507063B2 (en) | 2000-04-17 | 2003-01-14 | International Business Machines Corporation | Poly-poly/MOS capacitor having a gate encapsulating first electrode layer |
DE10310128B4 (de) * | 2003-03-07 | 2006-08-31 | Infineon Technologies Ag | Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper |
EP2748111B1 (de) | 2011-11-17 | 2015-01-07 | Alexander Schluttig | Vorrichtung und verfahren zur herstellung keimfreien wassers mittels eines querstrom-flüssigkeitssterilfiltes |
DE102015006278B4 (de) | 2015-05-15 | 2021-09-09 | Alexander Schluttig | Selbstdesinfizierender Geruchsverschluss |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1564378A1 (de) * | 1965-01-05 | 1970-01-08 | Philips Nv | In eine integrierte Schaltungsanordnung aufgenommener Kondensator und Verfahren zu seiner Herstellung |
DE2622623A1 (de) * | 1976-05-20 | 1977-12-01 | Siemens Ag | Mos-varaktor |
US4432006A (en) * | 1979-08-30 | 1984-02-14 | Fujitsu Limited | Semiconductor memory device |
EP0171445A1 (de) * | 1984-08-11 | 1986-02-19 | Deutsche ITT Industries GmbH | Monolithisch integrierte Schaltung mit einem integrierten MIS-Kondensator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649406A (en) * | 1982-12-20 | 1987-03-10 | Fujitsu Limited | Semiconductor memory device having stacked capacitor-type memory cells |
-
1988
- 1988-05-16 JP JP63117140A patent/JP2654393B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-09 KR KR1019890006174A patent/KR890017766A/ko not_active Application Discontinuation
- 1989-05-10 US US07/349,820 patent/US4989056A/en not_active Expired - Fee Related
- 1989-05-12 DE DE3915594A patent/DE3915594C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1564378A1 (de) * | 1965-01-05 | 1970-01-08 | Philips Nv | In eine integrierte Schaltungsanordnung aufgenommener Kondensator und Verfahren zu seiner Herstellung |
DE2622623A1 (de) * | 1976-05-20 | 1977-12-01 | Siemens Ag | Mos-varaktor |
US4432006A (en) * | 1979-08-30 | 1984-02-14 | Fujitsu Limited | Semiconductor memory device |
EP0171445A1 (de) * | 1984-08-11 | 1986-02-19 | Deutsche ITT Industries GmbH | Monolithisch integrierte Schaltung mit einem integrierten MIS-Kondensator |
Non-Patent Citations (6)
Title |
---|
GB-Z.: Solid-State Electronics, Bd. 10, 1967, S. 865-873 * |
GB-Z.: Solid-State Electronics, Bd. 28, Nr. 8 1985, S. 789-798 * |
JP-PS 55 258 (1986) * |
US-Z.: Applied physics letters, Bd. 44, Nr. 4, 1984, S. 414-419 * |
US-Z.: IEEE Electron Device Letters, Bd. 7, Nr. 6, 1986, S. 374-376 * |
US-Z.: Physical Review, Bd. 140, Nr. 1A, 1965, S. 179-186 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0448374A1 (de) * | 1990-03-20 | 1991-09-25 | Nec Corporation | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird |
US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
EP0630055A2 (de) * | 1990-03-20 | 1994-12-21 | Nec Corporation | Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche |
EP0630055A3 (de) * | 1990-03-20 | 1995-01-04 | Nec Corp | |
US5623243A (en) * | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5723379A (en) * | 1990-03-20 | 1998-03-03 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
Also Published As
Publication number | Publication date |
---|---|
KR890017766A (ko) | 1989-12-18 |
US4989056A (en) | 1991-01-29 |
JPH01289153A (ja) | 1989-11-21 |
JP2654393B2 (ja) | 1997-09-17 |
DE3915594C2 (de) | 1994-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
DE3029125C2 (de) | Halbleiterspeicher | |
DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
DE19531629C1 (de) | Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE4434040A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE4221420A1 (de) | Duennschichttransistor fuer ein halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE3915594C2 (de) | Kondensator, insbesondere für integrierte Halbleiterschaltungen | |
DE4410273C2 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
DE3109074C2 (de) | ||
DE2636369A1 (de) | Feldeffekttransistor mit isolierter steuerelektrode | |
DE19622431A1 (de) | Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben | |
DE4134531C2 (de) | Erhöhung der Lebensdauer eines Speicherkondensators durch Wahl einer Festspannung | |
DE3124283A1 (de) | Halbleiteranordnung und verfahren zu dessen herstellung | |
DE3543937A1 (de) | Halbleitervorrichtung | |
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE19542240C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE19548076A1 (de) | Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung | |
DE4016347C2 (de) | Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle | |
DE4140173A1 (de) | Dram und verfahren zu dessen herstellung | |
DE4143506C2 (de) | Dram | |
DE2657511A1 (de) | Monolithisch integrierbare speicherzelle | |
DE4219342A1 (de) | Verfahren zur herstellung eines metalloxidhalbleiter-feldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |