JPS60193331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60193331A JPS60193331A JP4984584A JP4984584A JPS60193331A JP S60193331 A JPS60193331 A JP S60193331A JP 4984584 A JP4984584 A JP 4984584A JP 4984584 A JP4984584 A JP 4984584A JP S60193331 A JPS60193331 A JP S60193331A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ions
- semiconductor
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000002513 implantation Methods 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、とくにイオン注
入法により形成した半導体層全動作層とする半導体装置
の製造方法に関する。
入法により形成した半導体層全動作層とする半導体装置
の製造方法に関する。
（従来技術とその間鎖点）
半導体装１におけを動作層の形成方法としては、従来、
気相成長法あるいは液相成長法のととき工ｉピタ午シア
ル成長法が主として用いられてきた。
気相成長法あるいは液相成長法のととき工ｉピタ午シア
ル成長法が主として用いられてきた。
しかるに最近、とくに大規模集積回路（ＬＳＩ）の製造
においては、ウェー八面内でキアリア密度、厚みの均一
な半導体層を形成することが必要になり、このような用
途にはイオン注入法による半纏体層（動作層）形成が広
く採用されるようになった。
においては、ウェー八面内でキアリア密度、厚みの均一
な半導体層を形成することが必要になり、このような用
途にはイオン注入法による半纏体層（動作層）形成が広
く採用されるようになった。
一方、製造した半導体装置の性能の向上のためには、同
一の半導体装置内で深さ方向のキャリア密度プロファイ
ル（注入ドーズ量、注入深さ）を最適化する仁とも重要
になってきている。
一の半導体装置内で深さ方向のキャリア密度プロファイ
ル（注入ドーズ量、注入深さ）を最適化する仁とも重要
になってきている。
このような技術的背景を最も如実に示す例として、半絶
縁性（高抵抗性）基板中に例えばＳけイオンを注入して
形成した半導体層を動作層とする砒化がリクム染積回路
（Ｇａｐｓ ＩＣ）がある。第１１紘ＧａＡｓ ＩＣを
構成する主たる素子でるるＧａＡｓ電界効果トランジス
タ（ＧａＡｓ ＦＥＴ）の断面図を示すものであり、１
１は半絶縁性ＧａＡｓ基板、１２はイオン注入により形
成したｎ型半導体層、１３．１４．１５は各々ゲート、
ソースドレインの各電極である。このようなＧａＡｓ
ＦＥＴ においてはゲート・ソース間、ゲート・ドレイ
ン間の直列寄生抵抗が大きくなるため、十分好ましい特
性が得られず、それを改善するために第２図のような構
造のＧａＡｓ Ｌｉ’ＥＴ が提案されている。すなわ
ち動作層でキャリア密度プロファイルに変化金つけたも
のであり、ゲート電極１３の両側にギヤリア密度（ドー
ズ敬）か大きく、かつ注入深さの深いｎ１領域２１を設
けている。このような方法においては、ｎｉ１出のゲー
ト・ソース間、ゲート・ドレイン間の抵抗が少さくなＩ
ＪＧａＡｓ ＦＥＴ の特性の改善、ひいてはＧａＡｓ
ＩＣの特性の向上が実現される。
縁性（高抵抗性）基板中に例えばＳけイオンを注入して
形成した半導体層を動作層とする砒化がリクム染積回路
（Ｇａｐｓ ＩＣ）がある。第１１紘ＧａＡｓ ＩＣを
構成する主たる素子でるるＧａＡｓ電界効果トランジス
タ（ＧａＡｓ ＦＥＴ）の断面図を示すものであり、１
１は半絶縁性ＧａＡｓ基板、１２はイオン注入により形
成したｎ型半導体層、１３．１４．１５は各々ゲート、
ソースドレインの各電極である。このようなＧａＡｓ
ＦＥＴ においてはゲート・ソース間、ゲート・ドレイ
ン間の直列寄生抵抗が大きくなるため、十分好ましい特
性が得られず、それを改善するために第２図のような構
造のＧａＡｓ Ｌｉ’ＥＴ が提案されている。すなわ
ち動作層でキャリア密度プロファイルに変化金つけたも
のであり、ゲート電極１３の両側にギヤリア密度（ドー
ズ敬）か大きく、かつ注入深さの深いｎ１領域２１を設
けている。このような方法においては、ｎｉ１出のゲー
ト・ソース間、ゲート・ドレイン間の抵抗が少さくなＩ
ＪＧａＡｓ ＦＥＴ の特性の改善、ひいてはＧａＡｓ
ＩＣの特性の向上が実現される。
しかしながら従来、このようなギヤリア密度プロファイ
ルの異なる動作層を形成するためには、（ａ）に示すよ
うにチャンネル層１２を形成するために、適当なマスク
３１を設けて第１の注入が成される（条件としては加速
電圧： ５０Ｋｅｖ、注入ドーズ：Ｓ！、ドーズｔ ２
Ｘ１０１２ｃｍ−２） 。次ニ、第３図（ｂ）に示すよ
うに適当なマスク３２を設は第２回目の注入（加速電圧
１５０ＫｅＶ、 ）’−スｔ５Ｘ１０’ｃｍ ）が成さ
れ尚濃度領域２１が形成される。
ルの異なる動作層を形成するためには、（ａ）に示すよ
うにチャンネル層１２を形成するために、適当なマスク
３１を設けて第１の注入が成される（条件としては加速
電圧： ５０Ｋｅｖ、注入ドーズ：Ｓ！、ドーズｔ ２
Ｘ１０１２ｃｍ−２） 。次ニ、第３図（ｂ）に示すよ
うに適当なマスク３２を設は第２回目の注入（加速電圧
１５０ＫｅＶ、 ）’−スｔ５Ｘ１０’ｃｍ ）が成さ
れ尚濃度領域２１が形成される。
最後に全体をアニールして注入イオンの活性化を行い、
第３図（Ｃ）の如き断面構造をもった半導体動作層かえ
られる。
第３図（Ｃ）の如き断面構造をもった半導体動作層かえ
られる。
以上の如き方法においては、任意のキャリア密度プロフ
ァイルを有する半纏体動作Ｊｒ４に形成することがり能
であるが、イオン注入を２回に曖っで行なわなければな
らない欠点がおった。
ァイルを有する半纏体動作Ｊｒ４に形成することがり能
であるが、イオン注入を２回に曖っで行なわなければな
らない欠点がおった。
（発明の目的）
本発明の目的は従来技術における上記の如き欠点を除去
し、唯１回のイオン注入により２種類以上のキャリア密
度プロファイルをもった半導体動作層を形成できる半尋
体Ｖ装置の製造方法を提供することにある。
し、唯１回のイオン注入により２種類以上のキャリア密
度プロファイルをもった半導体動作層を形成できる半尋
体Ｖ装置の製造方法を提供することにある。
（発明の構成）
本発明によれば、面抵抗基板中にイオン注入法により半
導体動作層晶層を形成して半導体装置を製造する半導体
＊臥の製造方法において、ｎ１１記高抵抗性基板上の所
定の領域に、注入イオンの少なくとも１０％μ上のイオ
ンが通過する犀みを有する絶縁膜パターンを形成し、他
の領域を露出せしめた状態でイオン注入を行い、探さ方
向のキャリア密度プロファイルの異なる半導体動作層晶
層を同時に形成することを特徴とする半導体装置の製造
方法が得られる。
導体動作層晶層を形成して半導体装置を製造する半導体
＊臥の製造方法において、ｎ１１記高抵抗性基板上の所
定の領域に、注入イオンの少なくとも１０％μ上のイオ
ンが通過する犀みを有する絶縁膜パターンを形成し、他
の領域を露出せしめた状態でイオン注入を行い、探さ方
向のキャリア密度プロファイルの異なる半導体動作層晶
層を同時に形成することを特徴とする半導体装置の製造
方法が得られる。
（発明の原理）
本発明は注入イオンに対する絶縁膜の阻止能を利用した
ものであり、絶縁膜の下にはドーズ酸（シートキャリア
密度）が小さくかつ注入深さの浅い半導体動作層が形成
され、露出した領域にはドーズ皆が大きく、注入深さが
深い半導体層が得られることを利用したものでおる。
ものであり、絶縁膜の下にはドーズ酸（シートキャリア
密度）が小さくかつ注入深さの浅い半導体動作層が形成
され、露出した領域にはドーズ皆が大きく、注入深さが
深い半導体層が得られることを利用したものでおる。
（佛Ｉ−中亭実施例〉
以下、本発明の実施例について、図ｔｍ′ｔ−香照して
説明する。
説明する。
第４図（ａ）べｄ）は本発明の一実施例を説明するため
に工程ｊ順に示した断面図である。第４図（ａ）へ（ｄ
） は、１１１出のＧａＡｓ ＬＦＦ！ＪＴ の製造プ
ロセスを示すものであり、まず第４図（ａ） ｉＣ示す
ように絶縁膜例えばアルミニウムナイトライド（Ａ／Ｎ
）から成るパターン４１を通常の方晶抵抗性基板１１の
表面に形成する。この際絶縁膜４１の厚み、長さを各々
１０００ん２μｍとする。
に工程ｊ順に示した断面図である。第４図（ａ）へ（ｄ
） は、１１１出のＧａＡｓ ＬＦＦ！ＪＴ の製造プ
ロセスを示すものであり、まず第４図（ａ） ｉＣ示す
ように絶縁膜例えばアルミニウムナイトライド（Ａ／Ｎ
）から成るパターン４１を通常の方晶抵抗性基板１１の
表面に形成する。この際絶縁膜４１の厚み、長さを各々
１０００ん２μｍとする。
次に、第４図（ｂ）に示すように高抵抗性基板１１に対
しは！垂直の方向から加速電圧１５０ＫｅＶ 、ドーズ
（８ｉＦ）ｉｉ４Ｘ１０”ｃｍ′ ｏ条件Ｔ：イオン注
入法行う。
しは！垂直の方向から加速電圧１５０ＫｅＶ 、ドーズ
（８ｉＦ）ｉｉ４Ｘ１０”ｃｍ′ ｏ条件Ｔ：イオン注
入法行う。
次に、第４図ＣＣ）に示すように、絶縁膜４１を除去し
たのち、再び全曲に７リコ／酸化膜（８ｉ０２）４２を
２０００Ａ 被着せしめ、窒素雰囲中で８５０℃。
たのち、再び全曲に７リコ／酸化膜（８ｉ０２）４２を
２０００Ａ 被着せしめ、窒素雰囲中で８５０℃。
２０分アニール処理をして注入イオンの活性化を行い半
導体動作層１２を得る。
導体動作層１２を得る。
次に、第４図（ｄ）に不すよう（、従来と同じ方法によ
りゲート１３．ソース１４．ドレイン１５の各電極を形
成すればＧａＡｓ ｈ” ＥＴ が完成する。
りゲート１３．ソース１４．ドレイン１５の各電極を形
成すればＧａＡｓ ｈ” ＥＴ が完成する。
このような方法によれば唯１回のイオン注入にだごとき
高性能のＧａＡｓ ｈ’ ＩＴ が実現できる。第５図
はゲート電極下とその両側でのΦヤリアｅｌｆプロファ
イルの概略ヶ示すものであり、横軸ｔは表面からの深さ
で縦軸ｎは午ヤリア濃度全示す。
高性能のＧａＡｓ ｈ’ ＩＴ が実現できる。第５図
はゲート電極下とその両側でのΦヤリアｅｌｆプロファ
イルの概略ヶ示すものであり、横軸ｔは表面からの深さ
で縦軸ｎは午ヤリア濃度全示す。
図において曲線５１はゲート直下でのプロファイルであ
り、１＝０即ち半導体層表向近くにピーク濃度をもち注
入深さは約１０００人 と浅く、なっている。一方向線
５２はソース、およびドレイ／領域での深さ方向キャリ
ア密度プロファイルを示し、ピーク濃度はほぼ同じでも
注入深さは約２００ＯＡとゲート的下の動作層の約２倍
深くなっている。
り、１＝０即ち半導体層表向近くにピーク濃度をもち注
入深さは約１０００人 と浅く、なっている。一方向線
５２はソース、およびドレイ／領域での深さ方向キャリ
ア密度プロファイルを示し、ピーク濃度はほぼ同じでも
注入深さは約２００ＯＡとゲート的下の動作層の約２倍
深くなっている。
この様な構造においてはソース、ドレインの寄生抵抗が
小さく高性能なＧａＡｓ Ｆ’ＥＴ が実現できる。
小さく高性能なＧａＡｓ Ｆ’ＥＴ が実現できる。
以上の実施例はＧａＡ、ｓ Ｆ’ＥＴの製造に本発明を
適用したものであるが、深さ方向のキャリア密度プロフ
ァイルの異なる２種類以上の領域をもつ半導体装置のａ
造に於ては広く適用できる。なお絶縁膜τ通過するイオ
ンの吐を注入イオンの１０％μ上としているのは、これ
が余り少ないと、ドーズ駿（注へ駄）の制御が困難なた
め実用的でなくなるがためである。
適用したものであるが、深さ方向のキャリア密度プロフ
ァイルの異なる２種類以上の領域をもつ半導体装置のａ
造に於ては広く適用できる。なお絶縁膜τ通過するイオ
ンの吐を注入イオンの１０％μ上としているのは、これ
が余り少ないと、ドーズ駿（注へ駄）の制御が困難なた
め実用的でなくなるがためである。
（発明の効果）
以上説明したとおり、本発明によれば、唯１回のイオン
注入により２抽類以上のキャリア密度プロファイル金持
った半導体動作層の形成がβ■能になり特性が優れた半
導体装置を生産性よく製造することができる。
注入により２抽類以上のキャリア密度プロファイル金持
った半導体動作層の形成がβ■能になり特性が優れた半
導体装置を生産性よく製造することができる。
第１図及び第２図はそれぞれイオン注入法を利用して形
成した従来のＧａＡｓ電界効果トランジスタの断面図、
第３図（ａ）−（Ｃ） は第２図に示すＧａＡｓ電界効
果トランジスタの製造方法を説明するために工程順に示
した断面図、第４図（ａ）−（ｄ）は本発明の一実施例
全説明するために工程順に示した断面１ネ１、第５図は
本発明の一実施例の半纏体活性層の午ヤリア密度プロフ
ァイルを示す図である。 １１・・・・・・Ｍ】抵抗性基板、１２・・・・・・半
導体動作層、１３・・・・・・ゲート電極、１４・・・
・・・ソース電極、１５・・・・・・ドレイ／電極、２
１・・・・・・ｉ！ｉＩｉ製度領域、３１，３２・・・
・・・注入マスク、４１・・・・・・絶縁膜、４２・・
・・・・酸化膜、５１，５２・・・・・・キャリア密度
プロファイル。 ￥−１ｆ２１ 事Ｚ面 （〆） （ζ） （ｂ）
成した従来のＧａＡｓ電界効果トランジスタの断面図、
第３図（ａ）−（Ｃ） は第２図に示すＧａＡｓ電界効
果トランジスタの製造方法を説明するために工程順に示
した断面図、第４図（ａ）−（ｄ）は本発明の一実施例
全説明するために工程順に示した断面１ネ１、第５図は
本発明の一実施例の半纏体活性層の午ヤリア密度プロフ
ァイルを示す図である。 １１・・・・・・Ｍ】抵抗性基板、１２・・・・・・半
導体動作層、１３・・・・・・ゲート電極、１４・・・
・・・ソース電極、１５・・・・・・ドレイ／電極、２
１・・・・・・ｉ！ｉＩｉ製度領域、３１，３２・・・
・・・注入マスク、４１・・・・・・絶縁膜、４２・・
・・・・酸化膜、５１，５２・・・・・・キャリア密度
プロファイル。 ￥−１ｆ２１ 事Ｚ面 （〆） （ζ） （ｂ）
Claims (1)
- 高抵抗基板中にイオン注入法により半導体動作結晶層を
形成して半導体装置を製造する半導体装置の製造方法に
おいて、前記高抵抗性基板上の所定の領域に、注入イオ
ンの少なくとも１０％以上のイオンが通過する厚みを有
する絶縁膜パターンを形成し、他の領域を露出せしめた
状態でイオン注入を行い、深さ方向のキャリア密度プロ
ファイルの興なる半導体動作結晶層を同時に形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4984584A JPS60193331A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4984584A JPS60193331A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193331A true JPS60193331A (ja) | 1985-10-01 |
Family
ID=12842401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4984584A Pending JPS60193331A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193331A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310284A (en) * | 1976-07-15 | 1978-01-30 | Siemens Ag | Semiconductor device with schottky barrier electrode and method of producing same |
| JPS58143576A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
-
1984
- 1984-03-15 JP JP4984584A patent/JPS60193331A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310284A (en) * | 1976-07-15 | 1978-01-30 | Siemens Ag | Semiconductor device with schottky barrier electrode and method of producing same |
| JPS58143576A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JPS5999717A (ja) | 半導体装置の製造方法 | |
| CA1237537A (en) | Method of making mosfets using silicate glass layer as gate edge masking for ion implantation | |
| JPS5833716B2 (ja) | シヨツトキ−シヨウヘキガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| JPS60193331A (ja) | 半導体装置の製造方法 | |
| JPH05121681A (ja) | Ｃｍｏｓ回路素子及びｓｏｉｍｏｓｆｅｔの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60136267A (ja) | 半導体装置の製造方法 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPH03157941A (ja) | Ｍｉｓ型半導体装置の製法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS6057676A (ja) | シヨツトキ障壁形電界効果トランジスタの製法 | |
| JPS5914903B2 (ja) | イオン注入法を用いた電界効果型トランジスタの製造方法 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JPS58145161A (ja) | 半導体装置の製造方法 | |
| JPH0449627A (ja) | 化合物半導体装置の製造方法 | |
| JPH0418458B2 (ja) | ||
| JPH0442940A (ja) | 半導体装置の製造方法 | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS63192276A (ja) | 半導体装置の製造方法 | |
| JPH01169962A (ja) | 半導体装置 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH04346442A (ja) | 電界効果型トランジスタの製造方法 |