DE3834063A1 - Schottky-gate-feldeffekttransistor - Google Patents

Schottky-gate-feldeffekttransistor

Info

Publication number
DE3834063A1
DE3834063A1 DE3834063A DE3834063A DE3834063A1 DE 3834063 A1 DE3834063 A1 DE 3834063A1 DE 3834063 A DE3834063 A DE 3834063A DE 3834063 A DE3834063 A DE 3834063A DE 3834063 A1 DE3834063 A1 DE 3834063A1
Authority
DE
Germany
Prior art keywords
ions
channel
region
implantation
schottky gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3834063A
Other languages
English (en)
Inventor
Kazuhiko Ohmuro
Hiroshi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of DE3834063A1 publication Critical patent/DE3834063A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die vorliegende Erfindung betrifftf einen Schottky-Gate- Feldeffekttransistor (der nachfolgend als MESFET bezeichnet wird), der auf einem Verbindungshalbleiter­ substrat, wie beispielsweise einem GaAs-Substrat, ausgebildet ist.
Allgemein hat ein GaAs-MESFET einen Kanal, der durch Dotieren von Donatorionen, wie beispielsweise Si-Ionen, in einer Oberflächenschicht des GaAs-Substrates, sowie mittels einer Wärmebehandlung gebildet wird, eine Schottky-Gate-Elektrode, die auf dem Kanal ausgebildet ist, und einen Source-Bereich sowie einen Drain-Bereich neben dem Kanal, eine Source-Elektrode und eine Drain- Elektrode, die über dem Source-Bereich und dem Drain- Bereich und an den jeweiligen Seiten der Schottky-Gate- Elektrode ausgebildet sind. Um den K-Wert (dessen Definition später folgt) sowie den Wert gm (Steilheit) bei einem üblichen bekannten MESFET zu verbessern, wird mit niedriger Energie und einer hohen Konzentration zum Erzeugen eines Kanals eines Ionenimplantation ausge­ führt, wie in der erweiterten Zusammenfassung der 16. (internationalen) Konferenz (von 1984) über Festkörper­ geräte und Materialien, Kobe, S. 395-398, beschrieben ist. Ionen, wie beispielsweise C-Ionen und O-Ionen, die Trägervernichter werden, werden mit hoher Energie implantiert, um Träger in einem tieferen Bereich des Kanales zu vernichten, um auf diese Weise einen Kanal mit einem steilen Profil zu erzeugen.
Die MESFET mit diesen Strukturen können einen verbesserten K-Wert und eine verbesserte Steilheit gm haben, je­ doch ist dies mit der Auswirkung verbunden, daß die dielektrische Durchbruchspannung (Aushaltespannung) ver­ schlechert wird.
Im Hinblick auf diesen Stand der Technik liegt der vor­ liegenden Erfindung die Aufgabe zugrunde, einen MESFET mit verbessertem K-Wert, verbesserter Leitfähigkeit gm und verbesserter Aushaltespannung zu schaffen.
Diese Aufgabe wird erfindungsgemäß durch einen Schottky- Gate-Feldeffektransistor nach dem Oberbegriff des Patentanspruchs 1 mit den im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmalen gelöst.
Der erfindungsgemäße MESFET hat einen Kanal, der durch Implantation von Donatorionen in einer Oberflächen­ schicht eines Verbindungshalbleitersubstrates und durch Durchführen einer Wärmebehandlung erzeugt wird, und Bereiche, in die Trägervernichter dotiert werden und die jeweilige Konzentrationsspitzen in Bereichen haben, die flacher und tiefer als die Konzentrationsspitzenwerte des Kanals sind.
Aufgrund der Trägervernichter kann die Elektronenkon­ zentration in Bereichen mit Ausnahme desjenigen Bereiches vermindert werden, indem der Konzentrations­ spitzenwert des Kanales vorliegt. Daher kann das Trägerprofil des Kanales steiler ausgestaltet werden.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigt
Fig. 1A bis 1D Querschnittsdarstellungen der jeweiligen Herstellungsschritte eines MESFET gemäß einem Ausführungsbeispiel der Erfindung;
Fig. 2 ein Diagramm der Aushaltespannung des MESFET sowie des K-Wertes;
Fig. 3 ein Diagramm der Quadratwurzel des Drainstromes und der Steilheit gm in Abhängigkeit von der Gate-Spannung; und
Fig. 4A und 4B Diagramme der Trägerprofile in dem MESFET gemäß dem Ausführungsbeispiel der Erfindung.
Wie in Fig. 1D gezeigt ist, hat ein MESFET gemäß der vorliegenden Erfindung ein Verbindungshalbleitersubstrat, wie beispielsweise ein GaAs-Substrat 1, einen durch Implantieren von Donatorionen in der Oberflächen­ schicht des Substrates 1 und mittels Durchführen einer Wärmebehandlung erzeugten Kanal 3, einen ersten Bereich 2, der durch Implantation von Ionen, die Trägervernichter werden, erzeugt wird, und eine Konzentrationsspitze in einem flachen Teil als derjenige der Konzentrations­ spitze der Donatorionen des Kanales 3 hat, einen zweiten Bereich 4, der durch Implantation von Ionen ausgebildet wird, die Trägervernichter werden, und eine Konzentrationsspitze in einem Bereich aufweist, der tiefer als die Konzentrationsspitze der Donatorionen des Kanales 3 liegt, einen Source-Bereich 5 a und einen Drain-Bereich 5 b, die auf den jeweiligen Seiten neben dem Kanal 3 ausgebildet sind, eine Source-Elektrode 6 a und eine Drain-Elektrode 6 b auf den jeweiligen Seiten der Schottky-Gate-Elektrode und oberhalb des Source- Bereiches 5 a und das Drain-Bereiches 5 b, und eine Schottky-Gate-Elektrode, die auf dem Kanal ausgebildet ist.
Der MESFET gemäß Fig. 1D kann in der in den Fig. 1A bis 1C gezeigten Art erzeugt werden. Zunächst wird, wie in Fig. 1A gezeigt ist, ein SiN-Film 10 mit einer Dicke von ungefähr 1000 Å auf einem GaAs-Substrat 1 abgeschieden. Dann wird ein Resist oder Abdeckmaterial 11 als Maske verwendet, um ein Ionenimplantieren von C (Kohlen­ stoff) durch den SiN-Film in einen Teil des GaAs-Substrates 1 durchzuführen, der ein Kanal werden soll, wobei eine Implantationsenergie von 50 keV mit einer Dosis von 2×10¹²/cm² zum Erzeugen eines ersten Bereiches 2. Der SiN-Film 10 oberhalb des Bereiches, der der Kanal werden soll, wird entfernt. Wie in Fig. 1B gezeigt ist, werden Si(Silizium)-Ionen direkt in das GaAs-Substrat 1 mit einer Implantationsenergie von etwa 60 keV mit einer Dosis von etwa 7×10¹²/cm² implantiert werden. C(Kohlen­ stoff-)Ionen werden daraufhin mit einer Implantations­ energie von ungefähr 80 keV und mit einer Dosis von ungefähr 1×10¹² zum Erzeugen des n-Typ-Kanales 3 und des zweiten Bereiches 4 implantiert.
Die sich ergebende Struktur ist in Fig. 1B gezeigt. Wie man in Fig. 1B sehen kann, wurde die Elektronenkonzen­ tration an der Oberfläche aufgrund der Tatsache reduziert, daß Kohlenstoff (C) in dem ersten Bereich 2 in die Oberfläche des GaAs-Substrates 2 implantiert worden ist, so daß der Teil mit einer hohen Elektronenkonzen­ tration verschmälert ist, weil der Kohlenstoff (C) in dem zweiten Bereich 4 in den tiefen Teil des Kanales 3 implantiert ist, so daß das Trägerprofil des Kanales steil gestaltet werden kann.
Daraufhin werden der restliche SiN-Film 20 und das Resist 11 entfernt, worauf daraufhin, wie dies in Fig. 1C gezeigt ist, ein Resist 12 auf dem Teil des GaAs-Substrates 1 ausgebildet wird, das der Kanal werden soll und das als Maske für das Ionenimplantieren des Siliciums (Si) mit einer hohen Konzentration verwendet wird, wodurch ein Source-Bereich 5 a des n⁺-Types und ein Drain-Bereich 5 b erzeugt wird. Daraufhin wird ein SiO₂- Film, der nicht gezeigt ist, über das GaAs-Substrat 1 abgelagert, und es wird eine Wärmebehandlung bei unge­ fähr 800°C durchgeführt, um die Bereiche zu aktivieren, in die Ionen implantiert worden sind. Der SiO₂-Film dient der Verhinderung des Verdampfens von Arsen während der Wärmebehandlung.
Als nächstes wird, wie dies in Fig. 1D gezeigt ist, der nicht gezeigte SiO₂-Film entfernt. Anschließend wird ein Anhebeverfahren (Lift-Off-Verfahren) durchgeführt, um AuGe-, Ni- und Au-Filme in der genannten Reihenfolge als Ohm′sches Metall auf dem Source-Bereich 5 a und dem Drain-Bereich 5 b abzuscheiden, um auf diese Weise die Source-Elektrode und die Drain-Elektrode 6 b zu erzeugen. Hieraufhin wird der Gate-Teil des ersten Bereiches 2 dem Ätzen einer Ausnehmung bis zu einer Tiefe von ungefähr 400 Å unterworfen. Das Ätzen der Ausnehmung kann ein Naßätzen unter Verwendung einer Säure als Ätzmittel sein. Daraufhin wird Aluminium (Al) abgeschieden und auf dem mit der Ausnehmung versehenen Teil musterartig mit einer Dicke von ungefähr 4000 Å ausgebildet, um eine Schottky-Gate-Elektrode 7 zu erzeugen. Dies vervollständigt das Verfahren zur Herstellung eines MESFET.
Die Fig. 4A und 4B zeigen das gesamte Trägerprofil der sich ergebenden Struktur. Wie in Fig. 4A gezeigt ist, sind ein erster und ein zweiter Bereich in einem flachen Teil und in einem tiefen Teil ausgebildet, in dem Ionen implantiert werden, die Trägervernichter werden. Demgemäß hat der Kanal ein steiles Trägerprofil, wie dies in Fig. 4B gezeigt ist. Der K-Wert, die Steilheit gm und die Aushaltespannung (Durchbruchspannung) werden hier­ durch erhöht.
Fig. 2 zeigt den K-Wert und die Aushaltespannung des MESFET gemäß dem Ausführungsbeispiel der Erfindung, das beschrieben worden ist, im Vergleich zu MESFETs, die nicht die erfindungsgemäße Struktur haben. Die darge­ stellten Daten betreffen einen MESFET mit einer Gate- Länge von 0,6 µm und einer Gatebreite von 10 µm. Die Aushaltespannung ist definiert als die Spannung, bei der der elektrische Strom 1 mA/mm Gate-Breite zwischen Gate und Drain liest. Der K-Wert ist folgendermaßen definiert:
K = ε µZ/2aL;
hierbei gilt:
ε = die dielektrische Konstante des GaAs im Kanal;
µ = die Trägerbeweglichkeit;
a = die Kanaldicke;
L = die Gate-Länge; und
Z = die Gate-Breite.
Die Darstellung A zeigt das Ergebnis für den MESFET mit dem implantierten Kohlenstoff (C) in der Oberfläche (d. h. dem ersten Bereich) sowie mit dem implantierten Kohlenstoff in dem tiefen Teil (d. h. dem zweiten Bereich). Der K-Wert und die Aushaltespannung sind 164,1 mS/V mm und -14,5 V. Die Darstellung B zeigt das Ergebnis für einen MESFET ohne implantierten Kohlenstoff (C) in der Oberfläche (d. h. ohne den ersten Bereich), jedoch mit implantiertem Kohlenstoff (C) in dem tiefen Teil (d. h. dem zweiten Bereich). Der K-Wert und die Aushalte­ spannung sind 171,6 mS/V mm und -11,6 V. Die Darstellung C zeigt das Ergebnis für den MESFET, der durch Implan­ tation von Silicium (Si) bei 60 keV mit einer Dosis von 5×10¹² (ohne ersten und zweiten Bereich) hergestellt ist. Hier betragen der K-Wert und die Aushaltespannung 144,3 mS/V mm und -15,2 V. Der Vergleich zwischen den Kurven A und B zeigt, daß die Aushaltespannung um 3 V erhöht wird, ohne daß der K-Wert erheblich vermindert wird. Der Vergleich zwischen den Kurven A und C zeigt, daß der K-Wert um 20 mS/V mm erhöht wird, ohne daß die Aushaltespannung erheblich abnimmt.
Fig. 3 zeigt die Steilheit gm und den Drain-Strom als Quadratwurzel I 1/2. Die durchgezogenen Linien zeigen die Charakteristika eines Ausführungsbeispiels der Erfindung entsprechend der Darstellung A in Fig. 2. Die gestrichelten Linien zeigen die Charakteristika des bekannten Transistors entsprechend der Darstellung C in Fig. 2.
Im Betriebspunkt, d. h. bei einer Gate-Spannung von -0,4 V und bei einem Drain-Strom von 225 µA (Id 1/2= 15×10-3 A 1/2) kann die Steilheit um etwa 10% verbessert werden.
Bei den obigen Ausführungsbeispielen werden C-Ionen als Trägervernichter verwendet. Jedoch können O-Ionen (Sauerstoff), B-Ionen (Bor) und andere Ionen, die allge­ mein als Trägervernichter verwendet werden, gleichfalls für die Zwecke der vorliegenden Erfindung mit ähnlicher Wirkung verwendet werden. Der MESFET, der oben beschrieben worden ist, hat eine Ausnehmungsstruktur. Jedoch kann die Erfindung auch auf andere Arten von MESFETs angewendet werden.

Claims (5)

1. Schottky-Gate-Feldeffekttransistor mit:
einem Verbindungshalbleitersubstrat;
einem Kanal, der durch Dotieren von Donatorionen in der Oberflächenschicht des Substrates und durch Durch­ führen einer Wärmebehandlung ausgebildet ist;
einer Schottky-Gate-Elektrode, die über den Kanal ausgebildet ist,
mit einer Source-Elektrode und einer Drain-Elektrode, die an den jeweiligen Seiten der Schottky-Gate- Elektrode ausgebildet sind, gekennzeichnet durch folgende Merkmale:
einen ersten Bereich (2), der durch Implantation von Ionen ausgebildet wird, die Trägervernichter werden und der einen Konzentrationsspitzenwert in einem Teil aufweist, der flacher liegt als der Konzentrations­ spitzenwert der Donatorionen des Kanales; und
einen zweiten Bereich (4), der durch Implantation von Ionen erzeugt wird, die Trägervernichter werden und der einen Konzentrationsspitzenwert in einem Teil hat, der tiefer als der Konzentrationsspitzenwert der Donatorionen des Kanales liegt.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Verbindungshalbleitersubstrat ein Halbleiter­ substrat ist.
3. Transistor nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die in den ersten und zweiten Bereich implantierten Ionen C, O oder B sind.
4. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Verbindungshalbleitersubstrat (1) ein GaAs-Substrat ist; daß die in den ersten und zweiten Bereich (2, 4) implantierten Ionen C-Ionen sind; und daß die Implantation zum Erzeugen des ersten Bereiches (2) mit einer Energie von ungefähr 50 keF bei einer Dosis von ungefähr 2×10¹² und daß die Implantation zur Bildung des zweiten Bereiches (4) mit einer Energie von ungefähr 80 keV bei einer Dosis von 1×10¹² ausgeführt wird.
5. Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Kanal durch Implantation von Si-Ionen mit einer Energie von 60 keV und mit einer Dosis von etwa 7×10¹² ausgeführt wird.
DE3834063A 1987-10-09 1988-10-06 Schottky-gate-feldeffekttransistor Withdrawn DE3834063A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62253542A JPH07118484B2 (ja) 1987-10-09 1987-10-09 ショットキーゲート電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
DE3834063A1 true DE3834063A1 (de) 1989-04-27

Family

ID=17252817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3834063A Withdrawn DE3834063A1 (de) 1987-10-09 1988-10-06 Schottky-gate-feldeffekttransistor

Country Status (5)

Country Link
US (1) US4905061A (de)
JP (1) JPH07118484B2 (de)
KR (1) KR910009037B1 (de)
DE (1) DE3834063A1 (de)
FR (1) FR2621739B1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229637A (en) * 1988-03-14 1993-07-20 Kabushiki Kaisha Toshiba Semiconductor device
US5153703A (en) * 1988-03-14 1992-10-06 Kabushiki Kaisha Toshiba Semiconductor device
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
JPH04326608A (ja) * 1991-04-26 1992-11-16 Sumitomo Electric Ind Ltd 発振回路
US6083781A (en) * 1995-12-20 2000-07-04 The United States Of America As Represented By The United States Department Of Energy Method for manufacturing compound semiconductor field-effect transistors with improved DC and high frequency performance
US6258675B1 (en) * 1997-12-18 2001-07-10 Advanced Micro Devices, Inc. High K gate electrode
KR100385856B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 자기정렬형 게이트 트랜지스터의 제조방법
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
JP4895890B2 (ja) * 2007-03-29 2012-03-14 三菱電機株式会社 横型高耐圧素子を有する半導体装置の製造方法
JP6311480B2 (ja) 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2433839A1 (de) * 1973-07-16 1975-02-06 Western Electric Co Verfahren zum herstellen eines transistors
DE2543654B2 (de) * 1975-09-30 1977-10-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung duenner leitender schichten zur realisierung von im normalzustand ausgeschalteten feldeffekttransistoren
US4193079A (en) * 1978-01-30 1980-03-11 Xerox Corporation MESFET with non-uniform doping
EP0013340A1 (de) * 1978-12-28 1980-07-23 International Business Machines Corporation Widerstand mit verbesserter Durchbruchspannung, hergestellt durch eine doppelte Ionenimplantation in einem Halbleitersubstrat, und dessen Herstellungsverfahren
GB2046993A (en) * 1979-03-29 1980-11-19 Siemens Ag Process for producing an mis-field effect transistor
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
EP0092266A1 (de) * 1982-04-09 1983-10-26 Laboratoires D'electronique Et De Physique Appliquee L.E.P. Verfahren zur Herstellung von Feldeffekttransistoren aus GaAs durch Ionenimplantation und nach diesem Verfahren hergestellte Transistoren
DE2425382C2 (de) * 1973-05-29 1983-12-22 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
EP0112657A2 (de) * 1982-11-29 1984-07-04 Fujitsu Limited Feldeffekttransistor und Verfahren zu seiner Herstellung
US4469528A (en) * 1981-09-18 1984-09-04 U.S. Philips Corporation Method of manufacturing a semiconductor device of GaAs by two species ion implantation
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700978A (en) * 1971-03-18 1972-10-24 Bell Telephone Labor Inc Field effect transistors and methods for making field effect transistors
JPS528231B2 (de) * 1973-11-12 1977-03-08
US4244097A (en) * 1979-03-15 1981-01-13 Hughes Aircraft Company Schottky-gate field-effect transistor and fabrication process therefor
EP0057605B1 (de) * 1981-01-29 1986-10-08 Sumitomo Electric Industries Limited Schottky-Gate-Feldeffekttransistor und Verfahren zu seiner Herstellung
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
JPS59227165A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd シヨツトキ−・ゲ−ト型電界効果トランジスタ
JPS6034073A (ja) * 1983-08-04 1985-02-21 Matsushita Electric Ind Co Ltd ショットキ−ゲ−ト型電界効果トランジスタの製造方法
JPH0654479A (ja) * 1992-07-31 1994-02-25 Matsushita Electric Ind Co Ltd ステッピングモータ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2425382C2 (de) * 1973-05-29 1983-12-22 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE2433839A1 (de) * 1973-07-16 1975-02-06 Western Electric Co Verfahren zum herstellen eines transistors
DE2543654B2 (de) * 1975-09-30 1977-10-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung duenner leitender schichten zur realisierung von im normalzustand ausgeschalteten feldeffekttransistoren
US4193079A (en) * 1978-01-30 1980-03-11 Xerox Corporation MESFET with non-uniform doping
EP0013340A1 (de) * 1978-12-28 1980-07-23 International Business Machines Corporation Widerstand mit verbesserter Durchbruchspannung, hergestellt durch eine doppelte Ionenimplantation in einem Halbleitersubstrat, und dessen Herstellungsverfahren
GB2046993A (en) * 1979-03-29 1980-11-19 Siemens Ag Process for producing an mis-field effect transistor
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
US4469528A (en) * 1981-09-18 1984-09-04 U.S. Philips Corporation Method of manufacturing a semiconductor device of GaAs by two species ion implantation
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
EP0092266A1 (de) * 1982-04-09 1983-10-26 Laboratoires D'electronique Et De Physique Appliquee L.E.P. Verfahren zur Herstellung von Feldeffekttransistoren aus GaAs durch Ionenimplantation und nach diesem Verfahren hergestellte Transistoren
EP0112657A2 (de) * 1982-11-29 1984-07-04 Fujitsu Limited Feldeffekttransistor und Verfahren zu seiner Herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GB-Z: Solid-State Electronics, Vol.11,1968, S.601 *
JP-Z: Japanese J. Appl.Phys., Vol.20, 1981, S.901-907 *
US-Z: IEEE Electron Device Letters, Vol. EDL-5, 1984, S.126-128 *
US-Z: IEEE Transactions on Electron Devices, Vol. ED-29, 1982, S.811-813 *

Also Published As

Publication number Publication date
FR2621739B1 (fr) 1994-03-04
KR910009037B1 (ko) 1991-10-28
US4905061A (en) 1990-02-27
JPH0196964A (ja) 1989-04-14
FR2621739A1 (fr) 1989-04-14
JPH07118484B2 (ja) 1995-12-18
KR890007435A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
DE3752191T2 (de) Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0034729B1 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
EP0005461B1 (de) Metall-Halbleiter-Feldeffekttransistor(MESFET)und Verfahren zu dessen Herstellung
DE261631T1 (de) Integrierter licht-geregelter und licht-geloeschter, statischer induktionsthyristor und sein herstellungsverfahren.
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2725095C2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE3834063A1 (de) Schottky-gate-feldeffekttransistor
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8130 Withdrawal
8125 Change of the main classification

Ipc: H01L 29/812