JPH07118484B2 - ショットキーゲート電界効果トランジスタの製造方法 - Google Patents

ショットキーゲート電界効果トランジスタの製造方法

Info

Publication number
JPH07118484B2
JPH07118484B2 JP62253542A JP25354287A JPH07118484B2 JP H07118484 B2 JPH07118484 B2 JP H07118484B2 JP 62253542 A JP62253542 A JP 62253542A JP 25354287 A JP25354287 A JP 25354287A JP H07118484 B2 JPH07118484 B2 JP H07118484B2
Authority
JP
Japan
Prior art keywords
channel
ion
region
forming
implantation energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62253542A
Other languages
English (en)
Other versions
JPH0196964A (ja
Inventor
和彦 大室
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62253542A priority Critical patent/JPH07118484B2/ja
Priority to US07/253,214 priority patent/US4905061A/en
Priority to DE3834063A priority patent/DE3834063A1/de
Priority to FR888813212A priority patent/FR2621739B1/fr
Priority to KR1019880013178A priority patent/KR910009037B1/ko
Publication of JPH0196964A publication Critical patent/JPH0196964A/ja
Publication of JPH07118484B2 publication Critical patent/JPH07118484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、GaAs基板に形成されたショットキーゲート
電界効果トランジスタ（以下MESFETという）の製造方法
に関するものである。
（従来の技術） 一般に、GaAs MESFETは、GaAs基板の表層にSi等のドナ
ーイオンを注入し熱処理することによって形成されたチ
ャネルと、このチャネル上に形成されたショットキーゲ
ート電極と、このチャネル上であってこのショットキー
ゲート電極の両側に形成されたソース電極及びドレイン
電極とを少なくとも備えて構成されている。従来のMESF
ETの場合、Ｋ値及びgm（相互コンダクタンス）を向上さ
せるために、より低エネルギーで高濃度のイオン注入を
行うことによりチャネルが形成されたり、あるいは文献
Extended abstracts of the 16th（1984 Internationa
l）Conference on Solid State Devices and material
s,Kobe,1984,pp.395−398に記載の如く、ＣやＯ等のキ
ャリヤキラーとなるイオンを高エネルギーでイオン注入
してチャネルの深い部分のキャリヤを殺すことにより、
急峻なプロファイルのチャネルが形成されたりしてい
た。
（発明が解決しようとする問題点） しかしながら、このような構造のMESFETは、Ｋ値及びgm
を向上できるが、Ｋ値及びgmの向上に伴ない、ゲート・
ドレイン間の絶縁破壊耐圧（以下耐圧という）が低下し
てしまうという問題点があった。そこでこの発明の目的
は、Ｋ値,gm及び耐圧が大きい良好なMESFETを提供する
ことにある。
（問題点を解決するための手段） この発明は以上の問題点を解決するために、MESFETを製
造するに際し、化合物半導体の基板を準備し、この基板
の表層であってチャネルとなる部分に選択的に、キャリ
ヤキラーとなるイオンを第１の注入エネルギーでイオン
注入することにより第１領域を形成し、前記チャネルと
なる部分に選択的に、ドナーイオンを前記第１の注入エ
ネルギーよりも大きな第２の注入エネルギーでイオン注
入することによりチャネルを形成し、前記チャネルとな
る部分に選択的に、キャリヤキラーとなるイオンを前記
第２の注入エネルギーよりも大きな第３の注入エネルギ
ーでイオン注入することにより第２領域を形成し、前記
チャネルとなる部分の両側であってこの基板上にソース
電極とドレイン電極とを形成し、前記ソース電極とドレ
イン電極との間であって前記チャネルとなる部分を選択
的にリセスエッチングし、前記リセスエッチング部上に
ショットキーゲート電極を形成するようにしたものであ
る。
（作用） 以上のように本発明によれば、MESFETにおいて、化合物
半導体基板の表層にドナーイオンを注入し熱処理するこ
とにより形成されたチャネルに対し、このチャネルのド
ナーイオンの濃度ピークよりも浅い部分と深い部分に濃
度ピークを有するキャリヤキラーとなるイオンが注入さ
れた領域を設けているので、このキャリヤキラーによっ
て、チャネルの濃度ピーク層以外の部分の電子濃度を減
少させることができ、チャネルのキャリヤプロファイル
をより急峻にすることができる。
（実施例） 第１図（ｄ）は本発明の実施例を説明するためのMESFET
の断面図であり、第１図（ａ）〜（ｃ）はその製造方法
を説明するための工程断面図である。以下、図面を用い
て説明する。
第１図（ｄ）において、１はGaAs基板、２はキャリヤキ
ラーとなるイオンを浅く注入した第１領域、３はチャネ
ル、４はキャリヤキラーとなるイオンを深く注入した第
２領域、5a及び5bはそれぞれソース領域及びドレイン領
域、6a及び6bはそれぞれソース電極及びドレイン電極、
７はショットキーゲート電極である。
この製造方法は、まず第１図（ａ）に示すように、GaAs
基板１上にSiN膜10を1000Å程度厚さに堆積し、レジス
ト11をマスクとしてSiN膜10を通してチャネルとなる部
分のGaAs基板１中にＣ（炭素）を注入エネルギー50ke
V、注入量２×1012dose/cm2の条件でイオン注入するこ
とにより、第１領域２を形成する。次にチャネルとなる
部分のSiN膜10を取り除き、第１図（ｂ）に示すよう
に、Siを注入エネルギー60keV、注入量７×1012dose/cm
2で、Ｃを注入エネルギー80keV、注入量１×1012dose/c
m2で、GaAs基板１に直接イオン注入することによりそれ
ぞれｎ型のチャネル３及び第２領域４を形成する。する
と第１図（ｂ）から理解されるようにGaAs基板１表面に
注入されたＣ（第１領域２）によって、表面の電子濃度
が減少し、またチャネル３の深い部分に打ち込んだＣ
（第２領域４）によって、電子濃度の少ない部分をなく
してチャネル３のキャリヤプロファイルを急峻にするこ
とができる。次に残余のSiN膜10及びレジスト11を除去
した後、第１図（ｃ）に示すように、チャネルとなる部
分のGaAs基板１上にレジスト12を形成し、これをマスク
としてSiを高濃度にイオン注入することにより、n+型の
ソース領域5a及びドレイン領域5bを形成し、GaAs基板１
上全面に図示しないSiO2膜を堆積した後、800℃程度の
温度で熱処理することにより各イオン注入層を活性化さ
せる。次に第１図（ｄ）に示すように、図示しないSiO2
膜を除去した後、ソース領域5a及びドレイン領域5b上に
オーミックメタルとしてAuGe/Ni/Auをリフトオフ法によ
って堆積することによりそれぞれソース電極6a及びドレ
イン電極6bを形成し、さらに第１領域２のゲート部分を
〜400Åリセスエッチングして、このリセスエッチング
部にAlを4000Å程度厚さにパターンニング形成すること
によりショットキーゲート電極７を形成してMESFETを得
ることができる。
以上説明したようにこの発明の実施例によれば、ゲート
長0.6μm,ゲート幅10μｍのMESFETにおいて、ゲート・
ドレイン間にゲート幅1mm当り1mAの電流が流れたときの
電圧を耐圧とした場合、第２図に示すように、表面Ｃを
注入しない（第１領域を設けていない）MESFETのＫ値，
耐圧がそれぞれ171.6mS/V・mm,−11.6Vであるのに対
し、表面Ｃを注入した（第１領域を設けた）MESFETのＫ
値，耐圧はそれぞれ164.1mS/V・mm,−14.5VとＫ値を殆
ど落さずに耐圧を3V向上させている。また、これはSiを
60keV、５×1012dose/cm2のみ注入して同様に作成したM
ESFETのＫ値，耐圧（144.3mS/V・mm,−15.2V）と比べ
て、耐圧を殆ど落さずにＫ値を20mS/V・mm向上させてお
り、その結果第３図に示す様に、ゲート幅10μｍのMESF
ETにおいて、動作点例えばゲート電圧−0.4V,ドレイン
電流225μＡの場合、その相互コンダクタンスgmも10％
程度向上させることができる。
尚、本発明の実施例では、キャリヤキラーとなるイオン
として、Ｃを用いた例を示したが、Ｏ（酸素）、Ｂ（ホ
ウ素）等他の一般に用いられているキャリヤキラーとな
るイオンを用いても同様の効果を得ることができる。ま
たリセス構造のMESFETについて説明したが、他の構造の
MESFETにも利用することができる。
（発明の効果） 以上詳細に説明したように、本発明によれば、第４図
（ａ）に示されるように、キャリヤキラーとなるイオン
を浅く注入した第１領域と深く注入した第２領域を設け
たので、チャネルは第４図（ｂ）に示すように深さ方向
に急峻なキャリヤプロファイルが得られる。
従って、Ｋ値，相互コンダクタンスgm及び耐圧の総合性
能がより優れたMESFETを容易に実現することができる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の実施例を説明するため
のMESFETの工程断面図、第２図はMESFETの耐圧とＫ値の
関係を示す図、第３図はMESFETの 相互コンダクタンスgmとゲート電圧との関係を示す曲
線、第４図（ａ）及び（ｂ）は本発明実施例のMESFETに
おけるキャリヤプロプァイルを示す図である。 １……GaAs基板、２……第１領域、３……チャネル、４
……第２領域、5a……ソース領域、5b……ドレイン領
域、6a……ソース電極、6b……ドレイン電極、７……ゲ
ート電極、10……SiN膜、11……レジスト。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】化合物半導体の基板を準備する工程と、 該基板の表層であってチャネルとなる部分に選択的に、
    キャリヤキラーとなるイオンを第１の注入エネルギーで
    イオン注入することにより第１領域を形成する工程と、 前記チャネルとなる部分に選択的に、ドナーイオンを前
    記第１の注入エネルギーよりも大きな第２の注入エネル
    ギーでイオン注入することによりチャネルを形成する工
    程と、 前記チャネルとなる部分に選択的に、キャリヤキラーと
    なるイオンを前記第２の注入エネルギーよりも大きな第
    ３の注入エネルギーでイオン注入することにより第２領
    域を形成する工程と、 前記チャネルとなる部分の両側であって該基板上にソー
    ス電極とドレイン電極とを形成する工程と、 前記ソース電極とドレイン電極との間であって前記チャ
    ネルとなる部分を選択的にリセスエッチングすることに
    よりリセスエッチング部を形成する工程と、 前記リセスエッチング部上にショットキーゲート電極を
    形成する工程とを備えてなることを特徴とするショット
    キーゲート電界効果トランジスタの製造方法。
JP62253542A 1987-10-09 1987-10-09 ショットキーゲート電界効果トランジスタの製造方法 Expired - Lifetime JPH07118484B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62253542A JPH07118484B2 (ja) 1987-10-09 1987-10-09 ショットキーゲート電界効果トランジスタの製造方法
US07/253,214 US4905061A (en) 1987-10-09 1988-10-04 Schottky gate field effect transistor
DE3834063A DE3834063A1 (de) 1987-10-09 1988-10-06 Schottky-gate-feldeffekttransistor
FR888813212A FR2621739B1 (fr) 1987-10-09 1988-10-07 Transistor a effet de champ a grille schottky
KR1019880013178A KR910009037B1 (ko) 1987-10-09 1988-10-08 쇼트키이(Schottky)게이트 전계효과트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62253542A JPH07118484B2 (ja) 1987-10-09 1987-10-09 ショットキーゲート電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH0196964A JPH0196964A (ja) 1989-04-14
JPH07118484B2 true JPH07118484B2 (ja) 1995-12-18

Family

ID=17252817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62253542A Expired - Lifetime JPH07118484B2 (ja) 1987-10-09 1987-10-09 ショットキーゲート電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4905061A (ja)
JP (1) JPH07118484B2 (ja)
KR (1) KR910009037B1 (ja)
DE (1) DE3834063A1 (ja)
FR (1) FR2621739B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229637A (en) * 1988-03-14 1993-07-20 Kabushiki Kaisha Toshiba Semiconductor device
US5153703A (en) * 1988-03-14 1992-10-06 Kabushiki Kaisha Toshiba Semiconductor device
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
JPH04326608A (ja) * 1991-04-26 1992-11-16 Sumitomo Electric Ind Ltd 発振回路
US6083781A (en) * 1995-12-20 2000-07-04 The United States Of America As Represented By The United States Department Of Energy Method for manufacturing compound semiconductor field-effect transistors with improved DC and high frequency performance
US6258675B1 (en) * 1997-12-18 2001-07-10 Advanced Micro Devices, Inc. High K gate electrode
KR100385856B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 자기정렬형 게이트 트랜지스터의 제조방법
KR100604870B1 (ko) 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
JP4895890B2 (ja) * 2007-03-29 2012-03-14 三菱電機株式会社 横型高耐圧素子を有する半導体装置の製造方法
JP6311480B2 (ja) 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700978A (en) * 1971-03-18 1972-10-24 Bell Telephone Labor Inc Field effect transistors and methods for making field effect transistors
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
SE405526B (sv) * 1973-07-16 1978-12-11 Western Electric Co Transistor och sett for dess tillverkning
JPS528231B2 (ja) * 1973-11-12 1977-03-08
DE2543654C3 (de) * 1975-09-30 1978-06-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung dünner leitender Schichten zur Realisierung von im Normalzustand ausgeschalteten Feldeffekttransistoren
US4193079A (en) * 1978-01-30 1980-03-11 Xerox Corporation MESFET with non-uniform doping
FR2445617A1 (fr) * 1978-12-28 1980-07-25 Ibm France Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication
US4244097A (en) * 1979-03-15 1981-01-13 Hughes Aircraft Company Schottky-gate field-effect transistor and fabrication process therefor
DE2912535C2 (de) * 1979-03-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines MIS-Feldeffekt-Transistors mit einstellbarer, extrem kurzer Kanallänge
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
EP0057605B1 (en) * 1981-01-29 1986-10-08 Sumitomo Electric Industries Limited A schottky-barrier gate field effect transistor and a process for the production of the same
FR2513439B1 (fr) * 1981-09-18 1985-09-13 Labo Electronique Physique Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
FR2525028A1 (fr) * 1982-04-09 1983-10-14 Chauffage Nouvelles Tech Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus
EP0112657B1 (en) * 1982-11-29 1990-06-20 Fujitsu Limited Field effect transistor and process for fabricating it
JPS59227165A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd シヨツトキ−・ゲ−ト型電界効果トランジスタ
JPS6034073A (ja) * 1983-08-04 1985-02-21 Matsushita Electric Ind Co Ltd ショットキ−ゲ−ト型電界効果トランジスタの製造方法
JPH0654479A (ja) * 1992-07-31 1994-02-25 Matsushita Electric Ind Co Ltd ステッピングモータ

Also Published As

Publication number Publication date
FR2621739B1 (fr) 1994-03-04
KR910009037B1 (ko) 1991-10-28
US4905061A (en) 1990-02-27
JPH0196964A (ja) 1989-04-14
DE3834063A1 (de) 1989-04-27
FR2621739A1 (fr) 1989-04-14
KR890007435A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
US4680603A (en) Graded extended drain concept for reduced hot electron effect
US4859620A (en) Graded extended drain concept for reduced hot electron effect
JPH01133375A (ja) 自己整合ゲートを備えるｍｅｓｆｅｔの製造方法
EP0198336B1 (en) Hybrid extended drain concept for reduced hot electron effect
JPH07118484B2 (ja) ショットキーゲート電界効果トランジスタの製造方法
US4691433A (en) Hybrid extended drain concept for reduced hot electron effect
US5877047A (en) Lateral gate, vertical drift region transistor
JP3034546B2 (ja) 電界効果型トランジスタの製造方法
JPS6352479A (ja) ＧａＡｓ電界効果型トランジスタ及びその製造方法
JPS6034073A (ja) ショットキ−ゲ−ト型電界効果トランジスタの製造方法
JPS6223175A (ja) 半導体装置の製造方法
JP2002246397A (ja) 炭化珪素半導体装置及びその製造方法
JPS6332273B2 (ja)
JP3113689B2 (ja) 半導体装置
JPH03280552A (ja) 電界効果トランジスタの製造方法
JP3038720B2 (ja) 電界効果トランジスタの製造方法
JP2001511601A (ja) 電界効果により制御される半導体構成素子の作製方法
JPS641944B2 (ja)
JPS6356959A (ja) 電界効果トランジスタの製造方法
JP2867422B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH024137B2 (ja)
JPS62171165A (ja) 電界効果トランジスタ
JPH0217935B2 (ja)
JPS587070B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS62145779A (ja) 電界効果トランジスタ