JPS6242568A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS6242568A JPS6242568A JP18218085A JP18218085A JPS6242568A JP S6242568 A JPS6242568 A JP S6242568A JP 18218085 A JP18218085 A JP 18218085A JP 18218085 A JP18218085 A JP 18218085A JP S6242568 A JPS6242568 A JP S6242568A
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- type layer
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタの製造方法に関するもの
である。
である。
従来の技術
ｌ１１−Ｖ化合物半導体よりなる電界効果トランジスタ
（ＦＩＴ）はＳｉに比べて高速動作が可能なため、ＵＨ
Ｆ、Ｓ１’ｉＦ帯のデバイスとして、広く応用されてい
る。そしてこのＦＥＴの製造にあたっては、経済性や量
産に優れたイオン注入法の導入が進められている。（参
考文献米国特許２．７８７，５６４号） 第２図に従来例としてＧａ Ａｓ基板上にＳｉイオン注
入法を用いて形成したＦＥＴの一例を示す。
（ＦＩＴ）はＳｉに比べて高速動作が可能なため、ＵＨ
Ｆ、Ｓ１’ｉＦ帯のデバイスとして、広く応用されてい
る。そしてこのＦＥＴの製造にあたっては、経済性や量
産に優れたイオン注入法の導入が進められている。（参
考文献米国特許２．７８７，５６４号） 第２図に従来例としてＧａ Ａｓ基板上にＳｉイオン注
入法を用いて形成したＦＥＴの一例を示す。
同図において２１はｎ形活性層、２２は半絶縁性Ｇａ
Ａｓ基板、２３はｎ領域でそれぞれソース領域。
Ａｓ基板、２３はｎ領域でそれぞれソース領域。
ドレイン領域である。２４はソース電極、２５はドレイ
ン電極、２６はゲート電極である。この構成において、
ｎ形活性層２１は、そのプロファイルが急峻であること
が望ましく、また厚さが比較的薄くなるように設計され
ている。
ン電極、２６はゲート電極である。この構成において、
ｎ形活性層２１は、そのプロファイルが急峻であること
が望ましく、また厚さが比較的薄くなるように設計され
ている。
発明が解決しようとする問題点
しかしながら第２図に示したＦＥＴではゲート電極２６
と、ソース電極２４との間の領域のシート抵抗Ｐｓが高
いため、ソース抵抗Ｒｓが高くなｍａ す、ＦＥＴの相互・ンダクタンスｇｍは＊ ＋Ｒｓ ０
ｇｍ。
と、ソース電極２４との間の領域のシート抵抗Ｐｓが高
いため、ソース抵抗Ｒｓが高くなｍａ す、ＦＥＴの相互・ンダクタンスｇｍは＊ ＋Ｒｓ ０
ｇｍ。
の式によって本来のｇｍＱより低下する。このため、本
構造では低雑音ＦＩＴを実現することはできなかった。
構造では低雑音ＦＩＴを実現することはできなかった。
問題点を解決するための手段
上記問題点を解決するため、本発明の電界効果トランジ
スタの製造方法は、ゲート・ソース間の領域に誘電体薄
膜を通して高濃度不純物注入を行うとともに、ソース・
ドレインコンタクト部では誘電体薄膜に開口部を設けて
高濃度不純物注入を行うものである。
スタの製造方法は、ゲート・ソース間の領域に誘電体薄
膜を通して高濃度不純物注入を行うとともに、ソース・
ドレインコンタクト部では誘電体薄膜に開口部を設けて
高濃度不純物注入を行うものである。
作用
この構成によって、ゲート・ソース間の領域に浅い高濃
度不純物層が形成され、シート抵抗Ｐｓが下がるととも
に、ソース・ドレインコンタクト部には深い高濃度不純
物層が形成されてコンタクト抵抗が下がり、その結果、
ソース抵抗Ｒｓの小さい優れた特性のＦＥでの製造が可
能となる。
度不純物層が形成され、シート抵抗Ｐｓが下がるととも
に、ソース・ドレインコンタクト部には深い高濃度不純
物層が形成されてコンタクト抵抗が下がり、その結果、
ソース抵抗Ｒｓの小さい優れた特性のＦＥでの製造が可
能となる。
実施例
第１図は本発明の一実施例を示す工程図で、Ｇ＆人ｓ
ＦＥＴの製造工程を示すものである。
ＦＥＴの製造工程を示すものである。
第１図＆のごとくｎ形層１２が形成されたＧａＡｓ基板
１１の表面に８１０２膜１３を形成し、ソース・ドレイ
ンコンタクト部に開口部１４を設ける。（第１図ｂ）そ
の後、素子分離領域をフォトレジスト１５で覆ったのち
、Ｓｉを高濃度イオン注入すると、開口部１４には深い
１層１７が形成されるが、５ｉ０２膜の下は５ｉ０２膜
を通じての注入となるため浅い１層が形成される（第１
図Ｃ）。この時、Ｓｉイオンの加速電圧を適当に設定す
ればｎ層の厚さをｎ層よりも薄くできる。本発明では、
ｎ層の形成を、開口部を有する５ｉ０２膜を通じて行な
っているため、加速電圧を極端に低くすることなく容易
にｎ層の厚さをｎ層よりも薄くできるとともに、ソース
・ドレインコンタクト部のｎ層は厚くしてコンタクト抵
抗を効果的に下げることができる。次いで、注入不純物
の活性化熱処理を行ない、ソース・ドレイン電極１８．
２０を深いｎ領域上に形成し、５ｉ０２膜で覆われてい
た部分にｎ層層を貫通する凹部を設け、ゲート電極１９
を形成する（第１図ｄ）。
１１の表面に８１０２膜１３を形成し、ソース・ドレイ
ンコンタクト部に開口部１４を設ける。（第１図ｂ）そ
の後、素子分離領域をフォトレジスト１５で覆ったのち
、Ｓｉを高濃度イオン注入すると、開口部１４には深い
１層１７が形成されるが、５ｉ０２膜の下は５ｉ０２膜
を通じての注入となるため浅い１層が形成される（第１
図Ｃ）。この時、Ｓｉイオンの加速電圧を適当に設定す
ればｎ層の厚さをｎ層よりも薄くできる。本発明では、
ｎ層の形成を、開口部を有する５ｉ０２膜を通じて行な
っているため、加速電圧を極端に低くすることなく容易
にｎ層の厚さをｎ層よりも薄くできるとともに、ソース
・ドレインコンタクト部のｎ層は厚くしてコンタクト抵
抗を効果的に下げることができる。次いで、注入不純物
の活性化熱処理を行ない、ソース・ドレイン電極１８．
２０を深いｎ領域上に形成し、５ｉ０２膜で覆われてい
た部分にｎ層層を貫通する凹部を設け、ゲート電極１９
を形成する（第１図ｄ）。
以上の実施例で明らかなように、本発明の電界効果トラ
ンジスタの製造方法によれば、ゲートΦソース間に浅い
８層２１があるため、ゲート・ソース間のシート抵抗Ｐ
ｓが下がるとともに、ソース・ドレインコンタクト部に
は深いｎ層層が形成されてコンタクト抵抗が下がり、そ
の結果、ソース抵抗Ｒ８を大幅に低減できる。
ンジスタの製造方法によれば、ゲートΦソース間に浅い
８層２１があるため、ゲート・ソース間のシート抵抗Ｐ
ｓが下がるとともに、ソース・ドレインコンタクト部に
は深いｎ層層が形成されてコンタクト抵抗が下がり、そ
の結果、ソース抵抗Ｒ８を大幅に低減できる。
なお、本実施例では、絶縁膜として５ｉ０２膜を用いた
が、これに限定されることなく、Ｓｉ３Ｎ４膜やＰＳＧ
膜等でもよい。
が、これに限定されることなく、Ｓｉ３Ｎ４膜やＰＳＧ
膜等でもよい。
発明の効果
以上のように本発明は、電界効果トランジスタの製造に
おいて、開口部を有する誘電体薄膜を通じて不純物をイ
オン注入し、前記誘電体形成部にゲート電極を、開口部
にソース・ドレイン電極を形成することによシ、ソース
抵抗の低い優れた高周波特性を有する電界効果トランジ
スタを製造することができ、その実用的効果は大なるも
のがある０
おいて、開口部を有する誘電体薄膜を通じて不純物をイ
オン注入し、前記誘電体形成部にゲート電極を、開口部
にソース・ドレイン電極を形成することによシ、ソース
抵抗の低い優れた高周波特性を有する電界効果トランジ
スタを製造することができ、その実用的効果は大なるも
のがある０
第１図は本発明の一実施例を示す工程断面図、第２図は
、従来の製造法を用いて作られたＦＥＴの一例を示す断
面図である。 １２・・・・・・ｎ型層、１３−−−−−−８ｉＯ２膜
、１６．１７＋ ・・・・・・ｎ層、１８・・・・・・ソース、１９・・
・・・・ゲート、２゜・・・・・・ドレイン。
、従来の製造法を用いて作られたＦＥＴの一例を示す断
面図である。 １２・・・・・・ｎ型層、１３−−−−−−８ｉＯ２膜
、１６．１７＋ ・・・・・・ｎ層、１８・・・・・・ソース、１９・・
・・・・ゲート、２゜・・・・・・ドレイン。
Claims (1)
- 一導電型の半導体層の上に選択的に誘電体膜を形成する
工程と、前記誘電体膜を形成した前記半導体層の上から
前記一導電型の不純物を前記誘電体膜を透過するように
イオン注入する工程と、前記誘電体膜の側部にそれぞれ
ソース電極とドレイン電極を形成する工程と、前記誘電
体膜が形成された部分に前記イオン注入された層を貫通
する深さの凹部を形成する工程と、前記凹部の底部にゲ
ート電極を形成する工程とをそなえたことを特徴とする
電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218085A JPS6242568A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218085A JPS6242568A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242568A true JPS6242568A (ja) | 1987-02-24 |
Family
ID=16113738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18218085A Pending JPS6242568A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242568A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099478A (ja) * | 1973-12-28 | 1975-08-07 | ||
| JPS5310284A (en) * | 1976-07-15 | 1978-01-30 | Siemens Ag | Semiconductor device with schottky barrier electrode and method of producing same |
| JPS6085567A (ja) * | 1983-10-17 | 1985-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ |
-
1985
- 1985-08-20 JP JP18218085A patent/JPS6242568A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099478A (ja) * | 1973-12-28 | 1975-08-07 | ||
| JPS5310284A (en) * | 1976-07-15 | 1978-01-30 | Siemens Ag | Semiconductor device with schottky barrier electrode and method of producing same |
| JPS6085567A (ja) * | 1983-10-17 | 1985-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528420B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63304657A (ja) | 半導体装置の製造方法 | |
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| JPS58147074A (ja) | 金属酸化物半導体トランジスタデバイス及びその製法 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH03280437A (ja) | 半導体装置およびその製造方法 | |
| JPS6242568A (ja) | 電界効果トランジスタの製造方法 | |
| JP2515524B2 (ja) | 絶縁ゲ―ト電界効果トランジスタの製造方法 | |
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| JP2611363B2 (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
| JPH03214740A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03132077A (ja) | 半導体装置とその製造方法 | |
| JPS6242567A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62296566A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6332273B2 (ja) | ||
| JPH0457097B2 (ja) | ||
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100209478B1 (ko) | 금속 절연 반도체형 전계 효과 트랜지스터를 제조하는 방법 | |
| JPS6136974A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0245340B2 (ja) | ||
| JPH0365026B2 (ja) | ||
| JPH04286128A (ja) | 半導体装置及びその製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 |