NL7902878A - Werkwijze ter vervaardiging van een halfgeleider- inrichting. - Google Patents

Werkwijze ter vervaardiging van een halfgeleider- inrichting. Download PDF

Info

Publication number
NL7902878A
NL7902878A NL7902878A NL7902878A NL7902878A NL 7902878 A NL7902878 A NL 7902878A NL 7902878 A NL7902878 A NL 7902878A NL 7902878 A NL7902878 A NL 7902878A NL 7902878 A NL7902878 A NL 7902878A
Authority
NL
Netherlands
Prior art keywords
silicon
layer
pattern
oxidation
oxide
Prior art date
Application number
NL7902878A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL7902878A priority Critical patent/NL7902878A/nl
Publication of NL7902878A publication Critical patent/NL7902878A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H01L29/76875—Two-Phase CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Description

è. 4 N.V. Philips· Gloeilampenfabrieken te Eindhoven.
13Λ.79 1 PHN 9^1¾
Werkwijze ter vervaardiging van een halfgeleiderinrichting.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op het oppervlak van althans een deel van een halfge-leidergebied van silicium een isolerende laag wordt aange-5 bracht, op welke isolerende laag een siliciumlaag wordt aangebracht die met behulp van een maskeringslaag in een patroon wordt geëtst, waarna het vrijliggende oppérvlak van het siliciumpatroon door thermisch oxyderen van een silici-umoxydelaag wordt voorzien, tijdens welke oxydatie het onder 10 de isolerende laag gelegen siliciumgebied nagenoeg niet wordt geoxydeerd.
De uitvinding heeft voorts betrekking op een halfgeleiderinrichting, vervaardigd door toepassing van de werkwijze .
15 Een werkwijze van de beschreven soort is bekend uit de Nederlandse octrooiaanvrage 7116013· Bij deze bekende werkwijze wordt op het siliciumgebied een isolerende laag van oxydatieverhinderend materiaal, bijvoorbeeld een, desgewenst op en/of onder een dunne oxydelaag gelegen sili-20 ciumnitridelaag aangebracht. Deze isolerende laag verhindert tijdens de thermische oxydatie van het er op aangebrachte siliciumpatroon de oxydatie van het aan weerszijden van het patroon gelegen siliciumoppervlak. Daardoor kan zonder bezwaar het siliciumpatroon voorzien worden van een relatief dikke oxydelaag, hetgeen van belang kan zijn bijvoorbeeld 7 0 fl 9 7(? I * 13.^.79 2 PHN 9414 wanneer het siliciumpatroon door deze oxydelaag van een erboven gelegen geleider moet worden geïsoleerd, of wanneer het geoxydeerde siliciumpatroon als etsmasker voor het etsen van contactvensters in de isolerende laag moet worden 5 gebruikt.
In de praktijk stuit de genoemde toepassing van een siliciumnitridelaag echter vaak op bezwaren. Zo kan, in het bijzonder bij MOS-transistoren, ladingsinjectie vanuit het siliciumsubstraat in de nïtridelaag aan de zij-' 10 de van de afvoerzone, waar de veldsterkte hoog is, de drem-pelspanning veranderen. Ook is het, wanneer het siliciumpatroon als stuurelektrode van een veldeffektinrichting wordt gebruikt, vaak moeilijk om de combinatie van de siliciumnitridelaag met de onderliggende oxydelaag en eventuele 15 verdere lagen, die tezamen de genoemde isolerende laag vormen, de voor de stuurelektrode-isolatie gewenste geringe dikte te geven. Verder is het moeilijk, om bij samengestelde oxyde-nitridelagen het aantal oppervlaktetoestanden en interface-toestanden even laag te houden als wanneer alléén 20 een silicium-oxydelaag wordt gebruikt. Bovendien zijn, in het geval dat contactvensters in de isolerende laag boven het niet-geoxydeerde siliciumgebied moeten worden geëtst, voor het verwijderen van samengestelde oxyde-nitridelagen meerdere etsstappen vereist.
25 Opgemerkt wordt verder, dat uit het Duitse octrooi- schrift 2250129 een werkwijze bekend is voor het vormen van oxydelagen van verschillende dikte op een siliciumoppervlak, door vóór de oxydatie plaatselijk oxydatie bevorderende en plaatselijk oxydatieremmende ionen in het oppervlak te im-30 planteren. Een toepassing van deze werkwijze voor het verkrijgen van een relatief dikke oxydelaag op een siliciumpatroon dat door een dunne oxydelaag van een onderliggend siliciumgebied wordt gescheiden, zonder daarbij dit siliciumgebied merkbaar te oxyderen is echter aan dit octrooi-35 schrift niet te ontlenen.
De uitvinding beoogt onder meer, een werkwijze aan te geven voor het vervaardigen van een halfgeleiderin-richting voorzien van een door een isolerende laag van het 7902878 * * 13.^.79 3 PHN 9ΗλΚ onderliggende halfgeleideroppervlak gescheiden, geoxydeerd siliciumpatroon zonder de noodzaak van het neerslaan van een siliciumnitride bevattende laag.
Een werkwijze van de in de aanhef beschreven S soort is volgens de uitvinding daardoor gekenmerkt, dat een isolerende laag van siliciumoxyde wordt aangebracht en dat na het in patroon etsen van de siliciumlaag en vóór de thermische oxydatie in aanwezigheid van althans een deel van de maskeringslaag via de isolerende laag door ionen-10 implantatie in het oppervlak van het siliciumgebied aan weerszijden van het siliciumpatroon oxydatieremmende ionen worden aangebracht, waarbij de op het siliciumpatroon aanwezige delen van de maskeringslaag tegen deze implantatie maskeren.
15 Opgemerkt dient te worden, dat onder ionenimplan tatie in deze aanvraag mede begrepen wordt een bij deze implantatie behorende thermische nabehandeling (z.g."annealen"). De oxydatieremmende ionen kunnen bijvoorbeeld onder omstandigheden eerst tijdens deze thermische nabehandeling door 20 diffusie in het siliciumgebied doordringen.
Door toepassing van een ionenbombardement op de beschreven wijze kan het gebruik van siliciumnitride bevattende lagen met de eerder beschreven daaraan verbonden nadelen worden vermeden, terwijl toch alle voordelen met be-25 trekking tot zelf-uitrichting behouden blijven.
De uitvinding kan in principe worden toegepast onder gebruikmaking van elk gewenst oxydatieremmend ion.
Bij voorkeur echter gebruikt men stikstofionen, die niet als donor of als acceptor werken en zeer goede oxydatie-30 remmende eigenschappen hebben. Met voordeel wordt verder een zodanige implantatie-energie gekozen, dat de maximum-concentratie van de oxydatieremmende ionen zich binnen een afstand van ongeveer 20 nm van het grensvlak tussen de isolerende oxydelaag en het siliciumgebied,hetzij in 35 het siliciumgebied of in de oxydelaag, bevindt. De concentratie van de geïmplanteerde oxydatieremmende ionen aan het grensvlak tussen de isolerende oxydelaag en het sili- 21 ciumgebied bedraagt bij voorkeur tenminste 10 ionen per 790 2 8 78 * < % 13.^.79 ^ PHN 9k14 3 cm , teneinde een effektieve oxydatieremmende werking te verkrijgen.
De afremming van de thermische oxidatie van silicium door implantatie van bijvoorbeeld stifstofionen is veel effek-5 tiever wanneer de stikstofionen in of door een SiO^ laagje worden geïmplanteerd, zodanig dat de range van de implantatie in de buurt van het Si/SiO^ grensvlak ligt, dan wanneer dezelfde implantatie met dezelfde ionendosis wordt toegepast op onbedekt silicium,, of op; silic,ium dat.bedekt is met · 10 een laagje SiOg dat dun is ten opzichte van de range van de implantatie.
Een verdere voorkeursuitvoering van de werkwijze volgens de uitvinding is daardoor gekenmerkt, dat het sili-ciumgebied voorzien wordt van een althans ten dele in het 15 gebied verzonken oxydepatroon, dat een deel van het sili- ciumgebied omringt, op welk deel de isolerende laag van si-liciumoxyde wordt aangebracht, en dat het siliciumpatroon gedeeltelijk op het verzonken oxydepatroon wordt aangebracht. Deze voorkeursuitvoering geeft'niet alleen een grote pak-20 kingsdichtheid doch maakt ook een grotere mate van zelf- uitrichting mogelijk, in het bijzonder in het geval dat in de isolerende laag contactvensters worden geëtst. Daarbij kunnen dan met voordeel het verzonken oxydepatroon en/of het geoxydeerde siliciumpatroon als etsmasker worden ge-25 bruikt.
De uitvinding zal nader beschreven worden aan de hand van enkele uitvoeringsvoorbeelden en de tekening, waarin Figuur 1 t/m k, 6A t/m 8B, 1OA en 10B schematisch in dwarsdoorsnede een veldeffekttransistor met geïsoleerde 30 stuurelektrode-ionen in opeenvolgende stadia van vervaardiging volgens de uitvinding, Figuur 5 en 9 bovenaanzichten van de veldeffekttransistor in het stadium van Figuur 6A en 6B respektievelijk Figuur 1OA en 1OB tonen,
Figuur 1OC een dwarsdoorsnede overeenkomend met Figuur 1OA 35 toont bij een variant van de werkwijze volgens de uitvinding, Figuur 11 t/m 16 schematisch in dwarsdoorsnede een ladings-gekoppelde inrichting (CCD) tonen in opeenvolgende stadia van vervaardiging volgens de uitvinding, 790 28 78 * * 13-^.79 5 PHN 9^k
Figuur 17 oxydatiekarakteristieken van silicium met en zonder stikstofionenimplantatie toont,
Figuur 18 oxydatiekarakteristieken van door verschillende oxydedikten heen met stikstofionen gebombardeerd silicium 5 toont, en
Figuur 19 schematisch een dwarsdoorsnede door een andere halfgeleiderinrichting toont in een stadium van vervaardiging volgens een variant van de uitvinding.
De figuren zijn schematisch en niet op schaal 10 getekend, waarbij in het bijzonder de afmetingen in de dikterichting sterk zijn overdreven.
De Figuren 1 t/m 10B tonen schematisch opeenvolgende stadia van een eerste uitvoeringsvorm van de werkwijze volgens de uitvinding, waarbij een MOS-transistor wordt vervaardigd.
15 Uitgegaan wordt (zie Fig. 1) van een halfgeleiderlichaam met een halfgeleidergebied 1 van silicium. In dit voorbeeld bestaat het gehele halfgeleiderlichaam uit silicium, hoewel dit geenszins noodzakelijk is. Het siliciumgebied 1 dat in de tekening is weergegeven bestaat bijvoorbeeld uit 20 p-type silicium met een soortelijke weerstand van 30 ohm cm. Het gebied 1 kan bijvoorbeeld een epitaxiale laag zijn, doch kan ook gevormd worden door een homogeen eenkristallijn siliciumplaatje, zoals in het hier besproken geval. Het gebied 1 wordt door selectieve oxydatie voorzien van een oxy-25 depatroon 2, dat een dikte heeft van ongeveer 2^um en over een diepte van ongeveer 1 yum in het gebied 1 is verzonken.
Het oxydepatroon 2 omringt in dit voorbeeld een vierkant deel van het siliciumgebied 1. De omtrek van dit deel is in bovenaanzicht in de figuren 5 en 9 met (a) aangeduid.
30 Het aanbrengen van het oxydepatroon 2 geschiedt op in de halfgeleidertechniek algemeen gebruikelijke wijze, zoals beschreven in Philips Research Reports, Vol.25, 1970, blz. II8-132. De wijze van aanbrengen van dit verzonken oxydepatroon is verder voor de uitvinding van geen belang en 35 zal hier dan ook niet in detail beschreven worden. In plaats van een verzonken oxydepatroon kan ook een oxydepatroon worden aangebracht dat zich niet onder het siliciumoppervlak 3 uitstrekt, bijvoorbeeld door pyrolithisch neerslaan van 7902878 13.^.79 6 PHN 9kIk , t, fc oxyde, of door eerst het gehele oppervlak van een 2yum dikke oxydelaag te voorzien en deze binnen het genoemde vierkante gebied weg te etsen.
Op het oppervlak 3 van het siliciumgebied 1 wordt 5 nu (zie Fig. 2) een isolerende laag k aangebracht, door thermische oxydatie bij 950° in droge zuurstof gedurende 135 minuten. De oxydelaag k heeft een dikte van 0,07y,um.
Daarna wordt (zie. Fig» 3)= op* de isolerende laag k (en ook op het qxydepatroon--2)--een laag"5 van', ptolykris-: ·' 10 tallijn silicium neergeslagen, volgens in de halfgeleider-techniek algemeen gebruikelijke methoden. De siliciumlaag 5 is in dit voorbeeld N-type geleidend, heeft een dikte van bijvoorbeeld 0,5^υ·ΐη en heeft een laagweerstand van ongeveer 30 ohm per vierkant.
15 De siliciumlaag 5 wordt vervolgens door thermische oxydatie voorzien van een 0,2^um dikke laag 6 van silicium-oxyde, zie Fig. k,
Op de plaats waar later een contactvenster op de stuurelektrode van de MOS-transistor zal moeten worden aan-20 gebracht, wordt nu de oxydelaag 6 in dikte gereduceerd tot ongeveer 0,05/um. Daartoe wordt (zie Fig.6a en 6b) de oxydelaag 6 bedekt met een fotolaklaag 75 waarin door belichten en ontwikkelen een venster 8 (zie Figuur 5 en Fig. 6b) wordt gevormd. Figuur 6A geeft schematisch een dwarsdoorsnede vol-25 gens de lijn AA‘, en Figuur 6B geeft schematisch een dwarsdoorsnede volgens de lijn BB’ van Figuur 5 weer. Daarna wordt binnen het venster 8 de oxydelaag 6 tot op een dikte van 0,05y'Um weggeëtst waarna het fotolakmasker 7 wordt verwijderd. Men kan ook binnen het venster 8 de oxydelaag 6 ge-30 heel wegetsen en later door een lichte oxydatie weer een oxydelaag van 0,05yum dikte aanbrengen.
Vervolgens wordt de siliciumlaag 6 met de daarop aanwezige oxydelaag in patroon geëtst. Dit geschiedt op gebruikelijke wijze door met behulp van een fotolakmasker 35 (niet getekend) eerst de oxydelaag 6 en daarna de siliciumlaag 5 plaatselijk weg te etsen. Daarbij kan het fotolakmasker na het etsen van de oxydelaag 6 verwijderd worden, waarna de overblijvende delen van de laag 6 als maskerings- 7902878 13.4.79 7 PHN 94i4 laag voor het in patroon etsen van de siliciumlaag 5 dienen. Men kan ook de fotolaklaag laten zitten tot na het etsen van de siliciumlaag 5· Ofschoon dit niet noodzakelijk is, wordt hierna de oxydelaag 4 aan weerszijden van het 5 siliciumpatroon bij voorkeur dun geëtst, bijvoorbeeld tot 0,035y'Um, zodat de gewenste te implanteren ionendosis aan het siliciumoppervlak gemakkelijk kan worden verkregen.
Na het in patroon etsen van de siliciumlaag 5 en het verwijderen van de fotolaklaag wordt, in aanwezigheid 10 van de op het siliciumpatroon gelegen delen van de oxydelaag 6, het gehele oppervlak gebombardeerd met oxydatie-remmende ionen, in dit voorbeeld stikstofionen (12 )volgens de pijlen 12, met een dosis van 4x101^ moleculaire stikstof . j,. 2 (Ng) ionen per cm en een implantatie-energie van 50 keV.
15 Deze dosis en energie zijn zo gekozen, dat de maximumcon-centratie van de stikstofatomen zich binnen 20 nm van het grensvlak tussen de laag 4 en het gebied 1 bevindt, en zodanig dat de via de isolerende laag 4 in het oppervlak van het siliciumgebied 1 aangebrachte stikstofconcentratie na 20 het uitgloeien (annealen) voor het verminderen van de kris-talschade ter plaatse van het grensvlak 3 tussen de oxydelaag 4 en het onderliggende siliciumgebied 1 tenminste on-21 3 geveer 10 atomen per cm bedraagt. Dit uitgloeien vindt meestal plaats bij 900° a 1000° in stikstof gedurende on-25 geveer 15 minuten, voorafgaand aan de hierna volgende thermische oxydatie. Binnen het door het oxydepatroon 2 omringde deel van het siliciumgebied 1 is de dikte van de op het siliciumpatroon 5 aanwezige oxydelaag 6 zo groot, dat de laag 6 tegen de implantatie maskeert. Daardoor blijven in 30 de doorsnede AA' (Figuur 7A) de stikstofionen 12 (aangeduid door de stippellijn) praktisch alle in het oxyde 6 achter. In de doorsnede BB1 echter, waar de oxydelaag 6 veel dunner is, dringen de stikstofionen door tot in het oppervlak van het siliciumpatroon 5· (Fig.7B).
35 Vervolgens wordt een oxydatie uitgevoerd bij 1000°C in vochtige zuurstof, gedurende ongeveer 90 minuten. Daarbij vormt zich op de blootliggende delen in het siliciumpatroon 5 een oxydelaag 13 ter dikte van ongeveer 0,5yum.
7902878 r * 13.4.79 8 PHN 9kAk
Het onder de isolerende laag 4 gelegen silicium-gebied 1 (Fig. 8a) en het onder het verdunde deel van de oxydelaag 6 liggende deel van het siliciumpatroon 5 (Fig. 8B) worden daarbij nagenoeg niet geoxydeerd, tengevolge van de 5 aangebrachte stikstofionenconcentratie.
De n-type aan- en afvoerzones 14 en 15 (Fig. 8a) kunnen nu worden aangebracht door implantatie van bijvoorbeeld arseenionenv waarbij ·1ΐ&±· geoocydeerda- siliciumpatroon 5, dat onder“ meer "de -stuurelektrode 'vormt', en het -oxyde-10 patroon 2 tegen deze implantatie maskeren, althans in de doorsnede AA* (Fig. 8a). Mocht het dunne gedeelte van de oxydelaag 6 in doorsnede BB' (Fig. 8b) niet tegen deze implantatie maskeren, dan kan daarop vooraf een (niet kritisch) masker, bijvoorbeeld een fotolakmasker, worden aangebracht.
15 Wanneer het siliciumpatroon 5 reeds n-type geleidend is, zoals in dit voorbeeld, is ter plaatse van de doorsnede van Fig. 8B geen maskering nodig.
De volgorde van de arseen- en stikstofimplantaties kan ook worden omgekeerd, zodat na het verwezenlijken 20 van de struktuur volgens Fig. 7A en Fig. 7B eerst de aan- en afvoerzones gevormd worden, en daarna de stikstofimplantatie plaats heeft.
Door een kort etsproces, waarbij geen etsmasker nodig is, worden nu de blootliggende delen van de oxyde-25 laag 4 alsmede het dunne deel van de oxydelaag 6 in doorsnede BB* (Fig. 8b) verwijderd. Daardoor ontstaan contact-gaten 16,17 en 18 voor de aan-en afvoerzones en op de stuur-elektrode. Door opdampen van bijvoorbeeld aluminium en etsen worden vervolgens de aanvosr-, afvoer- en stuurelektrode-30 aansluitingen 19»20 en 21 verwezenlijkt, in Fig. 9 in bovenaanzicht gearceerd aangeduid. Fig. 10A en 10B tonen doorsneden volgens de lijnen AA’ respektievelijk BB' in Figuur 9· Daarmee is de MOS-transistor gereed.
Volgens een variant van de werkwijze kan (zie 35 Fig. 10C), alvorens de metallisering aan te brengen, over het geheel een dikke siliciumoxydelaag 22 bijvoorbeeld door pyrolithisch neerslaan worden aangebracht, waarna in deze laag 22 contactvensters worden geëtst met behulp van 790 2 8 78 13*4.79 9 PHN 94l4 een masker dat niet kritisch is en ten opzichte van de aan-en afvoerzones verschoven mag zijn, zoals in Figuur 10C is aangegeven.
In het beschreven voorbeeld werd voor het in pa-S troon etsen van de siliciumlaag een combinatie van een oxydelaag 6 en een fotolakmasker gebruikt. Dit is echter niet noodzakelijk, en in het volgende voorbeeld, waarin een ladingsgekoppelde inrichting wordt vervaardigd, wordt het siliciumpatroon .verkregen door alleen een fotolakmasker 10 toe te passen.
Ook in dit geval wordt (zie Figuur 11) uitgegaan van een p-type siliciumgebied 31» met een soortelijke weerstand van bijvoorbeeld 30 ohm.cm. Dit gebied wordt, evenals in het vorige voorbeeld, voorzien van een gedeeltelijk in 15 het silicium verzonken oxydepatroon 32, dat een rechthoekig, strookvormig deel van het gebied 1 van het oppervlak omringt. Op het oppervlak 33 wordt een isolerende laag 34 van siliciumoxyde aangebracht, bijvoorbeeld door thermische oxydatie, met een dikte van bijvoorbeeld eveneens 0,07^ΐΐιη.
20 Op de laag jh wordt een geleidende laag 35 van n-type poly-kristallijn silicium neergeslagen, met een dikte van 0,5^nm en een laagweerstand van bijvoorbeeld 20 tot 40 Ohm per vierkant.
Met behulp van een maskeringslaag bestaande uit 25 een op gebruikelijke wijze aangebracht fotolakmasker 36 wordt nu (zie Figuur 12) de siliciumlaag 35 in patroon gebracht; dit patroon bevat een aantal evenwijdige en onderling verbonden stroken.
Vervolgens wordt het oppervlak (zie Fig. 13) on- 30 derworpen aan een bombardement met arseenionen 37» met bij- 1 5 voorbeeld een energie van 150 keV en een dosis van 4x10 2 ionen per cm . De arseenionen dringen door de oxydelaag 34 heen doch worden gemaskeerd door de fotolaklaag 36 en het oxydepatroon 32. Daarbij worden ongeveer 0,35y,um diepe n-35 type zones 38 gevormd in het gebied 1.
Daarna worden, in aanwezigheid van de maskeringslaag 36, via de oxydelaag 34 in het niet door het silicium-patroon 35 bedekte deel van het oppervlak van het gebied 1 790 28 78 ψ > 13.4.79 10 ΡΗΝ 9414 (zie Figpur 14) oxydatieremmende ionen aangebracht volgens de pijlen 39· Dit kunnen weer stikstofionen zijn, met een zodanige energie dat zij wel door de laag 34 maar niet door de fotolaklaag 36 heendringen. Ook is het mogelijk, 5 een energie en een dosis te kiezen waarbij de stikstof-ionen nog niet geheel door de laag 34 dringen, doch wel in een zodanige concentratie en op een zodanige diepte in de laag 34 aanwezig zijn, dat zij bij de bij de implantatie behorende uitgloeibehandeling (na verwijdering, van-het. . 10 fotolakmasker 36) tot in het oppervlak van het gebied 1 diffunderen. Als de laag 34 ongeveer 0,07^um dik is, kan dezelfde dosis en energie als in het voorafgaande voorbeeld worden gebruikt. Ook kunnen de uitgloeitemperatuur en -tijd dezelfde waarde hebben. Bij het uitgloeien wordt tevens de 15 kristalschade gevormd bij het implanteren van de arseen- ionen grotendeels hersteld. De plaats van de geïmplanteerde stikstofatomen aan het oppervlak is in Fig. 14 met de stippellijn 39' aangeduid.
Hierna wordt het vrijliggende oppervlak van het 20 siliciumpatroon 35 door thermisch oxyderen in vochtige zuurstof bij 1000°C gedurende 90 minuten van een 0,5yum dikke oxydelaag 4θ voorzien, zie Figuur 15« Tengevolge van de aanwezigheid van de oxydatieremmende stikstofatomen « 39 worden de niet door het siliciumpatroon 35 bedekte de-25 len van het oppervlak bij dit oxydatieproces nagenoeg niet geoxydeerd, zodat de oxydelaag 34 vrijwel niet in dikte toeneemt.
Na deze thermische oxydatie wordt een tweede geleidende laag aangebracht, bijvoorbeeld eveneens een poly-30 kristallijne siliciumlaag, of een aluminiumlaag, waaruit door fotolithografisch etsen een tweede geleiderpatroon 41 (zie Figuur 16) wordt gevormd. Dit tweede geleiderpatroon bevat eveneens een aantal evenwijdige stroken. Voorafgaand hieraan is eerst nog, onder toepassing van een niet-kritisch 35 fotolakmasker, ter plaatse van de uiterste zones 38 door wegetsen van de oxydelaag 34 het siliciumoppervlak blootgelegd. Daardoor sluit het geleiderpatroon 41 op de uiterste zones 38 aan, en vormt daar de ingang I en de uitgang 7902878 13.4.79 11 PHN 9414 U van de ladingsgekoppelde inrichting, zie Figuur 16. De zo verkregen inrichting is een zogenaamde tweefaze ladingsgekoppelde inrichting (CCD); zowel de elektroden 41 als de elektroden 35 worden om de andere op de klokspanning en 5 op de klokspanning aangesloten, zoals schematisch in
Figuur 16 aangegeven. De werking van deze ladingsgekoppelde inrichting, waarmee informatiedragende ladingspakketten van de ingangsaansluiting I naar de uitgangsaansluiting ü kunnen worden getransporteerd is in de literatuur op vele 10 plaatsen in detail beschreven, zie bijvoorbeeld het boek "Charge Transfer Devices" van C.H. Séquin en M.F. Torapsett, Jiew York 1975» in het bijzonder hoofdstuk III A2, blz. 25 t/m 30, en zal daarom hier niet nader worden besproken aangezien zij verder met de uitvinding geen verband houdt. Opis gemerkt wordt nog dat, wanneer de arseenimplantatie achterwege wordt gelaten, de ladingsgekoppelde inrichting ook kan functioneren, doch dan met meer dan twee klokspanningen.
De uitvinding heeft in dit voorbeeld het belangrijke voordeel dat geen siliciumnitride bevattende laag be-20 hoeft te worden neergeslagen, terwijl toch de isolatie tussen de overlappende stuurelektroden 41 en 35 door een voldoende dikte van de oxydelaag 40 wordt verzekerd, en de laag 34 onder de stuurelektroden dun genoeg (nagenoeg even dik als onder de stuurelektroden35) is, om een efficiënte 25 besturing met niet te hoge klokspanningen mogelijk te maken.
Ofschoon in dit voorbeeld terwille van de duidelijkheid van de tekening slechts een klein aantal stuurelek-troden getekend is, zal dit aantal in werkelijkheid meestal veel groter zijn.
30 De uitvinding is niet beperkt tot de gegeven uit- voeringsvoorbeelden, doch kan worden toegepast in alle gevallen waarbij een geoxydeerd siliciumpatroon moet worden verkregen zonder merkbare oxydatie van het aan weerszijden van dit patroon gelegen siliciumoppervlak. Daarbij kunnen 35 de geometrie van de te vervaardigen inrichting, de dikten van de silicium- en siliciumoxydelagen en de gebruikte do-teringsconcentraties door de vakman naar behoefte worden gekozen.
7902878 13.4.79 12 PHN 9414
Vat betreft de thermische oxydatie wordt opgemerkt dat gebleken is, dat de remmende werking van geïmplanteerde stikstofionen veel sterker is voor een oxydatie in droge zuurstof dan voor een oxydatie in vochtige zuur-5 stof. De oxydatietijden zijn echter in droge zuurstof veel langer. In Figuur 17 is de dikte d van de oxydelaag in ^um op niet-geïmplanteerd n-type polykristallijn silicium met een laagweerstand van 30 Ohm per vierkant- .(curve A) 16 2 en op met een. stikstof ionendosis-.van -ifc. x. 4-0 - .ionen per «en * 10 bij 50 keV geïmplanteerd eenkristallijn silicium dat bij het begin van de oxydatie met een oxydelaag van 0,07yum bedekt is (curve B) weergegeven als functie van de oxydatie-tijd t in minuten, voor een oxydatie in vochtige zuurstof bij 1000° C.
15 Zoals reeds eerder werd opgemerkt, is de oxydatie- remmende werking van geïmplanteerde stikstofatomen veel ef-fektiever wanneer deze ionen door een oxydelaag heen in de onmiddellijke nabijheid van het oxyde-siliciumgrensvlak worden geïmplanteerd, dan wanneer zij direct in het sili-20 cium, of via een ten opzichte van de implantatierange dunne oxydelaag worden geïmplanteerd. Als voorbeeld geeft Figuur 18 de oxydedikte in^um (voor oxydatie in vochtige zuurstof) als functie van de tijd in minuten voor een stik- 1 6 stofionenimplantatie van 55keV bij een dosis van 5x10 25 N* - ionen. Daarbij geeft curve I het geval van implantatie door een 50 nm dikke oxydelaag, en curve II dat van implantatie door een 70 nm dikke oxydelaag weer.
Tenslotte wordt nog opgemerkt, dat herhaalde toepassing van de werkwijze volgens de uitvinding mogelijk is.
30 Zo toont Figuur 19 in dwarsdoorsnede het aanbrengen van overlappende geoxydeerde polykristallijne stuurelektroden 55 en 56, waarbij eerst de elektrode 55 op de beschreven wijze aangebracht en geoxydeerd is, waarna over de oxydelaag 57 heen de tweede elektrode 56 wordt neergeslagen en 35 in patroon gebracht, en onder toepassing van althans een deel van het voor dit in patroon brengen gebruikte masker als implantatiemasker opnieuw stikstofionen 12 naast de elektrode 56 worden geïmplanteerd via de oxydelaag 54, ge- 790 2 8 78 13.4.79 13 PHN 9414 volgd door thermische oxydatie van de elektrode 5^· 5 10 15 20 25 30 35 790 2 8 78

Claims (12)

1. Werkwijze voor het vervaardigen van een halfge-leiderinrichting, waarbij op het oppervlak van althans een deel van een halfgeleidergebied van silicium een isolerende laag wordt aangebracht, op welke isolerende laag een sili- 5 ciumlaag wordt aangebracht die met behulp van een maskerings-laag in een patroon wordt geëtst, waarna het vrijliggende oppervlak van het siliciumpatroon door thermisch oxyderen van een siliciumoxydelaag wordt voorzien, tijdens welke oxydatie het onder de isolerende laag gelegen siliciumgebied 10 nagenoeg niet wordt geoxydeerd, met het kenmerk dat een isolerende laag van siliciumoxyde wordt aangebracht en dat na het in patroon etsen van de siliciumlaag en vóór de thermische oxydatie in aanwezigheid van althans een deel van de maskeringslaag via de isolerende laag door ionenimplantatie 15 in het oppervlak van het siliciumgebied aan weerszijden van het siliciumpatroon oxydatieremmende ionen worden aangebracht, waarbij de op het siliciumpatroon aanwezige delen van de maskeringslaag tegen deze implantatie maskeren.
2. Werkwijze volgens conclusie 1 met het kenmerk dat 20 de oxydatieremmende ionen stikstofionen zijn.
3« Werkwijze volgens conclusie 1 of 2 met het ken merk dat de implantatiedosis en implantatieenergie zo worden gekozen, dat de concentratie van de geïmplanteerde oxydatieremmende ionen aan het grensvlak tussen de isolerende 21 laag en het onderliggende siliciumgebied tenminste 10 790 2 8 78 13.4.79 j5 PHN 9414 3 atomen per cm bedraagt.
4. Werkwijze volgens een der voorgaande conclusies met bet kenmerk dat de oxydatieremmende ionen met een zodanige energie geïmplanteerd worden, dat bun maximum con- 5 centratie zich binnen een afstand van ongeveer 20 nm van het grensvlak tussen de isolerende laag en het silicium-gebied bevindt.
5. Werkwijze volgens een der voorgaande conclusies met het kenmerk dat de siliciumlaag, alvorens deze in pa·?· 10 troon te etsen, door oxydatie van een oxydelaag wordt voorzien.
6. Werkwijze volgens conclusie 5 met het kenmerk dat vervolgens, alvorens de siliciumlaag in patroon te etsen, ter plaatse van een op het te vormen siliciumpatroon aan 15 te brengen contactvenster de oxydelaag over althans een deel van zijn dikte wordt weggeëtst.
7. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat het siliciumgebied voorzien wordt van een althans ten dele in het gebied verzonken oxydepatroon, 20 dat een deel van het siliciumgebied omringt, op welk deel de isolerende laag van siliciumoxyde wordt aangebracht, en dat het siliciumpatroon gedeeltelijk op het verzonken oxydepatroon wordt aangebracht.
8. Werkwijze volgens een der voorgaande conclusies 25 met het kenmerk dat na de oxydatie van het siliciumpatroon in de isolerende laag contactvensters worden geëtst.
9. Werkwijze volgens conclusie 8 met het kenmerk dat bij het etsen van de contactvensters het geoxydeerde siliciumpatroon als etsmasker wordt gebruikt.
9 * N.V. Philips* Gloeilampenfabrieken te Eindhoven. 13.4.79 1H PHN 9414
10. Werkwijze volgens conclusies 8 of 9» met het kenmerk dat bij het etsen van de contactvensters het verzonken oxydepatroon als etsmasker dient.
11. Werkwijze volgens een der conclusies 8,9 en 10 met het kenmerk dat het siliciumpatrooi^de stuurelektrode- 35 struktuur van een veldeffekttransistor met geïsoleerde stuurelektrode vormtalthans een deel van
12. Werkwijze volgens een der conclusies 1 t/m 7 met het kenmerk dat het siliciumpatroon althans een deel van 790 28 78 13.4.79 /6 PHN 9414 de stuurelektrodenstruktuur van een ladingsgekoppelde inrichting vormt. 5 10 15 20 25 30 7902878 35
NL7902878A 1979-04-12 1979-04-12 Werkwijze ter vervaardiging van een halfgeleider- inrichting. NL7902878A (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL7902878A NL7902878A (nl) 1979-04-12 1979-04-12 Werkwijze ter vervaardiging van een halfgeleider- inrichting.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7902878A NL7902878A (nl) 1979-04-12 1979-04-12 Werkwijze ter vervaardiging van een halfgeleider- inrichting.
NL7902878 1979-04-12

Publications (1)

Publication Number Publication Date
NL7902878A true NL7902878A (nl) 1980-10-14

Family

ID=19832973

Family Applications (1)

Application Number Title Priority Date Filing Date
NL7902878A NL7902878A (nl) 1979-04-12 1979-04-12 Werkwijze ter vervaardiging van een halfgeleider- inrichting.

Country Status (1)

Country Link
NL (1) NL7902878A (nl)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496983A1 (fr) * 1980-12-23 1982-06-25 Philips Nv Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
FR2591387A1 (fr) * 1985-12-10 1987-06-12 Thomson Csf Procede de realisation d'un dispositif a transfert de charges et dispositif obtenu par ce procede
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
US4833097A (en) * 1986-05-12 1989-05-23 Butler Alan L Fabrication of MOS-transistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2496983A1 (fr) * 1980-12-23 1982-06-25 Philips Nv Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
DE3150222A1 (de) * 1980-12-23 1982-08-19 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven "verfahren zum herstellen einer halbleitervorrichtung"
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
FR2591387A1 (fr) * 1985-12-10 1987-06-12 Thomson Csf Procede de realisation d'un dispositif a transfert de charges et dispositif obtenu par ce procede
EP0231688A1 (fr) * 1985-12-10 1987-08-12 Thomson-Csf Procédé de réalisation d'un dispositif à transfert de charges, et dispositif obtenu par ce procédé
US4833097A (en) * 1986-05-12 1989-05-23 Butler Alan L Fabrication of MOS-transistors

Similar Documents

Publication Publication Date Title
EP0005720B1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
JP2995539B2 (ja) 半導体素子及びその製造方法
KR920002090B1 (ko) 전계효과 트랜지스터의 제조방법
US6696725B1 (en) Dual-gate MOSFET with channel potential engineering
JPH0334669B2 (nl)
JPH0346976B2 (nl)
US4637128A (en) Method of producing semiconductor device
US4642880A (en) Method for manufacturing a recessed semiconductor device
US4905061A (en) Schottky gate field effect transistor
US4523368A (en) Semiconductor devices and manufacturing methods
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird&#39;s beak
NL7902878A (nl) Werkwijze ter vervaardiging van een halfgeleider- inrichting.
JPS6184868A (ja) 不揮発性半導体記憶装置
GB2074374A (en) Method of making field effect transistors
JPH028456B2 (nl)
JPS61127123A (ja) ダイレクトコンタクトの形成方法
JPS61187277A (ja) 電界効果トランジスタの製造方法
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
JP3397804B2 (ja) 不揮発性メモリの製造方法
JPS6244819B2 (nl)
JP2716719B2 (ja) Ｍｅｓｆｅｔの製造方法
JPS6298780A (ja) 自己整列したＧａＡｓデジタル集積回路の製造方法
JPH0128509B2 (nl)
JPH08204189A (ja) 半導体装置の製造方法
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed