FR2511194A1 - Transistor a effet de champ et procede de fabrication - Google Patents
Transistor a effet de champ et procede de fabrication Download PDFInfo
- Publication number
- FR2511194A1 FR2511194A1 FR8117215A FR8117215A FR2511194A1 FR 2511194 A1 FR2511194 A1 FR 2511194A1 FR 8117215 A FR8117215 A FR 8117215A FR 8117215 A FR8117215 A FR 8117215A FR 2511194 A1 FR2511194 A1 FR 2511194A1
- Authority
- FR
- France
- Prior art keywords
- region
- junction
- conductivity type
- field effect
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 150000001768 cations Chemical class 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- 239000000758 substrate Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011236 particulate material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. UN TRANSISTOR A EFFET DE CHAMP MOS A STRUCTURE VERTICALE COMPREND NOTAMMENT UNE REGION DE DRAIN 12, UNE REGION DE CONDUCTIVITE OPPOSEE 13 FORMANT UNE JONCTION REDRESSEUSE 14 AVEC LA REGION DE DRAIN, UNE SOURCE EN METAL 17 EN CONTACT OHMIQUE AVEC LA REGION DE CONDUCTIVITE OPPOSEE, UNE COUCHE ISOLANTE 18 ET UNE ELECTRODE DE GRILLE 19 CAPABLE D'INDUIRE UN CANAL CONDUCTEUR DANS LA COUCHE SITUEE ENTRE LA SOURCE ET LE DRAIN. APPLICATION AUX TRANSISTORS MOS DE PUISSANCE.
Description
La présente invention concerne de façon générale
un transistor à effet de champ et elle porte plus particu-
lièrement sur un transistor à effet de champ comportant une source en métal, ainsi que sur des procédés de fabrication du transistor.
Un grand nombre d'étapes de masquage et de diffu-
sion sont nécessaires dans la fabrication des transistors à effet de champ tels que des dispositifs de type MOS et VMOS (dispositifs MOS à structure verticale) Le nombre de défauts introduits au cours du processus de fabrication
augmente avec le nombre d'étapes Les défauts rendent géné-
ralement le dispositif inutilisable et réduisent le rende-
ment de fabrication, c'est-à-dire le nombre de dispositifs acceptables formés sur une tranche au cours du processus de
fabrication Ceci augmente naturellement le coût d'un dis-
positif individuel, du fait qu'une partie importante du
coût des dispositifs réside dans la tranche de semiconduc-
teur dans laquelle les dispositifs sont formés.
De plus, le nombre d'étapes augmente les dépenses de traitement en nécessitant du matériel supplémentaire ou une plus longue utilisation du matériel et un travail
supplémentaire La diffusion nécessite du matériel coûteux.
Ainsi, le fait de réduire le nombre de diffusions diminue
le coût des dispositifs à semiconducteurs.
Les dispositifs VMOS classiques comprennent une
région de source formant une jonction avec le corps du dis-
positif qui peut agir avec les régions restantes de façon à former un transistor parasite Ceci introduit des problèmes de dv/dt, des problèmes de fonctionnement de sécurité et
des problèmes de verrouillage.
Un but général de l'invention est d'offrir un transistor à effet de champ et un procédé de fabrication nécessitant un nombre minimal d'étapes de masquage et, dans de nombreux modes de réalisation, aucune étape de diffusion pour fabriquer le dispositif, procurant ainsi des rendements de fabrication élevés et des coûts réduits de main d'oeuvre
comme de matériel.
L'invention a également pour but de réaliser un transistor à effet de champ ayant une source en métal qui
est également utilisée en tant que masque pendant la fabri-
cation du dispositif.
L'invention a également pour but de réaliser un transistor à effet de champ à cellules multiples (transis-
tor de puissance) qui tolère des défauts du masque.
On atteint les buts de l'invention indiqués ci-dessus, ainsi que d'autres, grâ ce à un dispositif à
semiconducteur comprenant un substrat de matière semicon-
ductrice d'un premier type de conductivité, avec un drain formant au moins une première jonction redresseuse avec le substrat Une source en métal est en contact avec le
substrat d'un côté de la jonction et à une certaine distan-
ce de cette dernière Le drain a pour fonction de recueil-
lir les porteurs qui circulent dans un canal induit dans
le substrat entre la source et le drain Une couche isolan-
te située sur la source et la jonction ainsi qu'entre elles est recouverte par une électrode de grille qui induit une
couche d'inversion ou un canal dans le sbstratde semiconduc-
teur, entre la source et la jonction L'invention porte également sur un procédé de fabrication d'un transistor à effet de champ qui comporte l'utilisation de la source en
métal en tant que masque pendant la fabrication du transis-
tor à effet de champ.
L'invention sera mieux comprise à la lecture de
la description qui va suivre de modes de réalisation et en
se référant aux dessins annexés sur lesquels La figure 1 est une représentation en perspective et partiellement en coupe d'un transistor à effet de champ
conforme à un mode de réalisation de l'invention.
Les figures 2 A-2 N montrent les étapes de forma-
tion du dispositif de la figure 1, conformément à un mode
de réalisation de l'invention.
La figure 3 est une coupe d'un transistor à effet de champ correspondant à un autre mode de réalisation de l'invention. La figure 4 est une coupe d'un transistor à effet de champ du type représenté sur la figure 3 qui comporte une région diffusée formant un contact amélioré entre la source
et le substrat.
La figure 5 est une coupe d'un transistor à effet de champ du type représenté sur la figure 3,mais comportant des régions de type de conductivité opposé. Les figures 6 A-6 F représentent un autre dispositif et les étapes de formation de ce dispositif, conformément à un autre mode de réalisation de l'invention La figure 7 est une coupe d'un autre dispositif
faisant appel à l'invention.
Les figures 8 A-8 D montrent l'effet de défauts dans un transistor à effet de champ à cellules multiples
conforme à l'invention.
La figure 1 est une vue en perspective d'un dis
positif conforme à un mode de réalisation de l'invention.
Le dispositif comprend un substrat 11 qui, dans le mode de
réalisation représenté, est constitué par une matière for-
tement dopée, de type p++ Une région 12 légèrement dopée,
p-, du même type de conductivité, est formée sur une surfa-
ce du substrat Une couche 13 légèrement dopée du type de conductivité opposé, n-, forme une jonction 14 avec la région 12 Le corps ou substrat 11 a pour fonction de conduire les porteurs vers l'électrode inférieure 16 Une source en métal 17 est en contact intime avec la couche
13 La source 17 consiste en un métal qui établit un con-
tact ohmique avec la couche 13 Une couche isolante 18
recouvre la totalité de la surface supérieure du disposi-
tif Une couche de grille conductrice 19 est formée sur la couche isolante de façon à s'étendre sur la source 17
et la jonction 14 Cette couche induit dans la région n-
un canal conducteur (couche d'inversion) qui connecte de façon ohmique la source en métal 17 et la couche 12, lorsqu'une tension de grille est appliquée Le dispositif est protégé contre les rayures ou d'autres détériorations analogues par une couche protectrice 21 Une fenêtre
d'électrode de source 22 est formée dans la matière isolan-
te 21, la grille 19 et la couche isolante 18 Ceci permet d'établir un contact conducteur avec la source 17 Une fenêtre de grille 23 est formée dans la couche isolante 21 pour établir une connexion d'électrode avec la couche de grille 19 Un contact de drain 16 établit un contact ohmique
avec le substrat 11.
On fait fonctionner le dispositif en appliquant une tension entre les électrodes de source et de drain et en commandant la circulation des porteurs dans le canal induit, en faisant varier la tension sur la grille 19 qui forme un canal d'appauvrissement dans la couche 13 On notera qu'un canal est induit dans la couche 13 aussi bien au niveau du sillon qu'au niveau des côtés en pente On voit clairement que le dispositif diffère d'un transistor à effet de champ classique dans la mesure o il comporte seulement des régions de matière semiconductrice de type n et p formant une seule jonction, et une source en métal Ceci diffère du transistor à effet de champ normal
qui comprend trois régions et deux jonctions.
On voit que le conducteur de grille s'étend sur les côtés de la structure mésa et forme une plaque de champ qui induit également un canal Lorsque le potentiel
de grille est égal au potentiel de la source, ce conduc-
teur fait fonction de plaque de champ Lorsqu'il est porté à un potentiel négatif, pour un dispositif à canal p-,
on obtient un dispositif MOS avec un seuil et des caracté-
ristiques IDS déterminés.
Le transistor à effet de champ de l'invention fait disparaître diverses difficultés qu'on rencontre avec les transistors à effet de champ classiques Il n'y a pas
d'émetteur susceptible de former un transistor parasite.
Sa zone de fonctionnement de sécurité est beaucoup plus grande Comme on va le décrire, le nombre d'étapes de traitement est considérablement réduit par rapport à la
fabrication d'un dispositif classique.
On va maintenant décrire en relation avec les figures 2 A-2 N les étapes de fabrication du dispositif qui est représenté sur la figure 1 On voit sur la figure 2 A
que la matière de départ consiste en un substrat de sili-
cium 11 Le silicium a l'orientation 100 et il est forte-
11194
ment dopé On désigne par p++ la tranche ou le substrat de silicium La matière de dopage est de préférence une matière
à diffusion lente La matière de dopage peut être par exem-
ple du bore avec une concentration de dopage dépassant 1020 Ce dopage élevé réduit la résistance du dispositif lorsqu'il est conducteur et facilite la réalisation d'un
contact ohmique de drain, 16, en face arrière.
L'étape suivante de fabrication du dispositif consiste à faire croître une région épitaxiale 12 (figure 2 B) sur la surface supérieure du substrat 11 On fait croître la région épitaxiale avec une faible concentration de dopage pour former une région p- Cette région peut par exemple comporter en tant qu'agent de dopage du bore avec
14 17
une concentration comprise entre 10 et 10 Pour des dispositifs dans lesquels la résistance du dispositif n'est pas d'une importance capitale, on peut supprimer
cette couche en utilisant un substrat il légèrement dopé.
Cette couche est également inutile pour les dispositifs ayant une faible tension de claquage En outre, dans le cas de couches épitaxiales très faiblement dopées sur un substrat très fortement dopé, il peut y avoir une couche
intermédiaire ayant un niveau de dopage modérément supé-
rieur à celui de la couche épitaxiale Le concepteur peut procéder à ces choix en connaissant les caractéristiques de fonctionnement du dispositif Il suffit de dire que dans le dispositif décrit, le substrat est fortement dopé et la couche épitaxiale est légèrement dopée On réalise ensuite par croissance épitaxiale, par implantation ou par diffusion dans la couche épitaxiale 12, une couche 13 légèrement dopée, du type de conductivité opposé, n-,
pour former la jonction p-n 14 (figure 2 C) La concentra-
tion en impuretés de dopage de cette couche détermine la tension de seuil et la tension de percement, et donc
l'épaisseur minimale que l'on doit donner à la couche 13.
Il est généralement souhaitable d'obtenir la plus courte longueur de canal possible Dans le dispositif à sillon,
comme celui représenté, la longueur de canal est approxi-
mativement 1,23 fois l'épaisseur de la couche.
251 194
L'étape suivante consiste à établir le métal de
source 17, conformément à l'invention (figure 2 D) Les éta-
pes de formation de la source consistent à former par éva-
poration ou d'une autre manière une couche de métal 17 qui adhère à la couche épitaxiale 13 et forme un contact ohmi- que avec cette dernière On recouvre le métal d'une couche de résine photosensible 24 (figure 2 E) qui est ensuite traitée pour laisser des parties de masque 26 (figure 2 F) , après quoi on attaque le métal pour enlever le métal à nu et définir les électrodes de source 17 sur la surface de la couche 13 (figure 2 G) Ceci constitue la première étape
de masquage dans la fabrication du dispositif à semiconduc-
teur de la figure 1.
L'étape suivante consiste à soumettre la tranche à l'action d'une solution d'attaque qui attaque de façon préférentielle le silicium, pour former le sillon en V à fond plat et pour définir les c 8 tés 27 de la structure mésa (figure 2 H) Il est important d'utiliser un agent d'attaque qui n'attaque pas le métal Les agents d'attaque organiques sont donc bien adaptés dans ce but On forme le sillon en V avec une profondeur d'attaque suffisante pour pénétrer dans la couche épitaxiale p-, puis on arrête l'attaque (figure 2 H) Cette étape est suivie d'une étape
de lavage pour faire disparaître la résine photosensible.
On effectue ensuite une seconde étape d'attaque de métal pour arrondir les bords de la source et pour donner la structure qui est représentée sur la figure 2 I. L'étape suivante du processus consiste à former l'oxyde de grille ou l'isolant 18, comme le montre la figure 2 J On dépose l'isolant de grille ou on le fait croître à des températures relativement basses, au-dessous
du point eutectique du métal de source et du silicium.
L'isolant doit être exempt de trous d'épingles Le dépôt peut être précédé d'une oxydation du métal de source si
ceci convient pour obtenir une bonne adhérence.
L'étape suivante consiste à former le métal de grille 19 On peut réaliser ceci en évaporant une couche de métal sur toute la surface, comme le montre la figure 2 K On fait ensuite croître ou on dépose une autre couche d'oxyde ou couche isolante, 21, sur la surface du métal (figure 2 L) On masque ensuite la surface et on l'attaque
pour former la fenêtre d'électrode de grille 23 (figure 2 M).
Une autre étape de masquage et d'attaque forme une fenêtre
de source 22 (figure 2 N).
Le transistor à effet de champ de la figure 3 est similaire à celui des figures 1 et 2 A-2 N Cependant,
après le dép 3 t ou la croissance de la première couche iso-
lante 18, on la masque et on l'attaque pour former une
fenêtre de contact de source 31 On dépose ensuite la cou-
che de grille en métal 19 sur la surface masquée et atta-
quée, pour définir une grille 32 dans le sillon en V et un contact de source/électrode de champ 33 On dépose ensuite ou on fait croître une couche isolante protectrice 34 et on forme des fenêtres 36 et 37 pour permettre la connexion d'électrodes à la source et à la grille La fabrication du dispositif nécessite trois étapes de masquage, pour former la fenêtre de source 31, le métal de la grille et de la
région de source/champ, et les fenêtres 36 et 37.
Lorsque la région n est faiblement dopée, il peut être souhaitable d'établir une région enclavée de dopage supérieur pour former un bon contact ohmique entre le métal de source et la matière semiconductrice La
figure 4 montre un dispositif similaire à celui de la figu-
re 3, avec une région enclavée 38 de dopage plus élevé On peut former cette région par une étape de diffusion, ce qui nécessite ainsi une étape supplémentaire de masquage et de diffusion.
La figure 5 représente un dispositif pratique-
ment identique à celui de la figure 3 Cependant, le dispo-
sitif est du type de conductivité opposé, le substrat étant de type n et comportant une couche épitaxiale ou diffusée ou implantée, de type p-, qui forme une jonction avec ce
substrat.
On peut également utiliser l'invention dans un
dispositif du type représenté sur la figure 6 F Le disposi-
tif comprend un substrat de type n-, 41, qui comporte une
région enclavée diffusée 42, de type p-, qui forme une jonc-
tion 43 Une électrode de source en métal 44 forme un con-
tact avec la région de type p sous-jacente, 42 Une couche d'oxyde 46 recouvre l'électrode de source et s'étend sur la région 47 dans laquelle est formé le canal ou la couche
d'inversion lorsque le dispositif est placé à l'état conduc-
teur La couche d'inversion qui se forme dans la région 47 est commandée par l'électrode de grille 48 formée dans la couche d'oxyde ou couche isolante 46, de façon à s'étendre sur l'électrode de source 44 et sur la jonction p-n 43 entre les régions de type p et n- Des contacts appropriés, non représentés, sont établis pour les électrodes de source, de drain et de grille Le dispositif représenté sur la figure 6 F peut par exemple être formé en choisissant un substrat n-, 41
(figure 6 A) On masque ensuite le substrat de façon appro-
priée avec un masque isolant 49 et on forme une région diffusée enclavée p-, 42, par des techniques de diffusion connues (figure 6 B) L'étape suivante consiste à former une couche métallique de recouvrement 44 qui établit un contact ohmique avec la région de type p et s'étend sur la couche
isolante 49 (figure 6 C) Ensuite, par des opérations appro-
priées de masquage et d'attaque, on enlève la couche de métal et la couche isolante sous-jacente, pour laisser le contact de source 44 (figure 6 D) On fait ensuite croître ou on dépose à basse température une couche isolante 46 qui recouvre la surface du dispositif et la source On
forme une couche de grille en métal 48 sur la couche iso-
lante, de façon à couvrir la région de canal 47 et le
métal de source 44.
Au lieu d'un dispositif du type à sillon en V
à fond plat, un choix approprié de l'orientation cristallo-
graphique ou de la technique d'attaque permet de former un canal en U au cours de l'opération d'attaque La figure 7 représente un tel dispositif à canal en U Les numéros de
référence correspondent à ceux de la figure 3.
Les dispositifs à effet de champ de puissance peuvent comporter un certain nombre de cellules Dans les
11194
dispositifs classiques, un défaut dans le masque de photogra-
vure ou dans le traitement relatif à la résine photosensible,
ou une contamination rend le dispositif inutilisable Confor-
mément à l'invention, un défaut ou une contamination ne rend pas le dispositif inutilisable L'examen des figures 8 A-8 D
permet de comprendre ceci.
La figure 8 A est une représentation en plan d'un dispositif à deux cellules comportant des cellules du type décrit ci-dessus Les zones numérotées montrent les défauts ou les contaminations possibles La figure 8 B montre que le défaut 1 établit un court-circuit entre les deux zones de grille et entraîne une augmentation de la largeur du canal de grille La figure 8 C montre que le défaut 2 entraîne une réduction de la largeur du canal de grille Le défaut 3 entraîne une augmentation de la largeur du canal de grille,
en ajoutant une petite grille dans la zone de champ (figu-
re 8 D).
Dans chaque cas, l'oxyde recouvre la zone défec-
tueuse et chaque zone est recouverte par la grille Dans chaque cas, la grille est soumise à une attaque jusqu'à une profondeur déterminée (sillons en V tronqués) pour éliminer la possibilité que des sillons en V plus larges
s'étendent plus profondément que le sillon en V normal.
L'invention offre ainsi un transistor à effet de champ dans lequel la région de source est formée par une électrode en métal qui établit un contact ohmique avec la matière semiconductrice sous-jacente Une région de matière
semiconductrice est disposée entre la barrière et une jonc-
tion redresseuse espacée, située en position adjacente Une couche isolante porte une électrode de grille placée sur
cette région de la matière semiconductrice et cette électro-
de de grille est capable d'établir une couche d'inversion
pour former une couche ou un canal conducteur entre l'élec-
trode de source en métal et la jonction espacée.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté,
sans sortir du cadre de l'invention.
2511 194
Claims (10)
1 Transistor à effet de champ caractérisé en ce qu'il comprend: une région de matière semiconductrice d'un premier type de conductivité ( 12), une région du type de conductivité opposé ( 13) qui forme une jonction redresseuse ( 14) avec la région du premier type de conductivité, cette jonction s'étendant jusqu'à une surface de la région du premier type de conductivité, un métal de source ( 17) en contact avec la région du type de conductivité opposé, en étant espacé par rapport à la jonction, un drain ( 16) de l'autre c 8 té de la jonction, une couche isolante ( 18) qui s'étend depuis l'électrode de source jusqu'au-delà de la jonction et une électrode de grille ( 19), portée par la couche isolante et s'étendant depuis l'électrode de source jusqu'au-delà de la jonction, en étant conçue de façon à induire un canal dans la région sous-jacente de type de
conductivité opposé.
2 Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que la région du type de con-
ductivité opposé ( 13) consiste en une couche formant une
jonction plane ( 14) avec la région du premier type de con-
ductivité ( 12), et un sillon traverse la région de type de conductivité opposé et pénètre dans la région du premier type de conductivité, pour former la surface jusqu'à
laquelle s'étend la jonction.
3 Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que la région du type de con-
ductivité opposé ( 13) est une région enclavée et la jonction
s'étend jusqu'à la surface supérieure.
4 Transistor à effet de champ, caractérisé en ce
qu'il comprend: une région de drain ( 12) en matière semi-
conductrice d'un premier type de conductivité, une région de type de conductivité opposé ( 13) qui forme une jonction plane ( 14) avec une surface de la région de drain, une couche de métal ( 17) qui forme un contact ohmique avec la région de type de conductivité opposé, un sillon qui est formé dans ce transistor et qui traverse la couche de métal
251 1 1 9 4
1.1
et la région de type de conductivité opposé de façon à péné-
trer dans la région de drain, afin de mettre à nu la jonc-
tion, une couche isolante ( 18) formée sur le transistor de façon à s'étendre au moins entre la couche de métal et la région de drain, et une électrode de grille ( 19) formée dans la couche d'isolation et s'étendant entre l'électrode
en métal et le drain, en passant sur la jonction.
Transistor à effet de champ selon la revendi- cation 4, caractérisé en ce que l'électrode de grille ( 19)
est en métal.
6 Transistor à effet de champ selon la revendi-
cation 5, caractérisé en ce que la couche de métal ( 17) comporte une partie de grille et une partie de champ en contact ohmique avec l'électrode de source et s'étendant sur la
jonction, sur les côtés du transistor.
7 Procédé de fabrication d'un transistor à effet de champ, caractérisé en ce que: on forme une jonction
redresseuse ( 14) qui s'étend jusqu'à une surface, en for-
mant une région de type de conductivité opposé ( 13), on forme une source en métal ( 17) en contact ohmique avec la région de type de conductivité opposé, sur un côté de la
jonction et à distance de la jonction, on forme une élec-
trode de drain ( 16) de l'autre côté de la jonction, on forme une couche isolante ( 18) qui s'étend sur l'électrode de source et sur la jonction, et on forme une électrode de grille ( 19) consistant en une couche conductrice, sur la couche isolante,de façon qu'elle s'étende sur l'électrode de source et sur la jonction, afin d'induire un canal d'inversion entre l'électrode de source et le drain, pour
établir un chemin conducteur entre la source et le drain.
8 Procédé selon la revendication 7, caractérisé en ce qu'on forme la région de type de conductivité opposé
par diffusion.
9 Procédé selon la revendication 8, caractérisé en ce qu'on forme la région de type de conductivité opposé
sous la forme d'une région enclavée.
Procédé selon la revendication 7, dans lequel la région de type de conductivité opposé forme une jonction
251 1 194
plane, caractérisé en ce qu'on accomplit l'opération supplé-
mentaire consistant à former un sillon qui met à nu cette
jonction -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28992581A | 1981-08-04 | 1981-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2511194A1 true FR2511194A1 (fr) | 1983-02-11 |
Family
ID=23113760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8117215A Withdrawn FR2511194A1 (fr) | 1981-08-04 | 1981-09-11 | Transistor a effet de champ et procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5823481A (fr) |
| DE (1) | DE3133759A1 (fr) |
| FR (1) | FR2511194A1 (fr) |
| GB (1) | GB2103419A (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675713A (en) * | 1982-05-10 | 1987-06-23 | Motorola, Inc. | MOS transistor |
| US4752815A (en) * | 1984-06-15 | 1988-06-21 | Gould Inc. | Method of fabricating a Schottky barrier field effect transistor |
| US5342797A (en) * | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
| JPH02188967A (ja) * | 1989-01-18 | 1990-07-25 | Nissan Motor Co Ltd | 半導体装置 |
| US5040034A (en) * | 1989-01-18 | 1991-08-13 | Nissan Motor Co., Ltd. | Semiconductor device |
| JP2606404B2 (ja) * | 1990-04-06 | 1997-05-07 | 日産自動車株式会社 | 半導体装置 |
| KR100462164B1 (ko) * | 2002-01-11 | 2004-12-17 | 매그나칩 반도체 유한회사 | 필팩터를 향상시킨 씨모스 이미지센서 |
| US8193591B2 (en) * | 2006-04-13 | 2012-06-05 | Freescale Semiconductor, Inc. | Transistor and method with dual layer passivation |
| JP6194869B2 (ja) * | 2014-09-26 | 2017-09-13 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| ITUB20154024A1 (it) | 2015-09-30 | 2017-03-30 | St Microelectronics Srl | Dispositivo elettronico integrato a conduzione verticale protetto contro il latch-up e relativo processo di fabbricazione |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145703A (en) * | 1977-04-15 | 1979-03-20 | Supertex, Inc. | High power MOS device and fabrication method therefor |
| GB2014787A (en) * | 1978-02-17 | 1979-08-30 | Siliconix Inc Vmos | Mesa structure and manufacturing process |
| GB2026239A (en) * | 1978-07-24 | 1980-01-30 | Philips Nv | Field effect transistor with an insulated gate electrode |
| FR2458907A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Transistor a effet de champ a tension de seuil ajustable |
-
1981
- 1981-08-25 GB GB08125902A patent/GB2103419A/en not_active Withdrawn
- 1981-08-26 DE DE19813133759 patent/DE3133759A1/de not_active Withdrawn
- 1981-08-31 JP JP56136928A patent/JPS5823481A/ja active Pending
- 1981-09-11 FR FR8117215A patent/FR2511194A1/fr not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145703A (en) * | 1977-04-15 | 1979-03-20 | Supertex, Inc. | High power MOS device and fabrication method therefor |
| GB2014787A (en) * | 1978-02-17 | 1979-08-30 | Siliconix Inc Vmos | Mesa structure and manufacturing process |
| GB2026239A (en) * | 1978-07-24 | 1980-01-30 | Philips Nv | Field effect transistor with an insulated gate electrode |
| FR2458907A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Transistor a effet de champ a tension de seuil ajustable |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5823481A (ja) | 1983-02-12 |
| GB2103419A (en) | 1983-02-16 |
| DE3133759A1 (de) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4713358A (en) | Method of fabricating recessed gate static induction transistors | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| JP3704164B2 (ja) | 浅い半導体接合の形成方法 | |
| CA1063731A (fr) | Methode de fabrication de transistors a regions d'impuretes separees par une courte distance laterale | |
| FR2647596A1 (fr) | Transistor a effet de champ a grille isolee et procede de fabrication | |
| FR2738394A1 (fr) | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| FR2488733A1 (fr) | Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| JP2000049167A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| FR2577348A1 (fr) | Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2666932A1 (fr) | Dispositif semi-conducteur presentant une haute tension de claquage et une faible resistance et procede pour sa fabrication. | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2517888A1 (fr) | Dispositif a semi-conducteur comportant une structure de grille associee a une jonction de faible profondeur | |
| FR2739976A1 (fr) | Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication | |
| FR2635413A1 (fr) | Procede de fabrication pour un dispositif metal-oxyde-semiconducteur | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| US4983536A (en) | Method of fabricating junction field effect transistor | |
| FR2460542A1 (fr) | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor | |
| JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法 | |
| FR2756664A1 (fr) | Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique | |
| US5126805A (en) | Junction field effect transistor with SiGe contact regions | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |