FR2494500A1 - Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees - Google Patents
Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees Download PDFInfo
- Publication number
- FR2494500A1 FR2494500A1 FR8120314A FR8120314A FR2494500A1 FR 2494500 A1 FR2494500 A1 FR 2494500A1 FR 8120314 A FR8120314 A FR 8120314A FR 8120314 A FR8120314 A FR 8120314A FR 2494500 A1 FR2494500 A1 FR 2494500A1
- Authority
- FR
- France
- Prior art keywords
- source
- layer
- mos transistor
- semiconductor circuit
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000011282 treatment Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/919—Elements of similar construction connected in series or parallel to average out manufacturing variations in characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES CIRCUITS INTEGRES. UN CIRCUIT INTEGRE COMPRENANT UN TRANSISTOR A EFFET DE CHAMP MOS, FORME SUR UN SUBSTRAT DE SILICIUM MONOCRISTALLIN EST CARACTERISE EN CE QU'UNE PARTIE DE L'UNE AU MOINS DES COUCHES DIFFUSEES 35, 39 DE SOURCE ET DE DRAIN EST FORMEE PAR DOUBLE DIFFUSION EN SUPERPOSANT DIFFERENTES ESPECES D'ATOMES AYANT LE MEME TYPE DE CONDUCTIVITE MAIS DES COEFFICIENTS DE DIFFUSION DIFFERENTS. APPLICATION A LA FABRICATION DE CIRCUITS INTEGRES COMPLEXES.
Description
1 2494500
La présente invention concerne des couches diffusées de source et de drain dans un circuit intégré à semiconducteurs
comprenant un transistor à effet de champ du type métal-oxyde-
semiconducteur (MOS).
Un niveau d'intégration élevé et la miniaturisation sont très importants dans le développement technique des circuits intégrés à semiconducteurs comprenant des transistors à effet de champ MOS. La longueur de canal est le paramètre le plus important en ce qui concerne les progrès de la miniaturisation. On a réalisé à titre expérimental un transistor ou un circuit intégré ayant une longueur de canal d'environ 1 pim, tandis que les circuits intégrés disponibles dans la fabrication en série ont encore une longueur de canal d'environ 3 pim et la plupart des circuits intégrés sont fabriqués avec
une longueur de canal d'environ 5 pm.
Lorsqu'on réduit la longueur de canal, l'effet de canal court (percement entre la source et le drain et chute de la tension de seuil) se manifeste et le transistor devient défectueux. Les principales mesures envisagées pour s'opposer à cet effet sont les suivantes: (t) Réduction de l'épaisseur de la couche de grille, (2) Dopage élevé du substrat, (3) Diminution de la profondeur de diffusion xj des couches
diffusées de source et de drain.
Parmi ces procédés on utilise couramment la diffusion par implantation ionique dans le but de diminuer la profondeur de diffusion xj au niveau de la source et du drain. On connalt en outre les procédés qui consistent à utiliser en tant que source de diffusion les éléments As, Sb, etc, ayant un faible coefficient de diffusion, ou à utiliser les éléments B ou P en diminuant l'énergie d'implantation et la dose d'implantation
de la source de diffusion.
Lorsqu'on diminue la profondeur de diffusion xj ou la dose d'implantation de la source de diffusion, il arrive que le métal pénètre dans la couche diffusée dans la région de la jonction (c'est-à-dire qu'il se produit un effet de percement dans la région de la jonction). La figure 1 montre un exemple de ceci tandis que les figures 2 et 3 montrent les
2 2494500
mesures classiques qu'on utilise pour éviter ce phénomène.
La figure 1 est une représentation schématique en coupe au voisinage du drain d'un transistor à effet de champ MOS à canal N qui comprend une couche d'oxyde de champ 2, une couche d'oxyde de grille 3, une électrode de grille 4, une couche diffusée de type N+, une couche de verre au phosphosilicate 6, et une connexion en Al, 7, qui sont formées sur un substrat de silicium monocristallin 1, de type P. Comme le montre la figure 1, un alliage entre A1 et Si est formé dans la partie de contact et une petite zone d'alliage 8 apparaît facilement à la périphérie d'un trou de contact. L'aluminium pénètre dans un point de la petite zone d'alliage 8 puis diffuse à partir de là dans le silicium monocristallin. Lorsque la couche diffusée 5 de type N+ est peu profonde, la distance entre le point de la petite zone d'alliage 8 ou le point à partir duquel l'aluminium diffuse, et le fond de la couche diffusée de type N+ est courte, ce qui entratne un effet de percement. En tant que principale mesure pour éviter ceci, on forme préalablement la couche diffusée N a une profondeur importante dans la partie correspondant à la partie de contact, comme le mQntre la figure 2, ou bien on établit une barrière, consistant par exemple en une couche de platine 30, sous la connexion en A1, afin d'empocher la pénétration. Cependant, si la couche diffusée N+ profonde est formée préalablement au cours d'un traitement différent de celui destiné à la formation des couches diffusées de source et de drain, cornmme le montre la
figure 2, on se trouve en présence des inconvénients qui.
consistent dans la nécessité de respecter une marge suffisante pour l'alignement du masque et en ce que le nombre de traitements tels que des traitements d'attaque photochimique et des traitements
de diffusion est accru.
Lorsqu'on utilise la couche barrière, comme le montre la figure 3, il apparaît les convénients suivants: il devient difficile d'établir un bon contact entre la couche barrière et le substrat en silicium monocristallin ou la couche de verre au phosphosilicate; le nombre de traitements tels que le dép8t en phase vapeur et l'attaque pour la formation d'une couche barrière, est accru, et on ne peut pas empêcher
complétement la pénétration.
Bien qu'on puisse empêcher la pénétration en mélangeant à l'aluminium du silicium, du cuivre ou des éléments analogues, ceci n'empêche pas complètement la pénétration lorsque la profondeur de diffusion est faible, c'est-à-dire de 092 pm
à 0,5 pm.
L'invention a pour but de prendre en considération
et de réduire les inconvénients mentionnés ci-dessus, c'est-à-
dire d'empêcher la pénétration sans augmenter le nombre de traitements et sans nécessiter le respect d'une marge pour
l'alignement du masque.
L'invention sera mieux comprise à la lecture de la
description qui va suivre d'un mode de réalisation et en se
référant aux dessins annexés sur lesquels: Les figures 1 à 3,envisagées précédemment, sont des coupes schématiques d'un transistor à effet de champ MOS
à canal N de type classique.
Les figures 4 à 7 sont des coupes schématiques montrant,dans l'ordre, le processus de fabrication d'un transistor
à effet de champ MOS à canal N conforme à l'invention.
Comme le montre la figure 4, une couche d'oxyde de champ 32 est formée par oxydation sélective sur le substrat de silicium monocristallin de type P, 31. Une couche d'oxyde de grille 33 est formée sur la partie dans laquelle la couche d'oxyde de champ n'est pas formée, une électrode de grille 34 est formée sur la couche d'oxyde de grille 33, une couche d'oxyde mince est formée sur l'oxyde de grille, et une couche diffusée N+, 35, qui devient un drain,est formée sur la couche d'oxyde mince, par implantation ionique d'arsenic, ayant un faible coefficient de diffusion. Comme le montre la figure 5, une couche de verre au phosphosilicate 36 est formée sur
l'ensemble, puis un trou de contact est établi.
Comme le montre la figure 6, on dépose du P203 par la réaction de POCl3 avec 2' sur la couche diffusée 35 qui est représentée sur la figure 5, et on forme la couche diffusée N+ 39 par diffusion thermique de phosphore. A ce moment, du fait de la différence de coefficient de diffusion entre le phosphore et l'arsenic, la couche diffusée 39, dopée au phosphore, peut ôtre traitée de façon à pénétrer plus profondément, sans augmenter la profondeur de la couche diffusée 35, dopée àl'arsenic. Dans ce cas, il est possible d'obtenir la profondeur de diffusion désirée xi en procédant uniquement au dépôt préalable d'une couche N+, ou en procédant par recuit dans une atmosphère N2, après dépôt préalable d'une couche N+. De plus, lorsque le dépôt préalable de la couche N+ est combiné avec une refusion de la couche de verre au phosphosilicate, il est possible d'améliorer la forme de la marche et la forme de la partie de contact sans augmenter le
nombre de traitements.
De plus, comme le montre la figure 7, une connexion en aluminium 37 est formée par gravure photochimique d'une couche d'aluminium qui est déposée après attaque de la surface
de la couche diffusée 35.
Conformément au procédé de l'invention décrit ci-dessus, il est possible de réaliser une structure dans laquelle la pénétration est empêchée par une diffusion profonde portant uniquement sur la partie de contact, sans augmenter le nombre de traitements et sans qu'il soit nécessaire de respecter spécialement une marge suffisante pour l'alignement
du masque.
On utilise ici du phosphore et de l'arsenic, mais l'invention s'applique également à l'utilisation d'autres
éléments ou à l'utilisation de plus de trois sortes d'éléments.
Le mode de réalisation de l'invention qu'on vient d'expliquer porte sur un circuit intégré MOS à canal Np mais l'invention est également applicable à un circuit intégré MOS
à canal P ou à un circuit intégré MOS complémentaire.
En outre, dans ce mode de réalisation de l'invention, on a indiqué le procédé de fabrication qui consiste à effectuer la diffusion profonde à la fin, mais l'invention sapplique également au cas dans lequel l'ordre des opérations est changée Il va de soi que de nombreuses modifications peuvent 8tre apportées au dispositif décrit et représenté, sans sortir
du cadre de l'invention.
Claims (1)
- REVENDICATIONCircuit intégré à semiconducteurs comprenant un transistor à effet de champ MOS formé sur un substrat en silicium monocristallin, caractérisé en ce que, parmi des couches diffusées de source et de drain, une partie de l'une au moins de ces couches diffusées est form- par double diffusion, en faisant chevaucher différentes espèces d'atomes ayant le même type de conductivité mais des coefficients dediffusion différents.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163564A JPS5787174A (en) | 1980-11-20 | 1980-11-20 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2494500A1 true FR2494500A1 (fr) | 1982-05-21 |
| FR2494500B1 FR2494500B1 (fr) | 1986-08-22 |
Family
ID=15776294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8120314A Expired FR2494500B1 (fr) | 1980-11-20 | 1981-10-29 | Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4560582A (fr) |
| JP (1) | JPS5787174A (fr) |
| DE (1) | DE3145850A1 (fr) |
| FR (1) | FR2494500B1 (fr) |
| GB (1) | GB2088129B (fr) |
| HK (1) | HK73586A (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389809A (en) * | 1982-02-01 | 1995-02-14 | Texas Instruments Incorporated | Silicided MOS transistor |
| KR940006668B1 (ko) * | 1984-11-22 | 1994-07-25 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 장치의 제조방법 |
| JPS61216364A (ja) * | 1985-03-20 | 1986-09-26 | Fujitsu Ltd | 半導体装置 |
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| US4801555A (en) * | 1987-01-14 | 1989-01-31 | Motorola, Inc. | Double-implant process for forming graded source/drain regions |
| JPH01147829A (ja) * | 1987-12-04 | 1989-06-09 | Toshiba Corp | 半導体装置の製造方法 |
| GB8907898D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Semiconductor devices and fabrication thereof |
| JP2868359B2 (ja) * | 1992-04-03 | 1999-03-10 | シャープ株式会社 | 半導体装置の製造方法 |
| US6750482B2 (en) * | 2002-04-30 | 2004-06-15 | Rf Micro Devices, Inc. | Highly conductive semiconductor layer having two or more impurities |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1496413A (en) * | 1974-03-13 | 1977-12-30 | Intel Corp | Semiconductor device and method of fabrication |
| US4080618A (en) * | 1975-09-05 | 1978-03-21 | Tokyo Shibaura Electric Co., Ltd. | Insulated-gate field-effect transistor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5284981A (en) * | 1976-01-06 | 1977-07-14 | Mitsubishi Electric Corp | Production of insulated gate type semiconductor device |
| JPS52116082A (en) * | 1976-03-25 | 1977-09-29 | Mitsubishi Electric Corp | Preparation of mos type semiconductor device |
| JPS54161894A (en) * | 1978-06-13 | 1979-12-21 | Toshiba Corp | Manufacture of semiconductor device |
| JPS55113376A (en) * | 1979-02-22 | 1980-09-01 | Nec Corp | Manufacturing method of semiconductor device |
| US4294002A (en) * | 1979-05-21 | 1981-10-13 | International Business Machines Corp. | Making a short-channel FET |
| US4299862A (en) * | 1979-11-28 | 1981-11-10 | General Motors Corporation | Etching windows in thick dielectric coatings overlying semiconductor device surfaces |
-
1980
- 1980-11-20 JP JP55163564A patent/JPS5787174A/ja active Pending
-
1981
- 1981-10-01 GB GB8129703A patent/GB2088129B/en not_active Expired
- 1981-10-29 FR FR8120314A patent/FR2494500B1/fr not_active Expired
- 1981-11-19 DE DE19813145850 patent/DE3145850A1/de not_active Ceased
-
1984
- 1984-06-07 US US06/618,174 patent/US4560582A/en not_active Expired - Lifetime
-
1986
- 1986-10-02 HK HK735/86A patent/HK73586A/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1496413A (en) * | 1974-03-13 | 1977-12-30 | Intel Corp | Semiconductor device and method of fabrication |
| US4080618A (en) * | 1975-09-05 | 1978-03-21 | Tokyo Shibaura Electric Co., Ltd. | Insulated-gate field-effect transistor |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 14, no. 10, mars 1972 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2088129B (en) | 1984-07-18 |
| FR2494500B1 (fr) | 1986-08-22 |
| JPS5787174A (en) | 1982-05-31 |
| DE3145850A1 (de) | 1982-06-24 |
| US4560582A (en) | 1985-12-24 |
| GB2088129A (en) | 1982-06-03 |
| HK73586A (en) | 1986-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2577348A1 (fr) | Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium | |
| FR2822293A1 (fr) | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier | |
| EP0067206A1 (fr) | Procede de fabrication de dispositifs semi-conducteurs complementaires. | |
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| JP2002353445A (ja) | 溝ゲート型電界効果トランジスタの製造方法 | |
| FR2462023A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| FR2494500A1 (fr) | Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| FR2491679A1 (fr) | Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu | |
| US20060267199A1 (en) | Semiconductor device manufacturing method | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| EP0069606B1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| US4660276A (en) | Method of making a MOS field effect transistor in an integrated circuit | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2475293A1 (fr) | Procede de fabrication de transistor bipolaire lateral auto-aligne | |
| US5834368A (en) | Integrated circuit with a metal silicide film uniformly formed | |
| EP0026686B1 (fr) | Procédé de fabrication de couches de silicium polycristallin localisées sur des zones recouvertes de silice d'une plaquette de silicium, et application à la fabrication d'un transistor MOS non plan auto-aligné | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| JPS6014471A (ja) | 半導体装置の製造方法 |