FR2731841A1 - Transistors a effet de champ du type a grille isolee et son procede de fabrication - Google Patents
Transistors a effet de champ du type a grille isolee et son procede de fabrication Download PDFInfo
- Publication number
- FR2731841A1 FR2731841A1 FR9602819A FR9602819A FR2731841A1 FR 2731841 A1 FR2731841 A1 FR 2731841A1 FR 9602819 A FR9602819 A FR 9602819A FR 9602819 A FR9602819 A FR 9602819A FR 2731841 A1 FR2731841 A1 FR 2731841A1
- Authority
- FR
- France
- Prior art keywords
- region
- semiconductor
- layer
- type
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001311 chemical methods and process Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000005360 phosphosilicate glass Substances 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 90
- 239000010408 film Substances 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 230000001788 irregular Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000011505 plaster Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Dans un transistor à effet de champ du type à grille isolée et son procédé de fabrication, une région de diffusion (5) est formée dans un substrat de semi-conducteur (1, 2) en atmosphère oxydante par diffusion thermique, et une couche de semi-conducteur d'un premier type de conductivité (6) est formée sur le substrat de semi-conducteur par épitaxie en phase vapeur après la formation de la région de diffusion. Ensuite, la surface de la couche de semi-conducteur (6) est aplatie, et un film d'isolation de grille (11) et une électrode de grille (12) sont formés sur la couche aplatie (6). En outre, une région à puits (8, 9) ainsi qu'une région à source (10) sont formées dans la couche de semi-conducteur (6) afin de constituer un transistor à effet de champ du type à grille isolée. Etant donné que la surface (7) de la couche de semi-conducteur (6) dans laquelle le transistor est formé est aplatie, même si la région encastrée (5) est formée dans la tranche, on peut empêcher que la caractéristique de la tension d'isolement entre grille et source ne se détériore.
Description
1 2731841
La présente invention concerne un transistor à effet de champ du type à grille isolée qu'on utilise comme élément de commutation de puissance pour un onduleur de commande d'un moteur, un allumeur, etc. On connaît bien un circuit intégré bipolaire dans lequel une région intégrée est fournie dans une couche de semi-conducteur afin de réduire la résistance du collecteur d'un transistor bipolaire. On utilise généralement un procédé de diffusion thermique pour former une telle région intégrée. Dans ce procédé, on emploie un film d'oxyde comme masque et des impuretés sont déplacées par l'intermédiaire d'une fenêtre de diffusion qui est formée dans le film d'oxyde par ouverture partielle de celui-ci. Par exemple, lorsque de l'arsenic (As) est déplacé en utilisant une source solide As20O3, la source est vaporisée, et l'arsenic est alors fourni à la fenêtre de diffusion par gaz porteur
afin de le diffuser dans la couche de semi-conducteur.
Dans ce cas, un gaz oxydant est employé comme gaz porteur, et par conséquent, un film fin
d'oxyde croît sur la surface de la couche de semi-
conducteur qui est exposée à l'extérieur par l'intermédiaire de la fenêtre de diffusion. Plus précisément, un évidement est formé sur la surface de la couche sous-jacente de silicium par la formation du film d'oxyde pendant le procédé de diffusion. Le même phénomène se produit dans le cas de la diffusion d'autres impuretés (phosphore P. antimoine Sb, bore B, etc.). En général, une couche de silicium est alors formée suivant une épaisseur prédéterminée par un procédé de croissance épitaxiale après enlèvement du masque et du film d'oxyde obtenu par tirage. Dans ce procédé, un évidement est également formé sur la surface de la couche de silicium obtenue par tirage, et la surface de la couche de silicium devient donc irrégulière (plus précisément, une partie à gradin est
formée sur la couche de silicium).
2 2731841
La partie à gradin due à l'irrégularité de la couche de silicium est utilisée pour placer un motif de la région intégrée et un motif de surface (afin de former des éléments) dans un procédé de formation d'un circuit intégré bipolaire. On connaît également une structure comportant une région intégrée dans un IGBT du type vertical (transistor bipolaire à grille isolée) et un MOSFET du type vertical (comme décrit dans la publication des brevets japonais examinés WO91/03842,
ayant pour N Hei3-30310).
Dans le cas o la région intégrée est formée comme couche intermédiaire sur l'ensemble de l'interface entre un substrat de semi-conducteur et une couche de
semi-conducteur épitaxiale, il n'y a aucun problème.
Cependant, lorsque la région intégrée est formée en partie à l'interface, la demanderesse a trouvé que la structure souffre du problème que la partie irrégulière sur la surface de la tranche, c'est-à-dire les parties à gradin formées qui correspondent au motif de la région intégrée comme on l'a décrit ci-dessus, est recouverte par un motif de la structure d'un transistor à effet de champ à grille isolée qui est formée sur la partie supérieure de la tranche, et par conséquent la caractéristique de l'élément est détériorée. Plus précisément, dans cette structure, un champ électrique est davantage concentré à la partie à gradin, et donc, la valeur du champ électrique à cette partie devient plus élevée par rapport à une structure MOS formée sur une surface plate. Il en résulte qu'il y a détérioration de la caractéristique de la tension d'isolement entre la grille et le substrat. En outre, lorsque la partie à gradin est recouverte par une région de canal, il peut se produire le problème que la longueur du canal et sa résistance deviennent non uniformes dans le plan d'une puce, et par conséquent il se produit une concentration
du courant.
3 2731841
La présente invention a pour objet de fournir un transistor à effet de champ du type à grille isolée ayant une région intégrée, dans lequel la caractéristique de la tension d'isolement entre grille et substrat ne peut être détériorée. Plus précisément, un transistor à effet de champ du type à grille isolée selon la présente invention comprend une région intégrée dans son substrat et une couche de semi-conducteur sur la partie supérieure de laquelle est formé un film d'oxyde de
grille, la surface la plus haute de la couche de semi-
conducteur étant aplatie de sorte qu'on choisit la cote d'une partie à gradin de cette surface pour qu'elle soit
de 8 runm ou moins.
Plus spécialement, on suit les procédés de
fabrication suivants lorsqu'une couche de semi-
conducteur de faible concentration est développée épitaxialement sur une couche de semi-conducteur de
haute concentration afin d'obtenir un substrat.
Selon un premier procédé, avant l'exécution de la croissance épitaxiale, une région de diffusion (qui sera une région intégrée) est formée en atmosphère oxydante par un procédé de diffusion thermique. Alors, la couche de semi-conducteur de faible concentration est l'objet d'une croissance épitaxiale, et sa surface est aplatie. Selon un second procédé, après la formation de la région de diffusion, la surface du substrat est
aplatie et le reste de la région du substrat, c'est-à-
dire la couche de semi-conducteur de faible
concentration, est l'objet d'une croissance épitaxiale.
Selon un troisième procédé, lors de la formation de la région de diffusion, une source d'impuretés est donnée par un film d'oxyde contenant des impuretés et est attachée à la surface du substrat de
manière à introduire des impuretés dans ce substrat.
Selon un quatrième procédé, la région de diffusion est formée par un procédé d'implantation
4 2731841
ionique, et la couche de semi-conducteur de faible concentration est alors formée. Dans ce procédé, il est important que la région du substrat située au-dessous de la région de diffusion, par exemple la région de haute concentration, soit soumise à un traitement à effet getter. Afin d'exécuter ce traitement, il est préférable qu'une couche polycristalline de haute concentration soit disposée dans la région du substrat pour être
utilisée en site à effet getter.
La présente invention sera bien comprise
lors de la description suivante faite en liaison avec
les dessins ci-joints, dans lesquels: Les figures lA à 1G sont des vues en coupe d'un procédé de fabrication selon un premier mode de réalisation de la présente invention; La figure 2 est un graphique obtenu expérimentalement de la relation entre la cote d'un gradin en surface et la caractéristique de la tension d'isolement entre grille et source; Les figures 3A à 3F sont des vues en coupe d'un procédé de fabrication selon un second mode de réalisation de la présente invention; Les figures 4A à 4F sont des vues en coupe d'un procédé de fabrication selon un troisième mode de réalisation de la présente invention; Les figures 5A à 5E sont des vues en coupe d'un procédé de fabrication selon un quatrième mode de réalisation de la présente invention; Les figures 6A à 6G sont des vues en coupe d'un procédé de fabrication selon un cinquième mode de réalisation de la présente invention; Les figures 7A et 7B sont des vues en coupe d'un procédé de fabrication selon un sixième mode de réalisation de la présente invention; Les figures 8A à 8F sont des vues en coupe d'un procédé de fabrication selon un septième mode de réalisation de la présente invention; et
2731841
Les figures 9A et 9B sont des courbes de la caractéristique du taux des défaillances cumulées obtenue par un procédé d'implantation ionique et un
procédé de diffusion thermique, respectivement.
On décrira tout d'abord un premier mode de
réalisation de la présente invention.
Les figures lA à 1G sont des vues représentant un procédé de fabrication d'un IGBT du type vertical (transistor bipolaire à grille isolée) selon le premier mode de réalisation de l'invention. Ces figures représentent la structure en section transversale d'une
cellule unitaire.
Tout d'abord, une couche 1 de silicium p+ servant de substrat de semiconducteur est fournie (figure lA), et une couche n-, 2, ayant une résistance élevée est formée sur la couche 1 par le procédé d'épitaxie en phase vapeur (VPE), (figure lB). Ensuite, un film d'oxyde thermique 3 est formé sur la surface de la couche 2 par oxydation thermique de la surface de la couche, et est ensuite soumis à un traitement de gravure sélective pour former une fenêtre de diffusion pour les
impuretés (figure 1C).
Ensuite, des impuretés du type n sont diffusées sélectivement dans la couche 2 par un procédé de diffusion thermique tel qu'un procédé de diffusion en phase solide ou de diffusion en phase vapeur afin de former une région de diffusion 5 (figure 1D). Dans le procédé de diffusion thermique, une source solide peut être utilisée comme source d'impuretés comme cela est
décrit dans le paragraphe relatif à la description de la
technique concernée, ou bien une source de diffusion 4, représentée en figure 1D, peut être utilisée comme source d'impuretés (c'est-à-dire qu'on peut employer un procédé de diffusion par revêtement). La diffusion thermique est exécutée en atmosphère oxydante dans le procédé de diffusion thermique, de sorte qu'un film d'oxyde est développé au droit de la partie à fenêtre,
6 2731841
et qu'un évidement est formé sur la surface de la
couche n-, 2.
Ensuite, le film d'oxyde 3 est enlevé, et une couche n-, 6, est formée à une épaisseur donnée par le procédé d'épitaxie en phase vapeur (figure 1E). A ce moment là, un évidement apparaît sur la surface 7 de la couche 6, et par conséquent la surface 7 devient irrégulière. La surface irrégulière 7 de la couche 6 est
rendue plate par un traitement de polissage (figure 1F).
Dans le procédé épitaxial en phase vapeur, un évidement suivant un profil de concentration de la couche n+ (région intégrée) 5, qui est formée sur la partie supérieure de la couche 5, est réduit dans le procédé de diffusion; cependant, on peut considérer qu'une légère partie de l'évidement reste à la partie supérieure de la couche 5 avec un profil de concentration tel que
représenté en figure 1F.
Ensuite, en utilisant le procédé de diffusion sélective, une région 8 à puits du type p est formée à un endroit prédéterminé sur la surface de la
couche 6 qui est aplatie par le traitement de polissage.
En outre, la surface de la couche 6 est oxydée pour former un film 11 d'oxyde de grille, et une électrode de grille 12 est formée sur le film 11. Ultérieurement, en utilisant l'électrode de grille 12 comme masque, une région 9 à puits de canal du type p et une région
n+, 10, sont formées dans une structure à auto-
alignement par la technique dite DSA (auto-alignement de diffusion). Ensuite, un film isolant inter-couches tel que du verre au borophosphorsilicate 13 est déposé sur la surface, un trou de contact est ouvert, de l'aluminium est déposé à une épaisseur de plusieurs gm et mis en motif pour former une électrode de source 14 ainsi qu'un plot de grille (non représenté), et un film *35 métallique est déposé sur la surface arrière de la couche p+, 1, pour former une électrode de drain 15
(figure 1G).
7 2731841
Avec le procédé précédent, on fabrique l'élément IGBT (transistor bipolaire à grille isolée) comportant la région intégrée 5. Dans l'élément ainsi fabriqué, une partie de structure MOS est formée sur la surface aplatie de la couche n-, 6, et on peut ainsi éviter la détérioration de la caractéristique de la
tension d'isolement entre grille et source.
La relation entre la cote du gradin en surface (partie non régulière de la surface) et la caractéristique de la tension d'isolement entre grille et source a été vérifiée expérimentalement. Le résultat expérimental est indiqué en figure 2. La cote du gradin de la couche 6 diminuant, la valeur du champ électrique, qui induit un claquage entre grille et source, croît, et la caractéristique de la tension d'isolement entre grille et source est semblable à celle d'un élément IGBT ne comportant pas de région intégrée lorsque la cote du gradin en surface n'est pas supérieure à 8 nm. Par conséquent, la surface de la couche 6 est de préférence aplatie de façon que la cote du gradin soit au plus
de 8 nm.
On décrira maintenant le second mode de
réalisation de l'invention.
Les figures 3A à 3F sont des vues représentant un procédé de fabrication d'un IGBT du type vertical selon ce second mode de réalisation de l'invention. Dans le premier mode de réalisation, la surface irrégulière est aplatie après la formation de la couche n-, 6. Cependant, dans le second mode de réalisation, la surface de la couche n-, 2, est aplatie avant la formation de la couche 6, ce qui permet d'éviter au préalable l'irrégularité de la surface de
cette couche 6.
Plus spécialement, les étapes représentées en figures 3A à 3D, qui sont identiques à celles des figures 1A à 1D, sont exécutées, et après la formation de la région de diffusion 5, le film d'oxyde 3 est
8 2731841
enlevé et la surface de la couche n-, 2, est aplatie.
Ensuite, la couche n-, 6, est formée par le procédé d'épitaxie en phase vapeur (figure 3F). Dans ce cas, étant donné que la surface de la couche 2 est aplatie, il ne se produit aucune irrégularité sur la surface 7 de la couche 6. Ensuite, une partie à structure MOS est formée sur la surface de la couche 6 de la même manière
que dans le premier mode de réalisation de l'invention.
On décrira maintenant un troisième mode de
réalisation de la présente invention.
Les figures 4A à 4F sont des vues d'un procédé de fabrication d'un dispositif à semi-conducteur
selon le troisième mode de réalisation de l'invention.
Selon ce mode de réalisation, une région intégrée est formée en utilisant un procédé
d'implantation ionique.
Tout d'abord, une couche p+, 1, servant de substrat monocristallin de semi-conducteur est fournie (figure 4A), et une couche polycristalline la du type p+ est formée sur la surface du substrat 1 par un procédé
de déposition en phase gazeuse par procédé chimique.
Ensuite, un substrat monocristallin lb de semi-
conducteur du type p+ est laminé sur la surface du substrat 1 pour que la couche polycristalline la soit disposée entre eux, et les deux substrats 1 et lb sont liés en utilisant un procédé dit de liaison directe par tranche. En outre, le substrat monocristallin lb est soumis à un traitement de polissage pour régler son épaisseur à une valeur donnée, d'o la formation d'un
substrat de semi-conducteur 1A (figure 4B).
Ensuite, une couche n-, 2, ayant une
résistance élevée est formée sur le substrat de semi-
conducteur lA par le procédé d'épitaxie en phase vapeur (figure 4C). Puis, un film d'oxyde 3 est formé suivant une épaisseur donnée sur la surface de la couche 2, et un film 16 d'enduit photorésistant ayant un motif donné est formé sur le film d'oxyde 3. Ensuite, par exemple, des ions d'arsenic (As) et d'antimoine (Sb) sont
9 2731841
introduits pour dopage dans la couche 2 par le procédé d'implantation ionique en utilisant comme masque le film
16 d'enduit photorésistant mis en motif.
Ensuite, le film 16 est enlevé, et un traitement thermique donné est exécuté pour former une région de diffusion n+, 5 (figure 4E). Puis, le film d'oxyde 3 est enlevé et une couche n-, 6, est formée par le procédé d'épitaxie en phase vapeur (figure 4F). Dans ce cas, étant donné que la région de diffusion 5 est formée par le procédé d'implantation ionique, la couche n-, 2, maintient une surface plate, et il ne se produit ainsi aucune irrégularité sur la surface 7 de la couche n-, 6. Ensuite, une partie à structure MOS est formée sur la surface de la couche 6 de la même manière que
dans le premier mode de réalisation.
Contrairement au cas o le procédé de diffusion thermique est utilisé comme dans les premier et second modes de réalisation, aucune partie de la surface à gradin ne se produit lorsque la région intégrée est formée par le procédé d'implantation ionique. La formation d'une région intégrée par le procédé d'implantation ionique est décrite dans la demande de brevet japonais mise à la disposition du public N 63-18675, par exemple. Cependant, la demanderesse a procédé à l'examen de la caractéristique de la tension d'isolement d'un film d'oxyde de grille dans les cas o le procédé d'implantation ionique est simplement utilisé et o le procédé de diffusion thermique est employé (la cote du gradin de surface est réduite à environ 4 nm dans le premier mode de réalisation), respectivement, et cet examen a permis de constater le fait suivant. Les figures 9A et 9B représentent les résultats de l'examen. Ici, l'examen a été exécuté sur la base de la caractéristique du claquage diélectrique en fonction du temps qui donne un taux de claquage dans le temps dans le cas o un champ électrique de 8 MV/cm est appliqué au film d'oxyde de
2731841
grille. La figure 9A représente les résultats de l'examen dans le cas de l'utilisation du procédé d'implantation ionique, alors que la figure 9B représente ceux du cas o l'on emploie le procédé de diffusion thermique. Comme cela apparaît en figures 9A et 9B, dans le cas de l'emploi du procédé d'implantation ionique, il ne se produit aucun gradin de surface; cependant, le taux des défaillances cumulées est supérieur à celui du cas o l'on emploie le procédé de diffusion thermique. Par conséquent, dans le cas o la région intégrée est formée en utilisant simplement l'implantation ionique, il y a le problème de la détérioration de la caractéristique de la tension
d'isolement entre grille et source.
D'autre part, conformément au procédé de fabrication de ce mode de réalisation, la couche
polycristalline la déposée dans le substrat de semi-
conducteur 1A et sa partie environnante contient un grand nombre de défauts, et cette région contenant des défauts dans le substrat de semi-conducteur 1A sert de source d'absorption pour les impuretés contaminées (par exemple, métaux lourds tels que Fe, Al ou analogue) ou les défauts dans le procédé de formation de la région de diffusion 5, c'est-à-dire qu'il fonctionne en site à
effet getter.
Par conséquent, la qualité du film d'oxyde de grille qui est formé sur la partie supérieure de la région de diffusion 5 peut être améliorée par l'action du site à effet getter, et la caractéristique de la tension d'isolation du film d'oxyde de grille lorsque la région intégrée est formée en employant le procédé
d'implantation ionique peut être améliorée.
A la place du substrat de semi-conducteur lA, on peut employer un autre type de substrat comme substrat de semi-conducteur qui est soumis à un traitement à effet getter. Ce substrat peut être obtenu en formant une région à défaut sur la surface arrière d'un substrat de semi- conducteur par un travail il 2731841 mécanique, ou en dopant un substrat de semi-conducteur avec une quantité d'oxygène donnée et en soumettant alors le substrat à un traitement thermique donné de manière à former des défauts de la déposition d'oxygène à des parties respectives. Cependant, dans le cas du premier substrat, la région à défauts présente sur la surface arrière est réduite ou perdue pendant les étapes répétitives d'oxydation et de gravure au cours du procédé complet, et ainsi l'effet getter est amoindri. Dans le cas du second substrat, la quantité des défauts varie en conformité avec la teneur en oxygène et les conditions du traitement thermique, et ainsi il est incommode de maîtriser la quantité des défauts. Compte-tenu de ce point, le cas o l'on utilise la couche polycristalline la comme on l'a décrit ci-dessus, est bien meilleur que les deux autres cas, en ce sens que la région à défauts de la couche polycristalline est guère affectée par les conditions du traitement thermique dans l'ensemble du procédé, et ainsi des sites à effet getter ayant une
reproductibilité élevée peuvent être formés.
On décrira maintenant le quatrième mode de
réalisation de la présente invention.
Les figures 5A à 5E sont des schémas d'un procédé de fabrication du quatrième mode de réalisation de la présente invention. Ce quatrième mode est une
variante du troisième mode.
Tout d'abord, un substrat de semi-conducteur 17 qui est soumis au traitement à effet getter qu'on décrit ci-dessus est préparé (figure 5A), et une couche n-, 2, ayant une résistance élevée est formée sur le substrat 17 par le procédé d'épitaxie en phase vapeur (figure 5B). Ensuite, un film d'oxyde 3 est formé suivant l'épaisseur donnée sur la surface de la couche 2, et est alors soumis à un traitement de mise en motif pour obtenir le motif désiré. Ensuite, les ions sont introduits pour dopage dans la couche 2 par le procédé
12 2731841
d'implantation ionique en utilisant le film d'oxyde mis
en motif 3 comme masque (figure 5C).
Un verre 18 est soumis à un traitement de revêtement par rotation alors que le film d'oxyde 3 reste (ou après l'enlèvement du film d'oxyde 3) et est alors soumis à un traitement thermique donné de manière
à former une région de diffusion n+, 5 (figure 5D).
Ensuite, le film d'oxyde 3 et le verre revêtu 18 sont enlevés, et une couche n-, 6, est alors formée (figure 5E). Comme dans le premier mode de réalisation, la
partie à structure MOS est alors formée sur la couche 6.
Le verre revêtu 18 fonctionne en coiffe avec laquelle les impuretés implantées ne peuvent se disperser à cause du traitement thermique. Plus précisément, de manière à éviter la diffusion vers l'extérieur des impuretés implantées à cause du traitement thermique pendant son procédé de diffusion, cette dernière doit être exécutée en atmosphère oxydante. Dans ce cas, la surface devient irrégulière comme dans le premier mode de réalisation, et ainsi, le verre 18 servant de coiffe est employé pour éviter la formation de la surface irrégulière à la suite du
traitement thermique.
On décrira maintenant le cinquième mode de
réalisation de l'invention.
Les figures 6A à 6G sont des vues représentant un procédé de fabrication d'un dispositif à semi-conducteur selon le cinquième mode de réalisation
de l'invention.
Ce cinquième mode de réalisation correspond à une variante du premier mode de réalisation, et il utilise un substrat de semi-conducteur lA employant une couche polycristalline la comme représenté dans le troisième mode de réalisation. Les étapes des figures 6A à 6C sont identiques à celles des figures 4A à 4C, et on
forme le substrat lA en passant par ces étapes.
Ensuite, dans les étapes des figures 6D à G, la couche n-, 2, la région de diffusion 5 et la
13 2731841
couche n-, 6, sont formées et la surface irrégulière 7 de la couche 6 est aplatie de la même manière que dans les étapes des figures 1C à 1F. Ensuite, comme dans le premier mode de réalisation, la partie à structure MOS est formée sur la surface aplatie de la couche 6. Dans ce cas, l'effet getter est en outre appliqué au dispositif qui est formé avec la région encastrée en utilisant le procédé de diffusion thermique, et ainsi la caractéristique de la tension d'isolation entre grille et source peut encore être améliorée. Dans le second mode de réalisation, le substrat de semi-conducteur lA peut être utilisé pour
avoir l'effet getter.
En outre, à la place du substrat de semi-
conducteur comportant la couche polycristalline la, d'autres substrats de semi-conducteur qui sont soumis au traitement à effet getter comme décrit ci-dessus peuvent
être employés comme substrat de semi-conducteur.
On décrira maintenant le sixième mode de
réalisation de la présente invention.
Dans les modes de réalisation précédents, la couche n-, 6, est formée par un procédé d'épitaxie en phase vapeur; cependant, dans ce mode de réalisation, la couche 6 est dispersée en utilisant un procédé de
liaison directe par tranche.
Plus précisément, une région de diffusion 5 est formée dans une couche n, 2, sur un substrat de la
même manière que les modes de réalisation décrits ci-
dessus, et la surface du résultat (les surfaces de la région de diffusion 5 et de la couche 2) est soumise à un traitement de polissage (figure 7A). Le substrat poli et un substrat de semi-conducteur ayant une couche n-, 6, sont liés l'un à l'autre en utilisant le procédé de liaison directe par tranche (figure 7B). Ensuite, la partie à structure MOS est formée sur la surface de la couche 6 de la même manière que dans le premier mode de réalisation.
14 2731841
Dans le présent mode de réalisation, la couche n-, 6, est fournie par le procédé de liaison directe par tranche, de sorte qu'il ne se produit qu'une faible irrégularité sur la surface 7 de la couche 6, et donc la caractéristique de la tension d'isolement entre grille et source due à l'irrégularité de la surface de
la couche 6 ne peut être détériorée.
On décrira maintenant un septième mode de
réalisation de l'invention.
Les figures 8A à 8F sont des vues représentant un procédé de fabrication d'un dispositif à semi-conducteur selon un septième mode de réalisation de
la présente invention.
Les étapes des figures 8A à 8C sont identiques à celles des figures lA à 1C. Plus précisément, la couche n-, 2, est formée sur la couche de silicium p+, 1, le film d'oxyde thermique 3 est formé sur la surface de la couche 2, et ensuite une fenêtre de diffusion est formée. Ultérieurement, un film de phosphosilicate 19 qui est un verre contenant des impuretés du type n (phosphore, par exemple) est formé sur sa surface par le procédé de déposition en phase gazeuse par procédé chimique (figure 8D) et est alors soumis à un traitement thermique donné de sorte que le phosphore contenu dans le film 19 est déplacé par diffusion dans la couche 2, d'o la formation de la
région de diffusion n+, 5 (figure 8E).
Ensuite, le film d'oxyde 3 et le film 19 sont enlevés par un liquide de gravure du groupe acide fluorhydrique, et la couche 6 est formée par le procédé d'épitaxie en phase vapeur (figure 8F). Ensuite, la partie à structure MOS est formée sur la surface 7 de la couche 6 de la même manière que dans le premier mode de réalisation. Dans le septième mode de réalisation de la présente invention, le film 19 est formé par le procédé de déposition en phase gazeuse par procédé chimique, et la région de diffusion n+, 5, par le traitement
2731841
thermique. En utilisant ces procédés, le film d'oxyde formé sur la fenêtre de diffusion est appelé à être très fin, et ainsi l'irrégularité de la surface 7 de la couche n-, 6, peut être grandement réduite. En conséquence, même lorsque la partie à structure MOS est formée sur la surface 7, aucune détérioration ne se produit dans la caractéristique de la tension
d'isolement entre grille et source.
Dans le septième mode de réalisation de l'invention, le substrat de semi-conducteur qui est soumis à un traitement à effet getter comme letroisième mode de réalisation peut être employé, et la couche n-, 6, peut être formée en utilisant le procédé de liaison
directe comme dans le sixième mode de réalisation.
Dans les modes de réalisation décrits ci-
dessus, la région de diffusion n+, 5, peut être formée de manière à venir en contact avec les surfaces limites de la couche n-, 2, et de la couche n-, 6, ou peut être
intégrée dans le voisinage des faces des limites.
En outre, la présente invention est appliquée non seulement à un IGBT du type vertical comme on l'a décrit dans les modes de réalisation ci-dessus,
mais également à un MOSFET vertical.
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de
variantes qui apparaîtront à l'homme de l'art.
16 2731841
Claims (14)
1 - Transistor à effet de champ du type à grille isolée, comprenant: - une première couche de semi-conducteur (1, 1A) ayant une concentration élevée en impuretés; - une seconde couche de semi- conducteur (2, 6) d'un premier type de conductivité (n), disposée sur la première couche et ayant une faible concentration en impuretés; - une région à puits (8, 9) d'un second type de conductivité (p), formée partiellement à la surface (7) de la seconde couche; - une région à semi- conducteur en surface (10) du premier type de conductivité, formée partiellement dans la région à puits, dans laquelle une région à canal est définie à la surface de la région à puits entre la seconde couche de semi-conducteur et la région à semi- conducteur en surface; - une électrode de grille (12) disposée, en correspondance avec au moins la région à canal, sur la surface de la région à puits, un film d'isolement de grille (11) étant interposé entre elles; - une région à semi-conducteur encastrée (5) disposée au droit d'une interface, ou dans le voisinage de celle-ci, entre les première et seconde couches de semi-conducteur et ayant une concentration élevée en impuretés; - une première électrode (14) en contact avec au moins la région à semi-conducteur en surface; et - une seconde électrode (15) en contact avec la première couche de semi- conducteur,
caractérisé en ce que la région à semi-
conducteur encastrée (5) présente un évidement dans un profil de concentration à son côté supérieur, et la surface de la seconde couche de semi-conducteur présente
une surface aplatie.
17 2731841
2 - Transistor selon la revendication 1, caractérisé en ce que la surface aplatie de la seconde couche de semi-conducteur présente une irrégularité dont on contrôle la cote (2) pour qu'elle soit au plus de 8 nm. 3 Transistor selon la revendication 1 ou 2, caractérisé en ce que la région à semi-conducteur
encastrée (5) est du premier type de conductivité (n).
4 - Transistor selon l'une quelconque des
revendications 1, 2 et 3, caractérisé en ce que la
première couche de semi-conducteur (1, 1A) est du second
type de conductivité (p).
- Transistor selon l'une quelconque des
revendications 1 à 4, caractérisé en ce que la première
électrode est une électrode de source et la seconde
électrode est une électrode de drain.
6 - Transistor selon l'une quelconque des
revendications 1 à 5, caractérisé en ce que la première
couche de semi-conducteur (1A) comprend une région (la)
qui fonctionne en site à effet getter.
7 - Transistor selon la revendication 6,
caractérisé en ce que la première couche de semi-
conducteur (1A) comprend une couche de semi-conducteur monocristalline (1, lb) et une couche de semi-conducteur polycristalline (la) ayant le même type de conductivité que la couche de semi-conducteur monocristalline, la couche de semi-conducteur polycristalline (la) étant disposée comme région fonctionnant en site à effet getter. 8 - Transistor selon l'une quelconque des
revendications 1 à 7, caractérisé en ce que la région à
semi-conducteur encastrée est située au-dessous de
l'électrode de grille.
9 - Transistor à effet de champ du type à grille isolée, comprenant: - une première couche de semi-conducteur (1A, 17) ayant une concentration élevée en impuretés et
18 2731841
comportant une région (la) qui fonctionne en site à effet getter; - une seconde couche de semi-conducteur (2, 6) d'un premier type de conductivité (n), disposée sur la première couche de semi- conducteur et ayant une faible concentration en impuretés; - une région à puits (8, 9) d'un second type de conductivité (p), formée partiellement à la surface (7) de la seconde couche de semi-conducteur; - une région à semi-conducteur en surface (10) du premier type de conductivité, formée partiellement dans la région à puits, dans laquelle une région à canal est définie à la surface de la région à puits entre la seconde couche de semi-conducteur et la région à semi-conducteur en surface; - une électrode de grille (12) disposée, en correspondance avec au moins ladite région à canal, sur la surface de la région à puits, un film d'isolation de grille (11) étant interposé entre elles; - une région à semi-conducteur encastrée (5) formée par l'implantation d'ions d'impuretés diffusés de façon à être disposée au droit d'une interface, ou dans le voisinage de celle-ci, entre les première et seconde couches de semi-conducteur avec une concentration élevée en impuretés; - une première électrode (14) en contact avec au moins la région à semi-conducteur en surface; et - une seconde électrode (15) en contact avec la première couche de semi- conducteur, 10 Transistor selon la revendication 9, dans lequel la première couche de semi-conducteur (1A, 17) comprend une couche de semi-conducteur monocristalline (1, lb) et une couche de semi-conducteur polycristalline (la) ayant le même type de conductivité que la couche de semi-conducteur monocristalline, la couche de semi-conducteur polycristalline (la) étant disposée en région fonctionnant comme site à effet getter.
19 2731841
11 - Transistor selon la revendication 9 ou , dans lequel la région à semi-conducteur encastrée
(5) est du premier type de conductivité (n).
12 - Transistor selon l'une quelconque des
revendications 9, 10 et 11, dans lequel la première
couche de semi-conducteur (lA, 17) est du second type de
conductivité (p).
13 - Transistor selon l'une quelconque des
revendications 9 à 12, dans lequel la première électrode
est une électrode de source et la seconde électrode est
une électrode de drain.
14 - Procédé pour fabriquer un transistor à effet de champ du type à grille isolée, caractérisé en ce qu'il comprend les étapes consistant à: préparer un substrat de semi-conducteur
(1, 2, 1A);
- former une région de diffusion (5) dans le substrat de semi-conducteur sous atmosphère oxydante par un procédé de diffusion thermique; - former une couche de semi-conducteur (6) d'un premier type de conductivité sur le substrat de semi-conducteur par un procédé de croissance épitaxiale après la formation de la région de diffusion, d'o il résulte que la région de diffusion devient une région encastrée; - aplatir la surface (7) de la couche de semi-conducteur; et - former au droit de la surface aplatie de la couche de semi-conducteur une structure de transistor
à effet de champ du type à grille isolée.
- Procédé pour fabriquer un transistor à effet de champ du type à grille isolée, comprenant les étapes consistant à: - préparer un substrat de semi-conducteur
(1, 2);
- former une région de diffusion (5) dans le substrat de semi-conducteur sous atmosphère oxydante par un procédé de diffusion thermique;
2731841
- aplatir la surface du substrat de semi-
conducteur (2) après la formation de la région de diffusion; - former une couche de semi-conducteur (6) d'un premier type de conductivité sur la surface aplatie du substrat de semi-conducteur, d'o il résulte que la région de diffusion devient une région encastrée; et
- former à la surface de la couche de semi-
conducteur une structure de transistor à effet de champ
du type à grille isolée.
16 - Procédé pour fabriquer un transistor à effet de champ du type à grille isolée, caractérisé en ce qu'il comprend les étapes consistant à: préparer un substrat de semi-conducteur
(1, 2);
- former un film en verre au phosphosilicate (19) sur le substrat de semi-conducteur par un procédé de déposition en phase gazeuse par procédé chimique, et exécuter un traitement thermique afin de former une région de diffusion du phosphore (5) dans le substrat de semi- conducteur; - former une couche de semi-conducteur (6) d'un premier type de conductivité sur le substrat de semi-conducteur après la formation de la région de diffusion du phosphore; et
- former à la surface de la couche de semi-
conducteur une structure de transistor à effet de champ
du type à grille isolée.
17 - Procédé selon l'une quelconque des
revendications 14 à 16, caractérisé en ce que l'étape de
préparation du substrat de semi-conducteur comprend la préparation d'un substrat de semi-conducteur (1A) soumis
à un traitement à effet getter.
18 - Procédé pour fabriquer un transistor à effet de champ du type à grille isolée, caractérisé en ce qu'il comprend les étapes consistant à: préparer un substrat de semi-conducteur (lA, 17), qui est soumis à un traitement à effet getter;
21 2731841
- placer des impuretés de dopage dans le substrat de semi- conducteur par un procédé d'implantation ionique et diffuser les impuretés implantées par un traitement thermique afin de former une région de diffusion (5); former une couche de semi-conducteur (6) d'un premier type de conductivité sur le substrat de semi-conducteur après la formation de la région de diffusion; et
- former à la surface de la couche de semi-
conducteur une structure de transistor à effet de champ
du type à grille isolée.
19 - Procédé selon la revendication 17 ou 18, dans lequel l'étape de préparation d'un substrat de semi-conducteur comprend la formation d'une couche de semi-conducteur polycristalline (la) sur un substrat de semi-conducteur monocristallin (1), et le laminage d'un autre substrat de semi-conducteur monocristallin (lb) sur la couche polycristalline, d'o il résulte qu'une couche de semi-conducteur polycristalline est utilisée
comme site à effet getter.
- Procédé selon l'une quelconque des
revendications 14 à 19, caractérisé en ce que l'étape de
formation d'une structure de transistor à effet de champ du type à grille isolée comprend les étapes consistant a: - former un film d'isolation de grille (11) et une électrode de grille (12) sur la surface (7) de la couche de semi-conducteur (6); - former un région à puits (8, 9) d'un second type de conductivité et une région à source (10) du premier type de conductivité à la surface de la couche de semi-conducteur; - former une électrode de source (14) en contact avec au moins la région à source; et former une électrode de drain (15) sur la
surface arrière du substrat de semi-conducteur (1).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04754595A JP3355851B2 (ja) | 1995-03-07 | 1995-03-07 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2731841A1 true FR2731841A1 (fr) | 1996-09-20 |
| FR2731841B1 FR2731841B1 (fr) | 1999-02-05 |
Family
ID=12778128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9602819A Expired - Fee Related FR2731841B1 (fr) | 1995-03-07 | 1996-03-06 | Transistors a effet de champ du type a grille isolee et son procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5753943A (fr) |
| JP (1) | JP3355851B2 (fr) |
| DE (1) | DE19608504A1 (fr) |
| FR (1) | FR2731841B1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3918209B2 (ja) * | 1996-09-11 | 2007-05-23 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| US6072216A (en) * | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
| US5970343A (en) * | 1998-08-12 | 1999-10-19 | Harris Corp. | Fabrication of conductivity enhanced MOS-gated semiconductor devices |
| US6531717B1 (en) | 1999-03-01 | 2003-03-11 | Teccor Electronics, L.P. | Very low voltage actuated thyristor with centrally-located offset buried region |
| US6084253A (en) * | 1999-03-01 | 2000-07-04 | Teccor Electronics, Lp | Low voltage four-layer device with offset buried region |
| US6956248B2 (en) | 1999-03-01 | 2005-10-18 | Teccor Electronics, Lp | Semiconductor device for low voltage protection with low capacitance |
| JP2001068665A (ja) | 1999-08-25 | 2001-03-16 | Toshiba Corp | 半導体装置 |
| TWI404205B (zh) * | 2009-10-06 | 2013-08-01 | Anpec Electronics Corp | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 |
| JP2011134985A (ja) * | 2009-12-25 | 2011-07-07 | Fuji Electric Co Ltd | トレンチゲート型半導体装置とその製造方法 |
| JP2012023234A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体装置 |
| DE112019001359T5 (de) * | 2018-03-15 | 2020-12-03 | Mitsubishi Electric Corporation | Halbleitereinheit und leistungswandlereinheit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001638A1 (fr) * | 1984-08-21 | 1986-03-13 | American Telephone & Telegraph Company | Circuit integres a semi-conducteurs getterises avec du phosphore |
| JPH01282872A (ja) * | 1988-05-09 | 1989-11-14 | Matsushita Electron Corp | 半導体装置 |
| EP0471526A1 (fr) * | 1990-08-11 | 1992-02-19 | Sharp Kabushiki Kaisha | MOSFET de puissance vertical |
| JPH05152306A (ja) * | 1991-11-28 | 1993-06-18 | Sony Corp | 半導体基板及びその製造方法 |
| EP0594049A1 (fr) * | 1992-10-20 | 1994-04-27 | Mitsubishi Denki Kabushiki Kaisha | Transistor bipolaire à grille isolée et méthode de fabrication correspondante |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4676868A (en) * | 1986-04-23 | 1987-06-30 | Fairchild Semiconductor Corporation | Method for planarizing semiconductor substrates |
| JPS6318675A (ja) * | 1986-07-11 | 1988-01-26 | Toshiba Corp | 半導体装置 |
| US5355013A (en) * | 1988-05-25 | 1994-10-11 | University Of Hawaii | Integrated radiation pixel detector with PIN diode array |
| US4879258A (en) * | 1988-08-31 | 1989-11-07 | Texas Instruments Incorporated | Integrated circuit planarization by mechanical polishing |
| JP2759928B2 (ja) * | 1989-06-27 | 1998-05-28 | 日本ケミコン株式会社 | 電解コンデンサのエージング方法 |
| DE69025774T2 (de) * | 1989-07-25 | 1996-11-07 | Oreal | Abgabevorrichtung für ein flüssiges Produkt, insbesondere kosmetischer oder pharmazeutischer Art |
| WO1991003842A1 (fr) * | 1989-08-31 | 1991-03-21 | Nippondenso Co., Ltd. | Transistor bipolaire a grille isolee |
| US5234867A (en) * | 1992-05-27 | 1993-08-10 | Micron Technology, Inc. | Method for planarizing semiconductor wafers with a non-circular polishing pad |
| US5162261A (en) * | 1990-12-05 | 1992-11-10 | Texas Instruments Incorporated | Method of forming a via having sloped sidewalls |
| JP2862027B2 (ja) * | 1991-03-12 | 1999-02-24 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JPH05206146A (ja) * | 1992-01-24 | 1993-08-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05218049A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 半導体素子形成用基板 |
| US5479031A (en) * | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
-
1995
- 1995-03-07 JP JP04754595A patent/JP3355851B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-05 DE DE19608504A patent/DE19608504A1/de not_active Withdrawn
- 1996-03-06 FR FR9602819A patent/FR2731841B1/fr not_active Expired - Fee Related
- 1996-03-07 US US08/612,285 patent/US5753943A/en not_active Expired - Fee Related
-
1998
- 1998-04-03 US US09/054,493 patent/US6146947A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001638A1 (fr) * | 1984-08-21 | 1986-03-13 | American Telephone & Telegraph Company | Circuit integres a semi-conducteurs getterises avec du phosphore |
| JPH01282872A (ja) * | 1988-05-09 | 1989-11-14 | Matsushita Electron Corp | 半導体装置 |
| EP0471526A1 (fr) * | 1990-08-11 | 1992-02-19 | Sharp Kabushiki Kaisha | MOSFET de puissance vertical |
| JPH05152306A (ja) * | 1991-11-28 | 1993-06-18 | Sony Corp | 半導体基板及びその製造方法 |
| EP0594049A1 (fr) * | 1992-10-20 | 1994-04-27 | Mitsubishi Denki Kabushiki Kaisha | Transistor bipolaire à grille isolée et méthode de fabrication correspondante |
Non-Patent Citations (5)
| Title |
|---|
| "LOW-DISLOCATION PROCESS PROMISES LOW-NOISE DEVICES", ELECTRONICS, vol. 43, no. 21, 12 October 1970 (1970-10-12), NEW YORK US, pages 171 - 172, XP002036954 * |
| ANONYMOUS: "Elimination of Stacking Faults. January 1977.", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 19, no. 8, January 1977 (1977-01-01), NEW YORK, US, pages 3051 - 3052, XP002036955 * |
| J. A. TOPICH ET AL: "GETTERING STUDIES ON OXIDATION AND EPITAXIAL DEFECTS FOR DIFFUSED AND IMPLANTED BURIED LAYER PROCESSES", EXTENDED ABSTRACTS, vol. 79-2, 14 October 1979 (1979-10-14) - 19 October 1979 (1979-10-19), PRINCETON, NEW JERSEY US, pages 1267 - 1268, XP002036953 * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 062 (E - 0883) 5 February 1990 (1990-02-05) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 538 (E - 1440) 28 September 1993 (1993-09-28) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5753943A (en) | 1998-05-19 |
| FR2731841B1 (fr) | 1999-02-05 |
| JPH08250713A (ja) | 1996-09-27 |
| US6146947A (en) | 2000-11-14 |
| DE19608504A1 (de) | 1996-09-12 |
| JP3355851B2 (ja) | 2002-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005721B1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| FR2512274A1 (fr) | Procede de fabrication d'une metallisation en siliciure de cobalt pour un transistor | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2544916A1 (fr) | Procede de fabrication de transistors a effet de champ mos | |
| FR2477771A1 (fr) | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise | |
| FR2744837A1 (fr) | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| FR2641126A1 (en) | Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| KR100496716B1 (ko) | 반도체장치및그제조방법 | |
| KR100421300B1 (ko) | 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자 | |
| US7326596B2 (en) | High voltage power device with low diffusion pipe resistance | |
| JPS6160580B2 (fr) | ||
| KR100421281B1 (ko) | 반도체소자의금속배선제조방법 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| EP0038239A1 (fr) | Diode blocable, et procédé de fabrication | |
| FR2826178A1 (fr) | Procede de dopage d'un element actif de circuit integre a auto-alignement et circuit integre | |
| KR100195326B1 (ko) | 반도체 집적회로 배선구조 및 그 형성 방법 | |
| JPH0730103A (ja) | 半導体装置の製造方法 | |
| JPH098062A (ja) | 半導体装置の製造方法 | |
| JP2001185549A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20101130 |