KR100421281B1 - 반도체소자의금속배선제조방법 - Google Patents

반도체소자의금속배선제조방법 Download PDF

Info

Publication number
KR100421281B1
KR100421281B1 KR1019960043633A KR19960043633A KR100421281B1 KR 100421281 B1 KR100421281 B1 KR 100421281B1 KR 1019960043633 A KR1019960043633 A KR 1019960043633A KR 19960043633 A KR19960043633 A KR 19960043633A KR 100421281 B1 KR100421281 B1 KR 100421281B1
Authority
KR
South Korea
Prior art keywords
temperature
alloy layer
low
alloy
forming
Prior art date
Application number
KR1019960043633A
Other languages
English (en)
Other versions
KR19980025510A (ko
Inventor
김헌도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960043633A priority Critical patent/KR100421281B1/ko
Publication of KR19980025510A publication Critical patent/KR19980025510A/ko
Application granted granted Critical
Publication of KR100421281B1 publication Critical patent/KR100421281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Abstract

본 발명은 반도체소자의 금속배선 제조방법에 관한 것으로서, 콘택홀을 효과적으로 메우기 위하여 Si을 포함하는 저온 Al 합금층을 형성하고 그 상부에는 공융점이 낮은 Ge를 포함하는 고온 Al 합금층을 형성하여 Al 배선을 완성하여, 종래 보다 낮은 350∼550℃ 정도의 온도에서 양호한 특성의 Al 합금배선을 형성하였으므로, 고온에 의한 금속배선 상부의 거칠어짐이 방지되고, Ge를 포함하는 Al 합금층의 단선이 방지되며, Si 석출에 의한 접합파괴를 억제하여 소자의 공정 수율, 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 제조방법
본 발명은 반도체소자의 금속배선 제조방법에 관한 것으로서, 특히 Al배선을Al-Si-Cu/Al-Ge-Cu 합금의 적층막으로 형성하여 금속배선의 계면 특성을 향상시키고 공융점을 감소시켜 콘택홀의 매립이 용이하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법에 관한 것이다.
일반적으로 반도체소자는 각각의 소자들을 형성한 후, 소자의 최상층에는 각각의 소자에 전압을 인가하는 금속배선이 형성된다. 이러한 금속배선으로는 다른 재료들에 비해 증착공정이 간단하고, 저저항의 특성을 갖는 Al 계열 금속이 주로 사용되는데, Al 계열 금속배선 콘택의 경우에는 금속층과 접촉되는 부분에서의 스파이크나 불순물의 확산을 방지하기 위하여 콘택면과 금속배선의 사이에 Ti/TiN 적층 구조의 장벽금속(barrier metal)층을 형성한다.
도 1은 종래 기술에 따라 금속배선이 형성된 반도체소자의 단면도이다.
먼저, 반도체기판(10)상에 모스 전계효과 트랜지스터나 캐패시터 등과 같은 하부 구조물을 형성하고, 상기 구조의 전표면에 콘택홀(14)을 구비하는 층간절연막(12)을 형성한다.
그 다음, 상기 구조의 전표면에 Ti/TiN 의 적층구조로 형성된 장벽금속층(16)을 형성하고, 그 상부에 저온 Al 합금층(18A)을 형성하여 균일한 두께로 콘택홀(14) 내부를 채우고 그 상부에 고온 Al 합금층(18B)을 형성한 후, 상기 구조의 상부에 난반사에 의한 나칭을 방지하기 위한 반사방지막(20)을 형성하고, 패턴닝하여 금속배선을 완성한다. 이때 상기 Al 합금층(18)은 Al-Si-Cu 합금이나 Al-Cu 합금을 사용한다.
여기서 콘택홀의 내부를 원활하게 채우기 위하여 상기 저온 Al 합금층(18A)은 400℃ 이하의 온도에서 증착되고, 고온 Al 합금층(18B)은 500℃ 이상의 고온에서 증착된다. 따라서 고온 공정에 의해 금속배선의 표면이 거칠어져 후속 공정시 금속배선이 단선되는 등의 배선 불량이 발생하여 공정수율 및 소자 동작의 신뢰성을 떨어뜨리는 문제점이 있다.
또한 상기의 문제점을 해결하기 위하여 공융점(eutectic point)이 450℃ 이하이고 표면에 매끄러운 Al-Ge-Cu 합금층을 사용하기도 하는데, 상기의 Ge 원소에 의해 배선의 신뢰성이 떨어지고, Si이 포함되어 있지 않아 후속 공정시 기판의 Si이 석출되어 접합 파괴가 일어나는 등의 다른 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고온 Al 합금층에 Ge를 포함시켜 고온 공정의 온도를 낮추어 콘택홀을 원활하게 채워 보이드를 방지하고, 금속배선의 표면을 매끄럽게 하여 후속 공정시 배선의 단선 등과 같은 불량 발생을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 금속배선이 형성된 반도체소자의 단면도.
도 2A 내지 도 2C는 본 발명의 일실시예에 따른 반도체소자의 금속배선 제조 공정도.
도 3A 및 도 3B는 본 발명의 다른 실시예에 따른 반도체소자의 금속배선 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 층간절연막
14 : 콘택홀 16 : 장벽금속층
18 : Al 합금층 20 : 반사방지막
18A : 저온 Al 합금층 18B : 고온 Al합금충
18C : Ge가 포함된 고온 Al 합금층
18D : Ge가 포함된 저온 Al 합금층
상기와 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 제조 방법의 특징은,
반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막 상에 장벽금속층을 형성하는 공정과,
상기 장벽금속층 상에 150∼400℃ 온도에서 저온 Al 합금층을 형성하는 공정과,
상기 저온 Al 합금층상에 350∼550℃ 온도에서 Ge가 함유된 고온 Al 합금층을 형성하는 공정을 포함하는 것과,
상기 장벽금속층은 Ti/TiN 의 적층구조로 CVD나 PVD 방법을 이용하여 형성하는 것과,
상기 저온 Al 합금층을 형성하는 공정 전에 상기 반도체기판 표면의 자연산화막을 제거하는 공정을 별도로 구비하는 것과,
상기 저온 Al 합금층은 Si이 0.5∼5%, Cu가 0∼5% 함유된 Al-Si-Cu 합금으로 형성하는 것과,
상기 Ge를 포함하는 고온 Al 합금층은 Ge가 0.1∼5%이고, Cu가 0∼5% 포함된 Al-Ge-Cu 합금으로 형성하는 것과,
상기 저온 Al 합금층과 고온 Al 합금층은 1 : 1∼1.5 또는 1∼1.5 : 1 두께비로 형성하는 것과,
상기 Ge를 포함하는 고온 Al 합금층상에 난반사에 의한 나칭을 방지하기 위한 반사방지막을 형성하되, 질화막으로 형성하는 것이다.
본 발명의 다른 특징은,
반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막 상에 장벽금속층을 형성하는 공정과,
상기 장벽금속층상에 Al 합금층을 형성하는 공정과,
상기 Al 합금층상에 Ge가 함유된 Al 합금층을 형성하는 공정과,
상기 구조의 반도체기판을 열처리하여 상기 Al 합금층과 Ge가 함유된 Al 합금층을 리플로우시켜 평탄화시키는 공정을 구비함에 있다.
본 발명의 또 다른 특징은,
반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막 상에 장벽금속층을 형성하는 공정과,
상기 장벽금속층상에 Ge가 함유된 Al 합금층을 형성하는 공정과,
상기 Ge가 함유된 Al 합금층상에 Al 합금층을 형성하는 공정과,
상기 구조의 반도체기판을 열처리하여 상기 Ge가 함유된 Al 합금층과 Al 합금층을 리플로우시켜 평탄화시키는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 금속배선 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 2A 내지 도 2C는 본 발명의 일 실시예에 따른 반도체소자의 금속배선 제조 공정도로서, 금속배선 콘택 부분을 도시한 예이다.
먼저, 실리콘 웨이퍼 등의 반도체기판(10)상에 게이트 산화막과 게이트전극, 엘.디.디. (Lightly Doped Drain; 이하 LDD라 칭함) 구조의 소오스/드레인 접합 등으로 구성되는 모스 전계효과 트랜지스터와 캐패시터 및 비트선 등과 같은 하부 구조물을 형성하고,상기 구조의 전표면에 층간절연막(12)을 형성한다.
그다음 상기 반도체기판(10)에서 금속배선과의 콘택으로 예정되어 있는 부분상의 층간절연막(12)을 제거하여 콘택홀(14)을 형성하고, 상기 구조의 전표면에 Ti/TiN 의 적층구조로 형성된 장벽금속층(16)을 화학기상증착(Chemical VaporDeposition; 이하 CVD라 칭함)이나 물리기상증착(Physical Vapor Deposition; 이하 PVD라 칭함) 방법으로 형성한다.
그후, 상기 콘택홀(14)에 의해 노출되어 있는 반도체기판(10) 상에 형성되어 있는 자연산화막을 제거하고, 상기 구조의 전표면에 저온 Al 합금층(18A)을 형성하여 콘택홀(14)의 내부를 균일한 두께로 채운다. 이때 상기 저온 Al 합금층(18A)은 150∼400℃ 정도의 온도에서 형성되고, Al-Si-Cu 합금을 사용하되 Si이 0.5-5%, Cu가 0∼5% 정도 포함된 합금을 사용한다. (도 2A참조).
그다음 상기 반도체기판(10)을 고온 챔버로 이동하여 진공의 깨짐 없이 상기 저온 Al 합금층(18A)상에 Ge를 포함하는 고온 Al 합금층(18C)을 형성하여 상기 콘택홀(14)을 메운다. 이때 상기 Ge를 포함하는 고온 Al 합금층(18C)은 350∼550℃ 정도의 온도에서 Al-Ge-Cu 합금으로 형성하되, Ge가 0.1∼5%이고, Cu가 0∼5% 정도 포함된 층으로서, 상기 저온 Al 합금층(18A)과 Ge를 포함하는 고온 Al 합금층(18C)은 각각 1 : 1∼1.5 혹은 1∼1.5 : 1 정도의 두께비로 형성된다. (도 2B 참조).
그후, 상기 Ge를 포함하는 고온 Al 합금층(18C)상에 난반사에 의한 나칭을 방지하기 위한 반사방지막(20)을 광반사 계수가 낮은 물질, 예를 들어 질화막 등으로 형성하고, 패턴닝하여 금속배선을 완성한다. 이때 상기 Ge를 포함하는 고온 Al 합금층(18C)은 표면이 매끄럽게 형성되고, 하부의 저온 Al 합금층(18A)에 의해 단선이 방지되고, 접합 파괴도 일어나지 않는다. (도 2C 참조).
도3A 및 도3B는 본 발명의 다른 실시예에 따른 반도체소자의 금속배선 제조공정도로서, 고온 리플로우 공정이 첨가된 경우의 예이다.
먼저, 도2A에서와 같이, 반도체기판(10)상에 콘택홀(14)을 구비하는 층간절연막(12)을 형성하고, 상기 구조의 전표면에 장벽금속층(16)과 저온 Al 합금층(18A)을 순차적으로 형성한 후, 상기 저온 Al 합금층(18A)상에 Ge를 포함하는 저온 Al 합금층(18D)을 형성한다. 상기 저온 Al 합금층(18A)은 150∼400℃ 정도의 온도에서 형성되고, Al-Si-Cu 합금을 사용하되 Si이 0.5∼5%, Cu가 0∼5% 정도 포함된 합금을 사용하며, 상기 Ge를 포함하는 저온 Al 합금층(18D)도 150∼400℃ 정도의 온도에서 Al-Ge-Cu 합금으로 형성하되, Ge가 0.1-5%이고, Cu가 0∼5% 정도 포함된 층으로서, 상기 저온 Al 합금층(18A)과 Ge를 포함하는 저온 Al 합금층(18D)은 각각 1 : 1∼1.5 혹은 1∼1.5 : 1 정도의 두께비로 형성된다. (도 3A 참조).
그다음 상기 구조의 반도체기판(10)을 진공의 깨짐 없이 고진공 상태에서 350∼550℃ 정도의 온도에서 열처리하여 상기 저온 Al 합금층(18A)과 Ge를 포함하는 저온 Al 합금층(18D)을 리플로우시켜 상기 콘택홀(14)을 메우도록 평탄화한 후,상기 평탄화된 Ge를 포함하는 저온 Al 합금층(18D) 상에 반사방지막(20)을 형성하고 패턴닝하여 금속배선을 완성한다. (도 3B 참조).
상기에서는 Ge를 포함하는 저온 Al 합금층(18D)을 저온 Al 합금층(18A)의 상부에 형성하였으나, 이들의 순서를 바꾸어 형성하고 평탄화시켜도 본발명의 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속배선 제조방법은 콘택홀을 효과적으로 메우기 위하여 저온 및 고온 두차례 Al 합금을 적층하는금속배선에서 하부에는 Si을 포함하는 저온 Al 합금층을 형성하고 그 상부에는 공융점이 낮은 Ge를 포함하는 고온 Al 합금층을 형성하여 Al 배선을 완성하거나, 상기 Ge를 포함하는 고온 Al 합금층 대신 Ge를 포함하는 저온 Al 합금층을 형성하고 리플로우시켜 평탄화하여, 종래 보다 낮은 350∼550℃ 정도의 온도에서 양호한 특성의 Al 합금배선을 형성하였으므로, 고온에 의한 금속배선 상부의 거칠어짐이 방지되고, Ge를 포함하는 Al 합금층의 단선이 방지되며, Si 석출에 의한 접합파괴도 일어나지 않아 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (8)

  1. 반도체기판 상에 층간절연막을 형성하는 공정과,
    상기 층간절연막 상에 장벽금속층을 형성하는 공정과,
    상기 장벽금속층 상에 150∼400℃ 온도에서 저온 Al 합금층을 형성하는 공정과,
    상기 저온 Al 합금층상에 350∼550℃ 온도에서 Ge가 함유된 고온 Al 합금층을 형성하는 공정을 포함하는 반도체소자의 금속배선 제조방법.
  2. 제 1 항에 있어서,
    상기 장벽금속층은 Ti/TiN 의 적층구조로 CVD나 PVD 방법을 이용하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  3. 제 1 항에 있어서,
    상기 저온 Al 합금층을 형성하는 공정 전에 상기 반도체기판 표면의 자연산화막을 제거하는 공정을 별도로 구비하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  4. 제 1 항에 있어서,
    상기 저온 Al 합금층은 Si이 0.5∼5%, Cu가 0∼5% 함유된 Al-Si-Cu 합금으로형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  5. 제 1 항에 있어서,
    상기 Ge를 포함하는 고온 Al 합금층은 Ge가 0.1∼5%이고, Cu가 0∼5% 포함된 Al-Ge-Cu 합금으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  6. 제 1 항에 있어서,
    상기 저온 Al 합금층과 고온 Al 합금층은 1 : 1∼1.5 또는 1∼1.5 : 1 두께비로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  7. 제 1 항에 있어서,
    상기 Ge를 포함하는 고온 Al 합금층 상에 반사방지막을 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
  8. 제 7 항에 있어서,
    상기 반사방지막을 질화막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
KR1019960043633A 1996-10-02 1996-10-02 반도체소자의금속배선제조방법 KR100421281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043633A KR100421281B1 (ko) 1996-10-02 1996-10-02 반도체소자의금속배선제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043633A KR100421281B1 (ko) 1996-10-02 1996-10-02 반도체소자의금속배선제조방법

Publications (2)

Publication Number Publication Date
KR19980025510A KR19980025510A (ko) 1998-07-15
KR100421281B1 true KR100421281B1 (ko) 2004-05-10

Family

ID=37323477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043633A KR100421281B1 (ko) 1996-10-02 1996-10-02 반도체소자의금속배선제조방법

Country Status (1)

Country Link
KR (1) KR100421281B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400248B1 (ko) * 2001-04-06 2003-10-01 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
KR100433846B1 (ko) * 2001-05-23 2004-06-04 주식회사 하이닉스반도체 반도체장치의 금속도전막 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204004A (ja) * 1995-01-25 1996-08-09 Hiroshima Nippon Denki Kk 半導体装置の製造方法
JPH08236478A (ja) * 1994-12-28 1996-09-13 Nec Corp 半導体装置及びその製造方法
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236478A (ja) * 1994-12-28 1996-09-13 Nec Corp 半導体装置及びその製造方法
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
JPH08204004A (ja) * 1995-01-25 1996-08-09 Hiroshima Nippon Denki Kk 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980025510A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5614437A (en) Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US6818546B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
KR0169283B1 (ko) 반도체장치 및 그 제조방법
US6913997B2 (en) Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices
JPH10144688A (ja) 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法
US5843837A (en) Method of contact hole burying
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
KR100421281B1 (ko) 반도체소자의금속배선제조방법
CN1056468C (zh) 用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP3521119B2 (ja) 集積回路の合金製相互接続構造を形成する方法
JP3087692B2 (ja) 半導体装置の製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JP2011129750A (ja) 高耐圧半導体素子の製造方法及びその構造
KR100641910B1 (ko) 반도체 소자의 금속배선 형성방법
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR960006430B1 (ko) 반도체장치의 제조방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
JPS6160580B2 (ko)
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR940005707B1 (ko) Al전극 배선의 평탄화 방법
JPH11297824A (ja) 半導体装置及びその製造方法
KR20000026240A (ko) 콘택 저항을 감소시킬 수 있는 반도체장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee