JP3521119B2 - 集積回路の合金製相互接続構造を形成する方法 - Google Patents
集積回路の合金製相互接続構造を形成する方法Info
- Publication number
- JP3521119B2 JP3521119B2 JP01568699A JP1568699A JP3521119B2 JP 3521119 B2 JP3521119 B2 JP 3521119B2 JP 01568699 A JP01568699 A JP 01568699A JP 1568699 A JP1568699 A JP 1568699A JP 3521119 B2 JP3521119 B2 JP 3521119B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- alloy
- aluminum
- forming
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 229910045601 alloy Inorganic materials 0.000 title description 35
- 239000000956 alloy Substances 0.000 title description 35
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 229910052782 aluminium Inorganic materials 0.000 claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 33
- 230000008018 melting Effects 0.000 claims description 32
- 238000002844 melting Methods 0.000 claims description 32
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 22
- 229910052738 indium Inorganic materials 0.000 claims description 21
- 238000011065 in-situ storage Methods 0.000 claims description 11
- 230000009477 glass transition Effects 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 229910021482 group 13 metal Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052716 thallium Inorganic materials 0.000 claims description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 description 18
- 150000002739 metals Chemical class 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910000846 In alloy Inorganic materials 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 3
- -1 aluminum-germanium Chemical compound 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 241000219492 Quercus Species 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路に形成さ
れるプラグと相互接続構造を形成する方法に関し、特に
アルミと低融点の周期律表の第１３族の金属からプラグ
と相互接続構造を形成する方法に関する。
れるプラグと相互接続構造を形成する方法に関し、特に
アルミと低融点の周期律表の第１３族の金属からプラグ
と相互接続構造を形成する方法に関する。
【０００２】
【従来の技術】集積回路、特にＣＭＯＳデバイスにおい
ては、機能に対する要望および利点をさらに追求してい
くことにより幅広い利用範囲が得られている。このよう
な要望に応えるために、集積回路業界は、現行の製造プ
ロセスと装置の利用を拡張し、機能を向上させるような
新たな集積回路構造を開発し続けている。
ては、機能に対する要望および利点をさらに追求してい
くことにより幅広い利用範囲が得られている。このよう
な要望に応えるために、集積回路業界は、現行の製造プ
ロセスと装置の利用を拡張し、機能を向上させるような
新たな集積回路構造を開発し続けている。
【０００３】集積回路の製造の重要な点は、個々の半導
体デバイス端子とさまざまな電力供給構造および共通の
信号を搬送する導体構造（バス）を有する回路素子との
間に信頼性が高くかつ低抵抗の接続構造を構成すること
である。集積回路業界では半導体デバイス端子に直接接
続される構造を接点（またはウィンドウ）と称し、他の
導体構造間で行われる接続はバイアスと称する。これら
にタングステンとアルミの両方を用いることは、従来確
立された技術である。
体デバイス端子とさまざまな電力供給構造および共通の
信号を搬送する導体構造（バス）を有する回路素子との
間に信頼性が高くかつ低抵抗の接続構造を構成すること
である。集積回路業界では半導体デバイス端子に直接接
続される構造を接点（またはウィンドウ）と称し、他の
導体構造間で行われる接続はバイアスと称する。これら
にタングステンとアルミの両方を用いることは、従来確
立された技術である。
【０００４】産業界における標準技術では接点とバイア
スを充填するプロセス用にタングステン製のプラグを用
い、相互接続材料用にＡｌ合金（Ａｌ−Ｓｉ，Ａｌ−Ｃ
ｕ，Ａｌ−Ｃｕ−Ｓｉ）を用いている。ところが接点と
バイアスの寸法が減少するにつれて、下の材料への接触
抵抗は増加する（特にＷプラグにおいて、これに関して
は、Dixit et al.著のIEDM 1994 を参照のこと）。
スを充填するプロセス用にタングステン製のプラグを用
い、相互接続材料用にＡｌ合金（Ａｌ−Ｓｉ，Ａｌ−Ｃ
ｕ，Ａｌ−Ｃｕ−Ｓｉ）を用いている。ところが接点と
バイアスの寸法が減少するにつれて、下の材料への接触
抵抗は増加する（特にＷプラグにおいて、これに関して
は、Dixit et al.著のIEDM 1994 を参照のこと）。
【０００５】したがって、Ｗプラグ／Ａｌ相互接続構造
の代わりに全てをＡｌで解決する２つの方法が進められ
て、これにより従来のＷプラグで得られた接触抵抗より
も大幅に抵抗を減少させることができる。第１の解決方
法は、強制充填方法（Dixitet al.著の前掲の論文を参
照のこと）と第２の解決方法は、２つのステップからな
るＡｌリフロープロセス（Zhao et al.著のIEDM 1996を
参照のこと）である。しかし、後者のアルミをリフロー
させて適切に形成し接着させるツーステップのリフロー
プロセスの間、約４５０℃の処理温度が必要とされる。
の代わりに全てをＡｌで解決する２つの方法が進められ
て、これにより従来のＷプラグで得られた接触抵抗より
も大幅に抵抗を減少させることができる。第１の解決方
法は、強制充填方法（Dixitet al.著の前掲の論文を参
照のこと）と第２の解決方法は、２つのステップからな
るＡｌリフロープロセス（Zhao et al.著のIEDM 1996を
参照のこと）である。しかし、後者のアルミをリフロー
させて適切に形成し接着させるツーステップのリフロー
プロセスの間、約４５０℃の処理温度が必要とされる。
【０００６】現在の技術は、例えばポリマーベースのエ
ーロゲルのような誘電率の低い新たな誘電体材料を用い
ている。しかし、このポリマーベースの材料は、アルミ
のリフロープロセスに際し、高い処理温度（例、約４５
０℃）で容易に損傷を受けてしまう。従ってこれらの材
料はシリコンベースの誘電体材料の場合よりもより低い
処理温度を使用しなければならない。通常、処理温度は
これらの新たな誘電体材料の損傷を回避するために、最
大３５０℃の温度を越えてはならない。
ーロゲルのような誘電率の低い新たな誘電体材料を用い
ている。しかし、このポリマーベースの材料は、アルミ
のリフロープロセスに際し、高い処理温度（例、約４５
０℃）で容易に損傷を受けてしまう。従ってこれらの材
料はシリコンベースの誘電体材料の場合よりもより低い
処理温度を使用しなければならない。通常、処理温度は
これらの新たな誘電体材料の損傷を回避するために、最
大３５０℃の温度を越えてはならない。
【０００７】アルミの堆積温度を低下させるためにアル
ミとゲルマニウムを合金化することを試みた研究者がい
る。これに関しては、K. Kikuta と T. kikkawa 著の
J. Electrochem. Society; Vol. 143, No. 1, p. 228-2
32; January 1996.を参照のこと。このプロセスにおい
ては、アルミ−ゲルマニウム合金を接点開口すなわちバ
イアス内に堆積させている。純粋なアルミの溶融温度
は、約６６０℃であるが、アルミとゲルマニウムの合金
は、この溶融温度を劇的に低下させる。
ミとゲルマニウムを合金化することを試みた研究者がい
る。これに関しては、K. Kikuta と T. kikkawa 著の
J. Electrochem. Society; Vol. 143, No. 1, p. 228-2
32; January 1996.を参照のこと。このプロセスにおい
ては、アルミ−ゲルマニウム合金を接点開口すなわちバ
イアス内に堆積させている。純粋なアルミの溶融温度
は、約６６０℃であるが、アルミとゲルマニウムの合金
は、この溶融温度を劇的に低下させる。
【０００８】しかし、ゲルマニウムは誘電体材料に十分
な濡れ性(wetting)を与えず、そのため適切に形成しフ
ローさせるためにポリシリコン製のウェット層を必要と
している。アルミ−ゲルマニウム合金を使用する際の別
の問題点は、後続の処理プロセスの間ゲルマニウムがシ
リコン上にエピタキシャルに沈澱することである。その
理由は、これら２つの結晶構造が非常に類似するからで
ある。これらの問題があるために、アルミ−ゲルマニウ
ム合金を幅広く商用に転ずることができない。
な濡れ性(wetting)を与えず、そのため適切に形成しフ
ローさせるためにポリシリコン製のウェット層を必要と
している。アルミ−ゲルマニウム合金を使用する際の別
の問題点は、後続の処理プロセスの間ゲルマニウムがシ
リコン上にエピタキシャルに沈澱することである。その
理由は、これら２つの結晶構造が非常に類似するからで
ある。これらの問題があるために、アルミ−ゲルマニウ
ム合金を幅広く商用に転ずることができない。
【０００９】要するに接点とバイアスの相互接続構造を
形成するために、アルミを使用することは、接触抵抗が
高くなりすぎて、また合金の処理温度もまた高すぎて
（特にポリマーベースの誘電体に対しては）、あるいは
他の合金特性により市場への転用がうまくいかない。
形成するために、アルミを使用することは、接触抵抗が
高くなりすぎて、また合金の処理温度もまた高すぎて
（特にポリマーベースの誘電体に対しては）、あるいは
他の合金特性により市場への転用がうまくいかない。
【００１０】
【発明が解決しようとする課題】本発明の目的は、好ま
しいポリマー製の誘電体に対し損傷を与えることがない
程度に低い温度で相互接続プロセスを行うことのできる
合金を提供することである。本発明の目的は、開口がそ
こに形成された誘電体層を有する集積回路の合金製相互
接続構造を形成する方法を提供する。
しいポリマー製の誘電体に対し損傷を与えることがない
程度に低い温度で相互接続プロセスを行うことのできる
合金を提供することである。本発明の目的は、開口がそ
こに形成された誘電体層を有する集積回路の合金製相互
接続構造を形成する方法を提供する。
【００１１】
【課題を解決するための手段】本発明の方法は、開口内
に合金を形成するステップを含む。この合金は、少なく
とも第１金属と第２金属とを含み、第１金属は第１３族
の元素から選択され、第２金属の融点および誘電体材料
のガラス遷移温度Ｔgよりも遥かに低い融点を有する。
さらに本発明の方法は、第１金属を溶融し、合金をリフ
ローさせるのに十分な温度に第１金属と第２金属を曝す
ステップを含む。
に合金を形成するステップを含む。この合金は、少なく
とも第１金属と第２金属とを含み、第１金属は第１３族
の元素から選択され、第２金属の融点および誘電体材料
のガラス遷移温度Ｔgよりも遥かに低い融点を有する。
さらに本発明の方法は、第１金属を溶融し、合金をリフ
ローさせるのに十分な温度に第１金属と第２金属を曝す
ステップを含む。
【００１２】本発明の他の態様によれば、本発明の方法
は、開口内に第１金属層を形成するステップと、この開
口内の第１金属層の上に第２金属層を形成するステップ
と、その後第１金属を溶融する温度にこの第１金属と第
２金属を加熱し、そして第１金属を第２金属内に拡散さ
せて、開口内でインシチュで合金接続構造体を形成する
ステップを含む。本発明のさらに別の態様によれば、本
発明の方法は第１金属と同一金属を含有する第３金属の
層を開口内の第２金属の上に堆積するステップを含む。
本発明のさらに別の態様によれば、第１金属層と第２金
属層を形成するステップは、開口内に第１金属と第２金
属を交互に積み重ね形成するステップを含む。
は、開口内に第１金属層を形成するステップと、この開
口内の第１金属層の上に第２金属層を形成するステップ
と、その後第１金属を溶融する温度にこの第１金属と第
２金属を加熱し、そして第１金属を第２金属内に拡散さ
せて、開口内でインシチュで合金接続構造体を形成する
ステップを含む。本発明のさらに別の態様によれば、本
発明の方法は第１金属と同一金属を含有する第３金属の
層を開口内の第２金属の上に堆積するステップを含む。
本発明のさらに別の態様によれば、第１金属層と第２金
属層を形成するステップは、開口内に第１金属と第２金
属を交互に積み重ね形成するステップを含む。
【００１３】本発明の他の実施例においては、合金を形
成するステップは、インジウムとアルミの合金を形成す
るステップを含む。
成するステップは、インジウムとアルミの合金を形成す
るステップを含む。
【００１４】さらに本発明の別の実施例によれば、熱に
曝す（加熱）ステップは、３５０℃以下の温度に第１金
属と第２金属を曝し、それにより第１金属を溶融するス
テップを含む。
曝す（加熱）ステップは、３５０℃以下の温度に第１金
属と第２金属を曝し、それにより第１金属を溶融するス
テップを含む。
【００１５】本発明のさらに別の実施例によれば、集積
回路の誘電体層に形成された開口内に合金を形成するス
テップを含む製造方法により、集積回路内に形成された
相互接続構造を提供する。この合金は、少なくとも第１
金属と第２金属とを含む。第１金属は、第１３族の金属
から選択され、第２金属の融点と誘電体材料のガラス遷
移温度よりも遥かに低い融点を有する。さらにこの第１
金属と第２金属はを第１金属を溶融し合金をリフローさ
せるのに十分な温度に曝す。
回路の誘電体層に形成された開口内に合金を形成するス
テップを含む製造方法により、集積回路内に形成された
相互接続構造を提供する。この合金は、少なくとも第１
金属と第２金属とを含む。第１金属は、第１３族の金属
から選択され、第２金属の融点と誘電体材料のガラス遷
移温度よりも遥かに低い融点を有する。さらにこの第１
金属と第２金属はを第１金属を溶融し合金をリフローさ
せるのに十分な温度に曝す。
【００１６】
【発明の実施の形態】図１において、集積回路構造体１
００は、トランジスタ構造体１０２と本発明によりカバ
ーされる多層接点構造を含む相互接続構造１０４を有す
る。トランジスタ構造体１０２は、従来設計のもので従
来のＣＭＯＳデバイスである。トランジスタ構造体１０
２は、ゲート１０６とソース領域１０８とドレイン領域
１１０とフィールド酸化物領域１１２とを有する。トラ
ンジスタ構造体１０２は、集積回路構造体１００の上部
層から例えば二酸化シリコン製の誘電体層１１４により
電気的に絶縁されている。しかし誘電体層１１４は、エ
ーロゲルのような誘電率が低くく、アルミの融点よりも
低い融点を有するポリマーベースの誘電体で形成されて
いる。
００は、トランジスタ構造体１０２と本発明によりカバ
ーされる多層接点構造を含む相互接続構造１０４を有す
る。トランジスタ構造体１０２は、従来設計のもので従
来のＣＭＯＳデバイスである。トランジスタ構造体１０
２は、ゲート１０６とソース領域１０８とドレイン領域
１１０とフィールド酸化物領域１１２とを有する。トラ
ンジスタ構造体１０２は、集積回路構造体１００の上部
層から例えば二酸化シリコン製の誘電体層１１４により
電気的に絶縁されている。しかし誘電体層１１４は、エ
ーロゲルのような誘電率が低くく、アルミの融点よりも
低い融点を有するポリマーベースの誘電体で形成されて
いる。
【００１７】今日の集積回路技術で用いられているある
種のポリマーベースの誘電体においては、そのガラス遷
移温度は、通常３００℃−３５０℃である。アルミおよ
びそれに類似する金属は、この温度よりも遥かに高い融
点を有する。例えば、アルミは約６６０℃の融点を有す
る。これらの金属の融点を誘電体材料のそれ以下の温度
に下げない限り、その使用はこれらの金属の融点よりも
高いガラス遷移温度（Ｔg）を有する誘電体材料に限定
されてしまう。
種のポリマーベースの誘電体においては、そのガラス遷
移温度は、通常３００℃−３５０℃である。アルミおよ
びそれに類似する金属は、この温度よりも遥かに高い融
点を有する。例えば、アルミは約６６０℃の融点を有す
る。これらの金属の融点を誘電体材料のそれ以下の温度
に下げない限り、その使用はこれらの金属の融点よりも
高いガラス遷移温度（Ｔg）を有する誘電体材料に限定
されてしまう。
【００１８】ある実施例においては、本発明は集積回路
構造体１００のさまざまなレベル間の相互接続構造を形
成するのに用いられるインジウム／アルミの合金を提供
する。インジウムを添加することによりアルミの融点を
下げることができる。この合金（組み合わせ）は、急速
熱アニール処理を施すと合金の表面移動度が増加してイ
ンジウムの融点以上であるが誘電体材料（ポリマーベー
スの誘電材料）の融点よりも遥かに低い温度でバイアス
を充填できる。
構造体１００のさまざまなレベル間の相互接続構造を形
成するのに用いられるインジウム／アルミの合金を提供
する。インジウムを添加することによりアルミの融点を
下げることができる。この合金（組み合わせ）は、急速
熱アニール処理を施すと合金の表面移動度が増加してイ
ンジウムの融点以上であるが誘電体材料（ポリマーベー
スの誘電材料）の融点よりも遥かに低い温度でバイアス
を充填できる。
【００１９】以下に詳述するように合金はバイアス内に
インシチュで堆積あるいは形成できる。トランジスタ構
造体１０２は、集積回路構造体１００の他の部分に従来
の第１レベルの金属化／相互接続構造１１６により接続
される。本発明の一実施例は、第２金属レベルおよびそ
れ以上のレベルに関して説明しているが、本発明は集積
回路内のいかなる金属レベル、例えば第１レベルの金属
化／相互接続構造１１６が配置されるような第１金属レ
ベルにも適用可能である。
インシチュで堆積あるいは形成できる。トランジスタ構
造体１０２は、集積回路構造体１００の他の部分に従来
の第１レベルの金属化／相互接続構造１１６により接続
される。本発明の一実施例は、第２金属レベルおよびそ
れ以上のレベルに関して説明しているが、本発明は集積
回路内のいかなる金属レベル、例えば第１レベルの金属
化／相互接続構造１１６が配置されるような第１金属レ
ベルにも適用可能である。
【００２０】本発明の一実施例においては、合金で形成
された相互接続構造１０４は、インシチュで合金化され
た金属の交互の層から形成される。これは従来技術にお
ける接点開口（即ちバイアス開口）内に合金を堆積する
のとは異なるものである。この実施例においては、第１
金属層１１８，１２０，１２２と第２金属層１２４，１
２６，１２８が交互に形成されている。これらの交互の
層の堆積は、１−１２キロワットの範囲のパワーでＰＶ
Ｄにより行われる。
された相互接続構造１０４は、インシチュで合金化され
た金属の交互の層から形成される。これは従来技術にお
ける接点開口（即ちバイアス開口）内に合金を堆積する
のとは異なるものである。この実施例においては、第１
金属層１１８，１２０，１２２と第２金属層１２４，１
２６，１２８が交互に形成されている。これらの交互の
層の堆積は、１−１２キロワットの範囲のパワーでＰＶ
Ｄにより行われる。
【００２１】これらの金属は接点構造体を形成するプロ
セス全体を通してある利点のある特性を示す金属が選択
される。例えば第１金属層１１８，１２０，１２２は第
１３族の金属であり、第２金属層１２４，１２６，１２
８はアルミ製である。第１３族の金属は、周期律表の新
たなInternational Union of Pure and Applied Chemis
try で指定された元素である。特に好ましい実施例にお
いては、第１３族の金属は第１金属層として含まれイン
ジウムである。しかし例えば、タリウムのような他の第
１３族の金属も用いることができる。
セス全体を通してある利点のある特性を示す金属が選択
される。例えば第１金属層１１８，１２０，１２２は第
１３族の金属であり、第２金属層１２４，１２６，１２
８はアルミ製である。第１３族の金属は、周期律表の新
たなInternational Union of Pure and Applied Chemis
try で指定された元素である。特に好ましい実施例にお
いては、第１３族の金属は第１金属層として含まれイン
ジウムである。しかし例えば、タリウムのような他の第
１３族の金属も用いることができる。
【００２２】本発明においては、これらの金属のうちの
少なくとも１つの金属は、誘電体材料のガラス遷移温度
（Ｔg）以下の融点を有し、これにより誘電体材料を損
傷しないようにしている。さらにまた、これらの金属う
ちの少なくとも１つの金属は、バイアス内でインシチュ
で金属間で合金を形成できるものである。さらにこれら
の金属うちの１つが誘電体材料を「濡らす」機能を有す
る場合には、接点構造体を形成する単位に極めて有益で
ある。
少なくとも１つの金属は、誘電体材料のガラス遷移温度
（Ｔg）以下の融点を有し、これにより誘電体材料を損
傷しないようにしている。さらにまた、これらの金属う
ちの少なくとも１つの金属は、バイアス内でインシチュ
で金属間で合金を形成できるものである。さらにこれら
の金属うちの１つが誘電体材料を「濡らす」機能を有す
る場合には、接点構造体を形成する単位に極めて有益で
ある。
【００２３】第１３族の金属、特にインジウムはこれら
の優れた特性を示すものと考えられている。インジウム
（その融点は１５６℃）は、優れた濡れ性の性質を示
し、これは特に本発明において適用可能である。前述し
たようにアルミは幅広く用いられ、合金の他方の金属の
１つとして選択できる。インジウム／アルミ合金は、利
点のある組み合わせを提供できると考えられる。インジ
ウムは特にアルミと組み合わされた場合には、アルミの
融点を下げる。インジウムは、アルミと合金を形成で
き、ＰＶＤ用のターゲット材料を形成できる。インジウ
ムは接点開口、即ちバイアス内でアルミとインシチュで
合金を形成する。
の優れた特性を示すものと考えられている。インジウム
（その融点は１５６℃）は、優れた濡れ性の性質を示
し、これは特に本発明において適用可能である。前述し
たようにアルミは幅広く用いられ、合金の他方の金属の
１つとして選択できる。インジウム／アルミ合金は、利
点のある組み合わせを提供できると考えられる。インジ
ウムは特にアルミと組み合わされた場合には、アルミの
融点を下げる。インジウムは、アルミと合金を形成で
き、ＰＶＤ用のターゲット材料を形成できる。インジウ
ムは接点開口、即ちバイアス内でアルミとインシチュで
合金を形成する。
【００２４】本発明の方法においては、複数の金属が互
いに交互の層に堆積される。例えば、インジウム層が最
初に堆積され、その後このインジウム層の上にアルミ層
が堆積される。堆積の方法は従来公知のもので、例えば
ＰＶＤまたはＣＶＤにより行われる。しかし、ＰＶＤが
本発明では特に有益である。アルミを堆積する好ましい
条件は、次の通りである。
いに交互の層に堆積される。例えば、インジウム層が最
初に堆積され、その後このインジウム層の上にアルミ層
が堆積される。堆積の方法は従来公知のもので、例えば
ＰＶＤまたはＣＶＤにより行われる。しかし、ＰＶＤが
本発明では特に有益である。アルミを堆積する好ましい
条件は、次の通りである。
【００２５】堆積温度は２５℃−３００℃の範囲であ
り、堆積圧力は０．４−４ミリトールの範囲内である。
インジウム／アルミの堆積シーケンスがバイアス内で所
望量堆積されるまで繰り返される。この堆積シーケンス
は変更可能である。例えば、インジウム層とアルミ層の
２つの交互の層だけの場合、あるいはインジウム／アル
ミ／インジウムの３つの層の場合である。
り、堆積圧力は０．４−４ミリトールの範囲内である。
インジウム／アルミの堆積シーケンスがバイアス内で所
望量堆積されるまで繰り返される。この堆積シーケンス
は変更可能である。例えば、インジウム層とアルミ層の
２つの交互の層だけの場合、あるいはインジウム／アル
ミ／インジウムの３つの層の場合である。
【００２６】当然のことながら前記の例から分かるよう
にこれらの金属の交互の層をさらに堆積することもでき
る。交互の層を所望の回数堆積した後、集積回路構造体
１００を急速熱アニール処理を行い、これにより集積回
路構造体１００を２５０℃に加熱し、アルミ層の両側に
あるインジウム層を図２に示すように溶融し、アルミ層
内に拡散させる。インジウム層のインシチュにおける溶
融は、アルミ層の堆積シーケンスの間にも発生する。
にこれらの金属の交互の層をさらに堆積することもでき
る。交互の層を所望の回数堆積した後、集積回路構造体
１００を急速熱アニール処理を行い、これにより集積回
路構造体１００を２５０℃に加熱し、アルミ層の両側に
あるインジウム層を図２に示すように溶融し、アルミ層
内に拡散させる。インジウム層のインシチュにおける溶
融は、アルミ層の堆積シーケンスの間にも発生する。
【００２７】別法として開口内に合金として堆積し、そ
の後この合金を開口内でリフローさせる温度に加熱する
こともできる。金属の融点を低下させるような別の金属
を含むことにより、リフロー温度は誘電体材料が例えば
３５０℃以下のような低いガラス遷移温度（Ｔg）を有
するようなアプリケーションにおいては、このような誘
電体材料の損傷を回避することができる。
の後この合金を開口内でリフローさせる温度に加熱する
こともできる。金属の融点を低下させるような別の金属
を含むことにより、リフロー温度は誘電体材料が例えば
３５０℃以下のような低いガラス遷移温度（Ｔg）を有
するようなアプリケーションにおいては、このような誘
電体材料の損傷を回避することができる。
【００２８】図２は本発明の他の実施例を示し、同図に
おいて接点構造体２１０は、インジウム層２２０，２３
０，２４０と、アルミ層２２５，２３５，２４５を交互
に重ねた層を有する。温度を２５０℃まで上昇させる
が、インジウム層は約１５６℃で溶融する。集積回路構
造体１００が加熱される温度は、使用される材料に依存
する。しかし複数の金属のうちの少なくとも１つの金属
は、誘電体の融点よりも低い融点を有しなければならな
い。
おいて接点構造体２１０は、インジウム層２２０，２３
０，２４０と、アルミ層２２５，２３５，２４５を交互
に重ねた層を有する。温度を２５０℃まで上昇させる
が、インジウム層は約１５６℃で溶融する。集積回路構
造体１００が加熱される温度は、使用される材料に依存
する。しかし複数の金属のうちの少なくとも１つの金属
は、誘電体の融点よりも低い融点を有しなければならな
い。
【００２９】図２に示すようにインジウム層２２０，２
３０，２４０は、隣接するアルミ層２２５，２３５，２
４５内に拡散してインシチュでアルミ−インジウム合金
が形成される。インジウムは優れた濡れ性を有するため
に、接点は適切にフローし形成され接着する。この実施
例においては集積回路の温度は１５６℃さらにはまた２
５０℃まで加熱されるが、この温度は次の誘電体層を形
成する際の堆積温度以下でそれに対し十分な熱的マージ
ンがある。
３０，２４０は、隣接するアルミ層２２５，２３５，２
４５内に拡散してインシチュでアルミ−インジウム合金
が形成される。インジウムは優れた濡れ性を有するため
に、接点は適切にフローし形成され接着する。この実施
例においては集積回路の温度は１５６℃さらにはまた２
５０℃まで加熱されるが、この温度は次の誘電体層を形
成する際の堆積温度以下でそれに対し十分な熱的マージ
ンがある。
【００３０】次に図３においては、合金製相互接続構造
３１０が開口内でリフローし、あるいはインシチュで形
成されたあとの合金製相互接続構造３１０を有する接点
構造体３００を示す。合金がインシチュで形成されるこ
の実施例においては、低い融点を有する金属は、高い融
点を有する金属内に拡散し、同時に高い融点を有する金
属がリフローし、接点開口内の側壁を濡らし、これによ
り合金が接点開口内、すなわちバイアス内を均一に充填
する。開口内で合金を形成した後、後続のステップで相
互接続構造体をパターン化し、エッチングするよう後続
のプロセスステップが行われる。
３１０が開口内でリフローし、あるいはインシチュで形
成されたあとの合金製相互接続構造３１０を有する接点
構造体３００を示す。合金がインシチュで形成されるこ
の実施例においては、低い融点を有する金属は、高い融
点を有する金属内に拡散し、同時に高い融点を有する金
属がリフローし、接点開口内の側壁を濡らし、これによ
り合金が接点開口内、すなわちバイアス内を均一に充填
する。開口内で合金を形成した後、後続のステップで相
互接続構造体をパターン化し、エッチングするよう後続
のプロセスステップが行われる。
【００３１】
【発明の効果】以上述べたように本発明は、集積回路の
誘電体層の開口内に合金製の相互接続構造を形成する方
法を提供できる。本発明の方法は、開口内に合金を形成
するステップを含む。この本発明による合金は、少なく
とも第１金属と第２金属を含有し、第１金属は第１３族
の金属から選択され、第２金属の融点と誘電体材料の融
点以下の融点を有する。さらに本発明の方法は、第１金
属と第２金属を第１金属を溶融するのに十分な温度に加
熱して合金をリフローするステップを含む。
誘電体層の開口内に合金製の相互接続構造を形成する方
法を提供できる。本発明の方法は、開口内に合金を形成
するステップを含む。この本発明による合金は、少なく
とも第１金属と第２金属を含有し、第１金属は第１３族
の金属から選択され、第２金属の融点と誘電体材料の融
点以下の融点を有する。さらに本発明の方法は、第１金
属と第２金属を第１金属を溶融するのに十分な温度に加
熱して合金をリフローするステップを含む。
【図１】多層からなる接点構造の一実施例の断面図
【図２】接点構造の交互の層が中間層の中に広がってい
る一実施例の断面図
る一実施例の断面図
【図３】本発明の方法により合金製の接続構造の一実施
例を表す断面図
例を表す断面図
１００ 集積回路構造体
１０２ トランジスタ構造体
１０４ 相互接続構造
１０６ ゲート
１０８ ソース領域
１１０ ドレイン領域
１１２ フィールド酸化物領域
１１４ 誘電体層
１１６ 第１レベルの金属化／相互接続構造
１１８，１２０，１２２ 第１金属層
１２４，１２６，１２８ 第２金属層
２１０ 接点構造体
２２０，２３０，２４０ インジウム層
２２５，２３５，２４５ アルミ層
３００ 接点構造体
３１０ 合金製相互接続構造
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 サイレッシュ エム．マーチャント
アメリカ合衆国，32835 フロリダ，オ
ルランド，ヴァインランド オークス
ブールヴァード 8214
(56)参考文献 特開 平９−260385（ＪＰ，Ａ)
特開 平６−84911（ＪＰ，Ａ)
特開 平９−312292（ＪＰ，Ａ)
特開 昭62−235451（ＪＰ，Ａ)
特開 平10−41386（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205 - 21/3213
H01L 21/768
Claims (4)
- 【請求項１】 開口が形成されたポリマーベース誘電体
層を具備する集積回路の合金製相互接続構造を形成する
方法において、 （Ａ）少なくとも３つの隣接する第１金属層と第２金属
層の交互の層のスタックを形成する工程であって、 前記第１金属層は第１金属をからなり、前記第２金属層
は第２金属としてのアルミニウムからなり、前記第１金
属は第１３属金属から選択されるものであって、前記第
２金属の融点以下で、前記ポリマーベース誘電体のガラ
ス遷移温度以下の融点を有し、 （Ｂ）前記スタックを、前記ガラス遷移温度付近の温度
であって、金属合金を形成するために前記第１の金属を
溶融し及びリフローするのに十分な温度に曝す工程を含
むことを特徴とする方法。 - 【請求項２】 前記（Ｂ）の工程が、前記第１金属を溶
融し、前記第２金属へ前記第１金属を拡散して前記開口
内でインシチュで合金製の相互接続構造体を形成するた
めに十分な３５０℃以下の温度へ、前記スタックを曝す
ことを特徴とする請求項１記載の方法。 - 【請求項３】 前記第１金属はインジウムからなり、前
記第２金属はアルミニウムからなることを特徴とする請
求項１記載の方法。 - 【請求項４】 前記第１金属はタリウムからなることを
特徴とする請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/016,475 US5994221A (en) | 1998-01-30 | 1998-01-30 | Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects |
| US09/016475 | 1998-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274303A JPH11274303A (ja) | 1999-10-08 |
| JP3521119B2 true JP3521119B2 (ja) | 2004-04-19 |
Family
ID=21777330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01568699A Expired - Fee Related JP3521119B2 (ja) | 1998-01-30 | 1999-01-25 | 集積回路の合金製相互接続構造を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5994221A (ja) |
| JP (1) | JP3521119B2 (ja) |
| KR (1) | KR100307421B1 (ja) |
| TW (1) | TW405205B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844318A (en) * | 1997-02-18 | 1998-12-01 | Micron Technology, Inc. | Aluminum film for semiconductive devices |
| US6316356B1 (en) | 1998-03-10 | 2001-11-13 | Micron Technology, Inc. | Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication |
| US5980657A (en) * | 1998-03-10 | 1999-11-09 | Micron Technology, Inc. | Alloy for enhanced filling of high aspect ratio dual damascene structures |
| US6436723B1 (en) * | 1998-10-16 | 2002-08-20 | Kabushiki Kaisha Toshiba | Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3281239A (en) * | 1964-04-22 | 1966-10-25 | Dow Chemical Co | Aluminum base alloys containing thallium |
| US3413157A (en) * | 1965-10-21 | 1968-11-26 | Ibm | Solid state epitaxial growth of silicon by migration from a silicon-aluminum alloy deposit |
| YU40575A (en) * | 1975-02-20 | 1982-02-25 | Inst Tehnickih Nauka Sanu | Alloy of aluminium with indium or gallium or thallium |
| US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| US5518674A (en) * | 1991-06-28 | 1996-05-21 | Texas Instruments Incorporated | Method of forming thin film flexible interconnect for infrared detectors |
| EP0689246B1 (en) * | 1994-05-27 | 2003-08-27 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| US5879808A (en) * | 1995-10-27 | 1999-03-09 | Alpha Metals, Inc. | Parylene polymer layers |
| US5633199A (en) * | 1995-11-02 | 1997-05-27 | Motorola Inc. | Process for fabricating a metallized interconnect structure in a semiconductor device |
| US5744865A (en) * | 1996-10-22 | 1998-04-28 | Texas Instruments Incorporated | Highly thermally conductive interconnect structure for intergrated circuits |
| US5888899A (en) * | 1997-04-02 | 1999-03-30 | Texas Instruments Incorporated | Method for copper doping of aluminum films |
-
1998
- 1998-01-30 US US09/016,475 patent/US5994221A/en not_active Expired - Lifetime
- 1998-12-29 TW TW087121824A patent/TW405205B/zh not_active IP Right Cessation
-
1999
- 1999-01-25 JP JP01568699A patent/JP3521119B2/ja not_active Expired - Fee Related
- 1999-01-28 KR KR1019990002654A patent/KR100307421B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274303A (ja) | 1999-10-08 |
| TW405205B (en) | 2000-09-11 |
| KR100307421B1 (ko) | 2001-09-26 |
| KR19990068172A (ko) | 1999-08-25 |
| US5994221A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614437A (en) | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors | |
| US5661081A (en) | Method of bonding an aluminum wire to an intergrated circuit bond pad | |
| US6028359A (en) | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture therefor | |
| EP0421735A2 (en) | Method of Manufacturing a Semiconductor Device | |
| US6569759B2 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JPH04290437A (ja) | 多層相互接続体用のアルミニウム積層型コンタクト／ビアの製造方法 | |
| US6215188B1 (en) | Low temperature aluminum reflow for multilevel metallization | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP3521119B2 (ja) | 集積回路の合金製相互接続構造を形成する方法 | |
| JP3029395B2 (ja) | 半導体素子の配線形成方法 | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| US20030170975A1 (en) | Method for forming a metal extrusion free via | |
| US6365514B1 (en) | Two chamber metal reflow process | |
| KR100421281B1 (ko) | 반도체소자의금속배선제조방법 | |
| US5946596A (en) | Method for preventing polycide line deformation by polycide hardening | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR940005707B1 (ko) | Al전극 배선의 평탄화 방법 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0586653B2 (ja) | ||
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| KR101029106B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100205097B1 (ko) | 반도체 소자의 보론 포스포러스 실리케이트 글래스막 형성방법 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040130 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |