JP2012023234A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012023234A
JP2012023234A JP2010160544A JP2010160544A JP2012023234A JP 2012023234 A JP2012023234 A JP 2012023234A JP 2010160544 A JP2010160544 A JP 2010160544A JP 2010160544 A JP2010160544 A JP 2010160544A JP 2012023234 A JP2012023234 A JP 2012023234A
Authority
JP
Japan
Prior art keywords
gate
gate electrode
semiconductor device
pad
gate pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010160544A
Other languages
English (en)
Inventor
Shigeto Fujita
重人 藤田
Hassan Hussein Khalid
ハッサン フッセイン ハリッド
Junichi Yamashita
潤一 山下
Hisao Kondo
久雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010160544A priority Critical patent/JP2012023234A/ja
Priority to US13/078,436 priority patent/US8350319B2/en
Priority to DE102011076444A priority patent/DE102011076444A1/de
Publication of JP2012023234A publication Critical patent/JP2012023234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、良好なスイッチング速度を維持しつつ、ハートレー発振を抑制できる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、ゲートパッドと、該ゲートパッドに接続されたゲート配線と、該ゲートパッド及び該ゲート配線の下に形成されたゲート電極と、を備える。そして、該ゲート電極の抵抗値は、該ゲートパッドから近い場所の方が、該ゲートパッドから遠い場所よりも高いことを特徴とする。
【選択図】図2

Description

本発明は、ゲートパッドを経由してゲート電極に電圧を印加する半導体装置に関する。
特許文献1には、ゲートパッドを経由してゲート電極に電圧を印加する半導体装置が開示されている。この半導体装置は、ゲートパッドからゲート電極までの抵抗(以後、ゲート抵抗と称することがある)を低減したものである。具体的には、ゲートパッドからゲート電極までの配線の大部分を抵抗の低いアルミ配線とすることでゲート抵抗を低減している。このようにゲート抵抗を低減すると、半導体装置のスイッチング速度を高めることができる。
特開2010−123774号公報
しかしながら、ゲート抵抗を低減すると、ゲート−コレクタ間の容量、及びブスバーや配線のインダクタンスにより半導体装置にハートレー発振回路が形成されることがあった。半導体装置にハートレー発振回路が形成されると、高周波振動や放射される電磁波の影響などにより所望のゲート制御ができないことがあった。
ここで、ゲート抵抗を高くすれば短絡発振(ハートレー発振回路による発振のことをいう、以下同じ)を抑制することができる。しかしその場合、半導体装置のスイッチング速度が低下してしまう。
本発明は、上述のような課題を解決するためになされたもので、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、ゲートパッドと、該ゲートパッドに接続されたゲート配線と、該ゲートパッド及び該ゲート配線の下に形成されたゲート電極と、を備える。そして、該ゲート電極の抵抗値は、該ゲートパッドから近い場所の方が、該ゲートパッドから遠い場所よりも高いことを特徴とする。
本発明によれば、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる半導体装置を製造できる。
本発明の実施の形態に係る半導体装置の平面図である。 図1のII−II破線における断面図である。 図1のIII−III破線における断面図である。 図1のIV−IV破線における断面図である。 半導体装置のうちゲート電極を抽出して示す平面図である。 比較例のゲート電極を示す平面図である。 比較例の半導体装置で形成され得るハートレー発振回路を示す回路図である。 比較例におけるゲート配線長と短絡発振の有無との関係を示す図である。 本発明の実施の形態に係る半導体装置におけるゲート配線長と短絡発振の有無との関係を示す図である。 ゲート電極全体の抵抗値を高めた場合にもハートレー発振を抑制できることを示す図である。
実施の形態.
図1は、本発明の実施の形態に係る半導体装置の平面図である。半導体装置10はパワーMOSFETで形成されている。半導体装置10は、耐圧維持領域12を備えている。耐圧維持領域12は半導体装置10の耐圧を高めるために形成された環状の構造である。耐圧維持領域12に囲まれた場所にはゲート配線14が形成されている。ゲート配線14はアルミで形成されている。ゲート配線14と接してゲートパッド16が接続されている。ゲートパッド16は、ゲート配線14と同一材料で形成されているが、ワイヤボンディングのためにゲート配線14よりは幅が広く形成されている。耐圧維持領域12に囲まれた場所にはさらにエミッタパッド18が形成されている。さらに、ゲート配線14、ゲートパッド16、及びエミッタパッド18の絶縁確保のために絶縁膜20が形成されている。
図2は、図1のII−II破線における断面図である。半導体装置10は、n層28を備えている。n層28にはベース層24とPウェル26が形成されている。n層28の表面側には、ベース層24とPウェル26に接して、絶縁膜20が形成されている。そして、絶縁膜20に覆われるようにゲート電極22が形成されている。ゲート電極22は不純物がドープされたポリシリコンで形成されている。ゲート電極22上には、ゲートパッド16が形成されている。一方、n層28の裏面側にはコレクタ電極30が形成されている。
図3は、図1のIII−III破線における断面図である。この部分ではゲート配線14の下にゲート電極32が形成されている。ゲート電極32は不純物がドープされたポリシリコンで形成されている。ゲート電極32は前述のゲート電極22より不純物のドープ量が多い。そのため、ゲート電極32の抵抗値はゲート電極22の抵抗値よりも小さい。
図4は、図1のIV−IV破線における断面図である。この部分ではゲート配線14の下にゲート電極34が形成されている。ゲート電極34は不純物がドープされたポリシリコンで形成されている。ゲート電極34は前述のゲート電極32より不純物のドープ量が多い。そのため、ゲート電極34の抵抗値はゲート電極32の抵抗値よりも小さい。このように、ゲート電極22、32、及び34の抵抗値は、ゲートパッド16に近いものほど高くなっている。すなわち、ゲートパッド16から近い場所におけるゲート電極の抵抗値は、前記ゲートパッドから遠い場所におけるゲート電極の抵抗値よりも高い。
図5は、半導体装置10のうちゲート電極22、32、及び34を抽出して示す平面図である。図5に示すようにゲート電極22、32、及び34はストライプ状に形成されている。ゲート電極22はゲートパッド16が形成される場所の直下に形成されている。ゲート電極22から近い場所にはゲート電極32が形成され、ゲート電極22から遠い場所にはゲート電極34が形成されている。このように、ゲートパッド16が形成される場所の直下には抵抗値の高いゲート電極22が形成され、ゲート電極22から近い場所にはゲート電極22より抵抗値の低いゲート電極32が形成され、ゲート電極22から遠い場所にはゲート電極32より抵抗値の低いゲート電極34が形成されている。
以下、本発明の実施の形態の動作説明に先立って、理解を容易にするために、比較例について説明する。図6は比較例のゲート電極を示す平面図である。比較例のゲート電極50は抵抗値が一様となるように形成されている。その他の構成は本発明の実施の形態に係る半導体装置の構成と同様である。
比較例の半導体装置の場合、ハートレー発振回路が形成され短絡発振する虞がある。図7は比較例の半導体装置で形成され得るハートレー発振回路を示す回路図である。この図で、R(Gate)及びL(Gate)は、ゲート抵抗及びゲート配線のインダクタンスを表す。また、C(配線間)はエミッタ電極−ゲート電極間の静電容量である。L(Bus bar)はパワーMOSFETを接続するブスバーのインダクタンス、VccはパワーMOSFETに印加される直流電圧を表す。ハートレー発振回路のキャパシタンスは、ゲート−コレクタ間容量(Cgc)である。この場合、ゲート抵抗R(gate)が小さいほどハートレー発振回路が形成されやすい。
ところで、比較例のようにゲート電極の抵抗値が一様であると、ゲートパッドに近い部分ではゲート配線長が短いのでゲート抵抗が低く、ゲートパッドから遠い部分ではゲート配線長が長いのでゲート抵抗が高くなる。ゆえに、ゲート電極の抵抗値が一様であると、ゲートパッドに近い部分においてハートレー発振回路が形成され短絡発振しやすい。図8は、比較例におけるゲート配線長と短絡発振の有無との関係を示す図である。この図から、ゲート配線長が短い部分で、短絡発振が生じることが分かる。
ところが、本発明の実施の形態に係る半導体装置10によれば、ハートレー発振回路が形成されることを防止できる。すなわち、半導体装置10のゲート電極はゲートパッド16に近いほど抵抗値が高いため、ゲートパッド16に近い部分におけるゲート抵抗は高い。よって、ゲートパッド16に近い部分においてハートレー発振が生じることを防止できる。
図9は、本発明の実施の形態に係る半導体装置10におけるゲート配線長と短絡発振の有無との関係を示す図である。この図には、ゲートパッド16から近くゲート配線長が短い部分においても、短絡発振を防止できることが示されている。これは、ゲート配線長の短い部分においてゲート電極の抵抗値を高めたために得られる効果である。このように、ゲート配線長の短い部分においてゲート電極の抵抗値を高めることは、図9の破線部分を実線部分へシフトすることに相当する。
ところで、短絡発振を防止するためにゲート電極全体の抵抗値を高めることも考えられる。図10はゲート電極全体の抵抗値を高めた場合にも短絡発振を抑制できることを示す図である。この図ではゲート電極全体の抵抗値を高める前を破線で、同抵抗値を高めた後を実線で示す。ゲート抵抗全体の抵抗値を高めると、短絡発振を抑制できるが、半導体装置のスイッチング速度が低下する。
しかしながら、本発明の実施の形態に係る半導体装置10では、ゲート電極の抵抗値は、ゲートパッド16から近い場所で高く、ゲートパッド16から遠い場所で低くなっている。そのため、ゲート電極全体の抵抗値を高くする場合と比べると、ゲート抵抗の上昇を抑制できている。故に、半導体装置10の良好なスイッチング速度を維持できる。このように本発明の実施の形態に係る半導体装置10は、良好なスイッチング速度を維持しつつ、短絡発振を抑制できる。
本発明は様々な変形が可能である。たとえば、ゲート電極22、32、及び34への不純物ドープは、イオン注入により行っても良い。また、ゲート電極はポリシリコンに限定されず、例えばメタルゲートなどを用いても良い。さらに、半導体装置はパワーMOSFETに限らず、IGBTなどでも形成できる。
ゲート電極の抵抗値に差をつける方法は、不純物ドープ量の調整に限定されない。たとえば、ゲートパッドから近いゲート電極を薄く形成しその抵抗値を高め、ゲートパッドから遠いゲート電極を厚く形成しその抵抗値を低減することで、ゲート電極の抵抗値に差をつけても良い。
本発明の実施の形態に係る半導体装置10では、ゲート電極としてゲート電極22、32、及び34の3種類のゲート電極を用いたが、これが2種類であっても4種類以上であっても本発明の効果を得ることができる。
10 半導体装置、 12 耐圧維持領域、 14 ゲート配線、 16 ゲートパッド、 18 エミッタパッド、 20 絶縁膜、 22ゲート電極、 32 ゲート電極、 34 ゲート電極

Claims (3)

  1. ゲートパッドと、
    前記ゲートパッドに接続されたゲート配線と、
    前記ゲートパッド及び前記ゲート配線の下に形成されたゲート電極と、を備え、
    前記ゲート電極の抵抗値は、前記ゲートパッドから近い場所の方が、前記ゲートパッドから遠い場所よりも高いことを特徴とする半導体装置。
  2. 前記ゲート電極は、
    不純物ドープされたポリシリコンであり、
    前記ゲートパッドから近い場所で前記不純物が少なく、前記ゲートパッドから遠い場所で前記不純物が多いことを特徴とする請求項1に記載の半導体装置。
  3. 前記ゲート電極は、前記ゲートパッドから近い場所で薄く形成され、前記ゲートパッドから遠い場所で厚く形成されたことを特徴とする請求項1に記載の半導体装置。
JP2010160544A 2010-07-15 2010-07-15 半導体装置 Pending JP2012023234A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010160544A JP2012023234A (ja) 2010-07-15 2010-07-15 半導体装置
US13/078,436 US8350319B2 (en) 2010-07-15 2011-04-01 Semiconductor device
DE102011076444A DE102011076444A1 (de) 2010-07-15 2011-05-25 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160544A JP2012023234A (ja) 2010-07-15 2010-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2012023234A true JP2012023234A (ja) 2012-02-02

Family

ID=45403107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160544A Pending JP2012023234A (ja) 2010-07-15 2010-07-15 半導体装置

Country Status (3)

Country Link
US (1) US8350319B2 (ja)
JP (1) JP2012023234A (ja)
DE (1) DE102011076444A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622988B2 (en) 2017-01-18 2020-04-14 Fuji Electric Co., Ltd. Power semiconductor module and drive circuit
JP2020194920A (ja) * 2019-05-29 2020-12-03 株式会社デンソー 半導体装置
JP2021009944A (ja) * 2019-07-02 2021-01-28 三菱電機株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673108B2 (ja) 2010-01-06 2015-02-18 日本電気株式会社 通信装置、通信システムおよび通信方法
JP6451238B2 (ja) * 2014-11-17 2019-01-16 セイコーエプソン株式会社 映像を送信または受信する装置、装置を制御する方法、コンピュータープログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263669A (ja) * 1994-03-25 1995-10-13 Toshiba Corp 半導体装置及びその製造方法
JPH10173176A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 半導体装置
JPH11233764A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2000077657A (ja) * 1998-08-27 2000-03-14 Hitachi Ltd 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置
JP2002261284A (ja) * 2001-02-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003152183A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355851B2 (ja) * 1995-03-07 2002-12-09 株式会社デンソー 絶縁ゲート型電界効果トランジスタ及びその製造方法
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
KR20090045023A (ko) * 2007-11-01 2009-05-07 소니 가부시끼 가이샤 액티브 매트릭스형 표시 장치
JP5304195B2 (ja) 2008-11-20 2013-10-02 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263669A (ja) * 1994-03-25 1995-10-13 Toshiba Corp 半導体装置及びその製造方法
JPH10173176A (ja) * 1996-12-09 1998-06-26 Toshiba Corp 半導体装置
JPH11233764A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JP2000077657A (ja) * 1998-08-27 2000-03-14 Hitachi Ltd 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置
JP2002261284A (ja) * 2001-02-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003152183A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622988B2 (en) 2017-01-18 2020-04-14 Fuji Electric Co., Ltd. Power semiconductor module and drive circuit
JP2020194920A (ja) * 2019-05-29 2020-12-03 株式会社デンソー 半導体装置
JP7272113B2 (ja) 2019-05-29 2023-05-12 株式会社デンソー 半導体装置
JP2021009944A (ja) * 2019-07-02 2021-01-28 三菱電機株式会社 半導体装置
JP7224247B2 (ja) 2019-07-02 2023-02-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20120012947A1 (en) 2012-01-19
US8350319B2 (en) 2013-01-08
DE102011076444A1 (de) 2012-01-19

Similar Documents

Publication Publication Date Title
JP6827776B2 (ja) 半導体デバイス
JP5863599B2 (ja) パワーモジュール
JP5163055B2 (ja) 電力半導体モジュール
KR101231077B1 (ko) 반도체장치
JP6897141B2 (ja) 半導体装置とその製造方法
JP5605095B2 (ja) 半導体装置
JP6769400B2 (ja) 半導体装置
WO2015029159A1 (ja) 半導体装置
JP5414644B2 (ja) 半導体装置
JP2012023234A (ja) 半導体装置
KR100882226B1 (ko) 전력용 반도체장치
JP2013251395A (ja) 半導体装置
JP2010010262A (ja) 半導体装置
KR20050081845A (ko) 절연게이트 바이폴라 트랜지스터 모듈
CN105161491A (zh) 一种集成栅级驱动功率器件及其制备方法
JP5262565B2 (ja) 絶縁ゲート型トランジスターチップ
US20190126374A1 (en) Power semiconductor module
WO2017199580A1 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2005251905A (ja) 半導体装置
CN210073861U (zh) 一种具有高开关速度的平面栅器件结构
JP6064682B2 (ja) 半導体装置
CN108767001B (zh) 具有屏蔽栅的沟槽型igbt器件
TWI429073B (zh) 半導體結構及其形成方法
US20150221641A1 (en) Semiconductor device
JP2015231022A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150210