KR20090045023A - 액티브 매트릭스형 표시 장치 - Google Patents

액티브 매트릭스형 표시 장치 Download PDF

Info

Publication number
KR20090045023A
KR20090045023A KR1020080104720A KR20080104720A KR20090045023A KR 20090045023 A KR20090045023 A KR 20090045023A KR 1020080104720 A KR1020080104720 A KR 1020080104720A KR 20080104720 A KR20080104720 A KR 20080104720A KR 20090045023 A KR20090045023 A KR 20090045023A
Authority
KR
South Korea
Prior art keywords
wiring
line
power supply
light emitting
organic
Prior art date
Application number
KR1020080104720A
Other languages
English (en)
Inventor
히로시 사가와
다카유키 다네다
데쓰로 야마모토
준이치 야마시타
가쓰히데 우치노
유키히토 이이다
미쓰루 아사노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008072682A external-priority patent/JP4466755B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090045023A publication Critical patent/KR20090045023A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295—Electron or ion diffraction tubes
    • H01J37/2955—Electron or ion diffraction tubes using scanning ray
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명은, 보조 배선, 신호선, 주사선, 또는 전원선 등의 각종의 배선에 있어서, 같은 층 간의 쇼트나 상이한 층 간의 쇼트(short)가 발생되었을 때, 그 쇼트 부분을 간단하고 신속하게 수복시킬 수 있도록 한다. 발광 소자의 하나인 유기 EL 소자(20)를 발광시키기 위해 필요한 제1 배선(예를 들면, 주사선(52) 및 전원선(53))과 절연막을 통하여 제1 배선의 하층에 설치되고, 유기 EL 소자(20)를 발광시키기 위해 필요한 제2 배선(예를 들면, 신호선(51))을 구비하고, 신호선(51)과 주사선(52)이 교차하는 위치(교차부 A)에서는 주사선(52)이 2개로 분기되고, 신호선(51)과 전원선(53)이 교차하는 위치(교차부 B)에서는 전원선(53)이 3개로 분기되어 있다.
각종의 배선, 쇼트의 발생, 주사선, 보조 배선, 신호선, 전원선

Description

액티브 매트릭스형 표시 장치{ACTIVE MATRIX DISPLAY DEVICE}
본 발명은, 매트릭스형으로 배열된 발광 소자를 구비하고, 발광 소자마다 설치된 구동 수단에 의해 구동되는 액티브 매트릭스형 표시 장치에 관한 것이다. 보다 상세하게는, 액티브 매트릭스형 표시 장치에 있어서, 수율의 향상을 도모할 수 있도록 한 기술에 관한 것이다.
종래부터, 자발광(自發光)의 액티브 매트릭스형 표시 장치에 있어서, 그 발광 소자로서 유기 전계 발광 소자(이하, 「유기 EL 소자」라고 함)를 사용한 유기 EL 디스플레이가 알려져 있다. 즉, 유기 EL 디스플레이는, 유기 EL 소자를 매트릭스형으로 배열하는 동시에 유기 EL 소자마다 구동 수단을 설치한 것이며, 유기 EL 소자는, 애노드 전극과 캐소드 전극 사이에, 유기물의 정공(正孔) 수송층이나 유기물의 발광층을 적층한 유기물층을 배치하고, 유기물층에 전자와 정공을 주입함으로써 발광시키는 전류 발광 소자이다. 그러므로, 유기 EL 디스플레이는, 유기 EL 소자에 흐르는 전류값을 구동 수단에 의해 컨트롤함으로써, 발색(發色)의 계조(階調)를 얻고 있다.
도 17은 유기 EL 디스플레이(110)의 배선 구조의 참고예를 나타낸 평면도이 다. 또한, 도 18은 도 17에 나타낸 유기 EL 디스플레이(110)에 있어서의 행방향(도 17에서는, 가로 방향)의 단면도이다.
도 17에 나타낸 바와 같이, 유기 EL 디스플레이(110)는, 유기 EL 소자(120)가 m행×n열(도 17에서는, 도면의 간략화를 위하여, 2행×3열)의 매트릭스형으로 배열된 것이다.
여기서, 유기 EL 디스플레이(110)는, 기판(111)(도 18 참조) 상에, 유기 EL 소자(120)를 구동시키는 구동 수단으로서, TFT(박막 트랜지스터)(130)[TFT(130a), TFT(130b)]나 커패시터(용량 소자)(140) 등을 설치한 것이다. 그리고, TFT(130)는, 도 18에 나타낸 바와 같이, 게이트 전극(131) 상에, 게이트 절연막(132), a－Si(아몰퍼스 실리콘)층(133), 보호막(134)을 각각 적층하고, a－Si층(133)의 좌측에 소스 전극(135), a－Si층(133)의 우측에 드레인 전극(136)을 배치한 것이다. 그리고, n형의 불순물을 적당량 포함한 n＋형 a－Si층(137)은, a－Si층(133)과 소스 전극(135) 또는 드레인 전극(136)과의 오믹 컨택트를 양호하게 하기 위해 설치되어 있다.
또한, 게이트 절연막(132) 상에는, 유기 EL 소자(120)를 구동시키기 위한 구동용 배선의 하나인 신호선(151)이 배선되어 있다. 그리고, TFT(130) 및 신호선(151) 상에는, 절연 보호막(161)과 절연 평탄화막(162)에 의해 구성되는 절연막(160)이 적층되어 있고, 절연 평탄화막(162)의 표면은, 요철이 없는 평탄면으로 되어 있다. 그리고, 구동용 배선에는, 신호선(151) 외에도, 도 17에 나타낸 바와 같은 주사선(152) 및 전원선(153)이 있지만, 이들 구동용 배선은, 절연막(160) 내 에 배선되어 있다.
또한, 도 18에 나타낸 절연 평탄화막(162) 상에는, 유기 EL 소자(120)가 배열되어 있다. 이 유기 EL 소자(120)는, 애노드 전극(121)과 캐소드 전극(122) 사이에 유기물층(123)을 배치한 것이다. 그리고, 애노드 전극(121)은, 절연막(160)에 개구된 접속 구멍(도시하지 않음)을 통하여 TFT(130)와 접속되어 있다. 그리고, 유기물층(123)은, 주입된 전자와 정공의 재결합에 의해 발광하는 유기물로 되어 있다.
또한, 캐소드 전극(122)은, 투명 전극이다. 그러므로, 유기물층(123)이 발하는 광은, 애노드 전극(121)의 주위를 덮는 개구 규정 절연막(124)으로부터 노출된 중앙부로부터 꺼내진다. 즉, 도 17 및 도 18에 나타낸 유기 EL 디스플레이(110)는, 기판(111)과 반대측으로부터 광을 인출하는 탑 이미션(top emission) 방식의 것으로 되어 있다.
그런데, 탑 이미션 방식의 유기 EL 디스플레이(110)의 경우에는, 상기한 바와 같이, 캐소드 전극(122)으로서 유기물층(123)이 발하는 광을 꺼낼 수 있는 투명 전극이 사용되게 되지만, 광투과율이 높은 도전성 재료는 저항값이 높다. 한편, 기판(111) 측의 애노드 전극(121)에는 반사율이 높은 금속 등이 사용되고 있다. 그러므로, 애노드 전극(121)의 주위에는 보조 배선(154)이 배선되고, 캐소드 전극(122)과 접속됨으로써, 캐소드 전극(122)의 저저항화를 도모하고 있다.
이 보조 배선(154)은, 도 18에 나타낸 바와 같이, 애노드 전극(121)과 동일 층에 형성되어 있고, 매트릭스형으로 배열된 유기 EL 소자(120)의 각 열마다 배선 된 신호선(151)과 상하로 중첩되어 있다. 또한, 도 17에 나타낸 바와 같이, 보조 배선(154)은, 유기 EL 소자(120)의 각 행마다 배선된 주사선(152) 및 전원선(153)과도 중첩되어 있다. 그리고, 보조 배선(154)과 신호선(151), 주사선(152), 및 전원선(153)은, 절연막(160)(도 18 참조)에 의해 절연되어 있다. 또한, 신호선(151)은, 주사선(152) 및 전원선(153)과 교차하는 위치에서, 각각 상하로 중첩되어 있지만, 신호선(151)과 주사선(152) 및 전원선(153)은, 절연막(160)에 의해 절연되어 있다.
그러나, 제조 공정에서 이물질이 혼입되거나 하면, 그 이물질에 의해 쇼트(short)가 발생하여, 수율이 저하되어 버린다. 즉, TFT(130)의 제작 공정 상의 에칭 미스 등에 의해 같은 층 간의 쇼트가 발생하거나, 더스트 등의 원인에 의해 상이한 층 간의 쇼트가 발생하거나 하여, 배선 사이의 쇼트가 일어났을 경우에는, 점(点)결함이나, 유기 EL 소자(120)의 가로 일렬 또는 세로 일렬의 모든 것이 선(線)결함으로 되어, 수율이 악화된다. 이 경우, 보조 배선(154)의 배선폭을 좁게 하거나, 설치 면적을 작게 하거나 함으로써 신호선(151) 등과 중첩되지 않도록 하는 것도 생각할 수 있지만, 그와 같이 하면, 보조 배선(154)의 전압 강하를 초래하여, 크로스토크를 발생시키므로, 곤란하였다. 또한, 도 17에 나타낸 바와 같이 레이아웃된 신호선(151)은, 주사선(152) 및 전원선(153)과 교차한다.
그래서, 쇼트가 발생한 경우에는, 그 수복 작업을 행할 수 있도록 한 매트릭스형 배선 기판이 알려져 있다. 즉, 게이트 라인 상에 교차하는 드레인 라인을 덮는 층간 절연막에 대하여, 양 라인의 교점을 협지하도록 미리 한쌍의 개구부를 형 성하고, 이 개구부에 있어서, 드레인 라인을 노출시켜 둔다. 그리고, 층간 절연막의 결함에 의해, 양 라인의 교점에서 쇼트가 발생하고, 이것을 검사 공정에서 검지한 경우에는, 그 쇼트 부분을 협지하는 한쌍의 개구부의 각각 내측(쇼트 측)의 층간 절연막을 파괴하여, 그 아래의 드레인 라인을 절단한다. 그 후, 한쌍의 개구부를 통하여, 쇼트 부분을 우회하도록 하이패스 라인을 형성하고, 절단한 드레인 라인을 다시 접속하도록 한 기술이다(예를 들면, 특허 문헌 참조).
[특허 문헌] 일본 특허출원 공개번호 2000-241833호 공보
그러나, 상기한 특허 문헌의 기술은, 쇼트가 발생할 가능성이 있는 교점의 양측에 미리 한쌍의 개구부를 형성하여 두는 것뿐이며, 쇼트가 발생한 후에, 하이패스 라인을 형성하도록 하고 있다. 그러므로, 새롭게 하이패스 라인의 형성 공정이 필요해 지므로, 쇼트가 발생한 경우의 수복 작업에는, 수고와 시간이 소요되었다.
따라서, 본 발명이 해결하려고 하는 과제는, 새롭게 하이패스 라인을 형성하지 않고, 보조 배선, 신호선, 주사선, 또는 전원선 등의 각종의 배선에 있어서, 같은 층 간의 쇼트나 상이한 층 간의 쇼트가 발생되었을 때, 그 쇼트 부분을 간단하고 신속하게 수복시킬 수 있도록 하는 것이다.
본 발명은, 이하의 해결 수단에 의해, 전술한 문제점을 해결한다.
본 발명의 청구항 1에 기재된 발명은, 기판 상에 설치된 구동 수단과, 상기 기판 상에 적층된 절연막과, 상기 절연막 상에 매트릭스형으로 배열되고, 상부 전극과 하부 전극 사이에 발광층을 가지는 발광 소자를 구비하고, 상기 발광 소자마다 설치된 상기 구동 수단에 의해 구동되는 액티브 매트릭스형 표시 장치로서, 상기 발광 소자를 발광시키기 위해 필요한 제1 배선과, 상기 절연막을 통하여 상기 제1 배선의 하층에 설치되고, 상기 발광 소자를 발광시키기 위해 필요한 제2 배선을 구비하고, 상기 제1 배선과 상기 제2 배선이 교차하는 위치에서는, 상기 제1 배선 또는 상기 제2 배선이 복수개로 분기되어 있는 것을 특징으로 한다.
상기한 청구항 1에 기재된 발명은, 발광 소자를 발광시키기 위해 필요한 제1 배선과 절연막을 통하여 제1 배선의 하층에 설치되고, 발광 소자를 발광시키기 위해 필요한 제2 배선을 구비하고 있다. 그리고, 제1 배선과 제2 배선이 교차하는 위치에서는, 제1 배선 또는 제2 배선이 복수개로 분기되어 있다. 그러므로, 제1 배선 또는 제2 배선의 분기에 의해, 미리 하이패스 라인이 형성된 상태로 된다.
상기한 발명에 의하면, 제1 배선과 제2 배선이 교차하는 위치에서는, 제1 배선 또는 제2 배선이 복수개로 분기되어 있으므로, 미리 하이패스 라인이 형성된 상태로 되어 있다. 그러므로, 제조 공정에서의 이물질의 혼입 등에 의해 쇼트가 발생한 경우에는, 쇼트를 회피하여 하이패스 라인을 경유하게 함으로써, 그 쇼트 부분을 간단하고 신속하게 수복할 수 있다. 그 결과, 액티브 매트릭스형 표시 장치에 있어서의 수율 향상을 도모할 수 있다.
이하, 도면 등을 참조하여, 본 발명의 각 실시예에 대하여 설명한다.
도 1은, 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이(10)를 나타낸 평면도이다.
또한, 도 2는 도 1에 나타낸 유기 EL 디스플레이(10)의 등가 회로도이다.
도 1에 나타낸 바와 같이, 유기 EL 디스플레이(10)는, 애노드 전극(21)(본 발명에 있어서의 하부 전극에 상당하는 것), 캐소드 전극(22)(본 발명에 있어서의 상부 전극에 상당하는 것), 및 유기물층(23)(본 발명에 있어서의 발광층에 상당하는 것)에 의해 구성되는 유기 EL 소자(20)를 구비하고 있다. 그리고, 캐소드 전극(22)은, 투명 전극으로 되어 있다.
이 유기 EL 소자(20)는, 도 2에 나타낸 본 발명의 구동 수단인 TFT(30)[TFT(30a), TFT(30b)]나 커패시터(40)에 의해 구동된다. 즉, 유기 EL 디스플레이(10)는, 예를 들면, 캐소드 전극(22)이 GND(접지)에 접속된 유기 EL 소자(20)와 소스 전극(35a)이 유기 EL 소자(20)의 애노드 전극(21)에 접속되고, 드레인 전극(36a)이 정전위(Vcc)의 전원선(53)에 접속된 TFT(30a)와, 소스 전극(35b)이 TFT(30a)의 게이트 전극(31a)에, 게이트 전극(31b)이 주사선(52)에, 드레인 전극(36b)이 신호선(51)에 각각 접속된 TFT(30b)와, TFT(30a)의 소스 전극(35a)과 TFT(30b)의 소스 전극(35b) 사이에 접속된 커패시터(40)를 구비하고 있다.
이와 같은 유기 EL 디스플레이(10)는, TFT(30a)가 구동 트랜지스터로, TFT(30b)가 스위칭 트랜지스터로 되어 있다. 그리고, 주사선(52)에 기록 신호를 인 가하고, TFT(30b)의 게이트 전극(31b)의 전위를 제어하면, 신호선(51)의 신호 전압이 TFT(30a)의 게이트 전극(31a)에 인가된다. 이 때, 게이트 전극(31a)의 전위는, 다음에, 주사선(52)에 기록 신호가 인가되기까지, 커패시터(40)에 의해 안정적으로 유지된다. 그러면, 이 동안은, TFT(30a)의 게이트 전극(31a)과 소스 전극(35a) 사이의 전압에 따른 전류가 유기 EL 소자(20)에 흐르고, 유기 EL 소자(20)는, 이 전류값에 따른 휘도로 계속 발광하게 된다.
이와 같이, 유기 EL 디스플레이(10)는, 유기 EL 소자(20)에 흐르는 전류값을 컨트롤하여 발광시키고 있다. 또한, 전원선(53)을 펄스 구동함으로써 각 유기 EL 소자(20)를 구동하고 있으므로, 전원선(53)이 공통이 아니고, 매트릭스형으로 배열된 유기 EL 소자(20)의 각 행에서 별개의 펄스가 입력되도록 되어 있다. 그리고, 회로 동작이 정확하게 행해지면, 유기 EL 소자(20)의 발광 시의 전압에, TFT(30a)(구동 트랜지스터)의 특성 불균일인 임계값 전압이나, 이동도의 보정 항목(terms)이 포함되고, 유기 EL 소자(20)의 전류-전압 특성에 영향을 받는 항목이 포함되지 않으므로, 유기 EL 소자(20)의 시간 경과 열화나 TFT(30a) 특성의 불균일을 억제하는 것이 가능하게 되어 있다.
여기서, 유기 EL 소자(20)로부터 발생한 광은, 도 1에 나타낸 개구 규정 절연막(24)의 노출 부분(중앙부)으로부터 꺼내진다. 즉, 개구 규정 절연막(24)은, 애노드 전극(21) 및 유기물층(23)의 주위에 설치된 것이며, 중앙부가 개구되어 있다. 그러므로, 유기 EL 소자(20)의 발생광은, 개구 규정 절연막(24)의 노출된 중앙부에서, 투명한 캐소드 전극(22)을 통하여 외부로 나온다. 그리고, 개구 규정 절연 막(24) 내에는, 캐소드 전극(22)의 전기 저항을 조정하기 위한 보조 배선(24)(본 발명에 있어서의 제1 배선에 상당하는 것)이 배선되어 있다.
도 3은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이(10)의 배선 구조를 나타낸 평면도이다.
또한, 도 4는 도 3에 나타낸 유기 EL 디스플레이(10)에 있어서의 행방향(도 3에서는, 가로 방향)의 단면도이다.
도 3에 나타낸 바와 같이, 유기 EL 디스플레이(10)는, 유기 EL 소자(20)가 M행×N열(도 3에서는, 도면의 간략화를 위하여, 2행×3열)의 매트릭스형으로 배열된 것이다.
여기서, 유기 EL 디스플레이(10)는, 기판(11)(도 4 참조) 상에, 유기 EL 소자(20)를 구동하는 TFT(30)[TFT(30a), TFT(30b)]가 유기 EL 소자(20)마다 각각 설치된 액티브 매트릭스형 표시 장치이다. 그리고, 기판(11) 상에는, TFT(30)[TFT(30a), TFT(30b)] 외에, 커패시터(40) 등도 설치되어 있다.
이 TFT(30)는, 도 4에 나타낸 바와 같이, 게이트 전극(31) 상에, 게이트 절연막(32)(본 발명에 있어서의 절연막에 상당하는 것), a－Si층(33), 보호막(34)을 각각 적층하고, a－Si층(33)의 좌측에 소스 전극(35), a－Si층(33)의 우측에 드레인 전극(36)을 배치한 것이다. 그리고, n형의 불순물을 적당량 포함한 n＋형 a－Si층(37)은, a－Si층(33)과 소스 전극(35) 또는 드레인 전극(36)과의 오믹 컨택트를 양호하게 하기 위해 설치되어 있다.
이와 같은 TFT(30)를 제조하는 데는, 최초에, 유리 등의 기판(11) 상에, Mo(몰리브덴) 등의 도전성 재료에 의해 게이트 전극(31)을 형성한다. 다음에, 기판(11) 및 게이트 전극(31) 상을 덮도록 하여, 게이트 절연막(32)을 형성한다. 그리고, 게이트 전극(31) 윗쪽의 게이트 절연막(32) 상에, a－Si층(33)을 형성하고, 그 중앙부(게이트 전극(31)의 윗쪽)에, 보호막(34)을 형성하는 동시에, 그 양측에, n＋형 a－Si층(37)을 형성한다. 그 후, 게이트 절연막(32) 및 n＋형 a－Si층(37) 상에, Al(알루미늄) 등의 금속 재료를 형성하여 패터닝하고, 소스 전극(35) 및 드레인 전극(36)으로 한다.
또한, 게이트 절연막(32) 상에는, 유기 EL 소자(20)를 구동시키기 위한 구동용 배선의 하나인 신호선(51)(본 발명에 있어서의 제1 배선에 상당하는 것)이 배선되어 있다. 이 구동용 배선으로서는, 신호선(51) 외에도, 도 3에 나타낸 바와 같은 주사선(52)(본 발명에 있어서의 제1 배선에 상당하는 것) 및 전원선(53)(본 발명에 있어서의 제1 배선에 상당하는 것)이 있고, 이들 구동용 배선은 절연막(60) 내에 패터닝 형성되어, 서로 절연되어 있다. 즉, TFT(30)나 신호선(51) 등의 주위에는 절연 보호막(61)이 적층되고, 이 절연 보호막(61) 상에 절연 평탄화막(62)이 적층되어 절연막(60)이 구성되어 있다. 그리고, 절연 평탄화막(62)은 절연막(60)의 표면을 요철(凹凸)이 없는 평탄면으로 하기 위한 것이다.
또한, 절연 평탄화막(62) 상에는 유기 EL 소자(20)가 배열되어 있다. 이 유기 EL 소자(20)는 애노드 전극(21)과 캐소드 전극(22) 사이에 유기물층(23)을 배치한 것이다. 그리고, 애노드 전극(21)은 절연막(60)에 개구된 접속 구멍(63)(도 1 참조)을 통하여 TFT(30)와 접속되어 있고, 유기물층(23)은 주입된 전자와 정공과의 재결합에 의해 발광하는 유기물로 되어 있다.
이 유기물층(23)이 발하는 광은, 애노드 전극(21)의 주위를 덮는 개구 규정 절연막(24)로부터 노출된 중앙부로부터 꺼내진다. 즉, 애노드 전극(21)에 반사율이 높은 금속 등이 사용되는 한편, 캐소드 전극(22)은, 광투과율이 높은 도전성 재료인 투명 전극으로 되어 있다. 그러므로, 유기물층(23)이 발하는 광은, 기판(11)으로 반대측으로부터 꺼내지게 된다. 그리고, 이와 같은 탑 이미션 방식의 유기 EL 디스플레이(10)는, 유기 EL 소자(20)의 개구율을 확보하는데 있어서 유효한 것으로 되어 있다.
여기서, 캐소드 전극(22)을 구성하는 광투과율이 높은 도전성 재료는, 저항값이 높은 것이다. 그러므로, 캐소드 전극(22)의 전기 저항을 조정하고, 캐소드 전극(22)의 저저항화를 도모하기 위하여, 캐소드 전극(22)에는, 보조 배선(54)이 접속되어 있다. 이 보조 배선(54)은, 애노드 전극(21)의 주위에 배선되어 있고, 캐소드 전극(22)과 같은 전위로, 예를 들면, GND(도 2 참조)에 접지된다.
또한, 도 3에 나타낸 바와 같이, 유기 EL 디스플레이(10)는, 매트릭스형으로 배열된 유기 EL 소자(20)의 각 열마다 신호선(51)이 배선되고, 유기 EL 소자(20)의 각 행(각 행의 윗쪽)마다 주사선(52)이 배선되고, 유기 EL 소자(20)의 각 행(각 행의 아래쪽)마다 전원선(53)이 배선되어 있다. 그리고, 신호선(51), 주사선(52), 및 전원선(53)은, 애노드 전극(21)(도 4 참조)과 동일 층에 설치된 보조 배선(54)의 하층에 배선되어 있다. 그러므로, 신호선(51), 주사선(52), 전원선(53), 및 보조 배선(54)은, 서로, 상하로 중첩되는 부분이 존재한다. 또한, 신호선(51)은 주사 선(52) 및 전원선(53)이 교차하는 부분이 존재한다.
이와 같이 배선된 신호선(51), 주사선(52), 전원선(53), 및 보조 배선(54)은, 예를 들면, 교차부 A에 있어서, 2개의 신호선(51)과 주사선(52)이 중첩되어 있다. 즉, 유기 EL 소자(20)의 각 열마다 배선된 인접하는 2개의 신호선(51)과, 유기 EL 소자(20)의 각 행마다 배선된 주사선(52)이 직교하고, 2개의 신호선(51)이 주사선(52) 아래를 통과하고 있다(각 신호선(51)이 주사선(52)과 교차하는 위치에서 분단되고, 분단된 각 신호선(51)끼리는, 후술하는 신호 접속선(51a)(도시하지 않음)과 접속되어 있고, 신호 접속선(51a)이 주사선(52)의 하층에 배선되어 있다). 그러므로, 교차부 A(신호 접속선(51a)과 주사선(52)의 교차부)에서는, 양자 사이(신호선(51)과 주사선(52) 사이)의 전위차에 의해 쇼트가 발생하기 쉬운 상황에 있다.
또한, 교차부 B에 있어서는, 2개의 신호선(51)과 전원선(53)이 중첩되어 있다. 즉, 유기 EL 소자(20)의 각 열마다 배선된 인접하는 2개의 신호선(51)과, 유기 EL 소자(20)의 각 행마다 배선된 전원선(53)이 직교하고, 2개의 신호선(51)이 전원선(53) 아래를 통과하고 있다(각 신호선(51)이 전원선(53)과 교차하는 위치에서 분단되고, 분단된 각 신호선(51)끼리는, 후술하는 신호 접속선(51b)(도시하지 않음)과 접속되어 있고, 신호 접속선(51b)이 주사선(52)의 하층에 배선되어 있다). 그러므로, 교차부 B(신호 접속선(51b)과 전원선(53)의 교차부)에서도, 양자 사이(신호선(51)과 전원선(53)의 사이)의 전위차에 의해 쇼트가 발생하기 쉬운 상황에 있다.
특히, 유기 EL 디스플레이(10)가 대형화되면, 쇼트의 발생 빈도가 증가하여 수율이 저하되므로, 쇼트가 발생한 장소를 수정하는 레이저 리페어 공정이 필수로 된다. 즉, 유기 EL 디스플레이(10)의 생산 공정에 있어서, 쇼트를 검출하기 위한 광학식 검사를 행하는 검사 공정을 포함하고, 검출된 쇼트 부분을 표면으로부터의 레이저 조사에 의해 수정하는 공정을 포함하고 있다.
그래서, 제1 실시예의 유기 EL 디스플레이(10)는, 도 3에 나타낸 바와 같이, 신호선(51)과 주사선(52)이 중첩되는 위치(교차부 A)에서는, 주사선(52)을 2개로 분기시키고 있다. 또한, 신호선(51)과 전원선(53)이 중첩되는 위치(교차부 B)에서는, 전원선(53)을 3개로 분기시키고 있다. 그리고, 신호선(51)은, 보조 배선(54)과 상하로 중첩되는 부분이 거의 없어지도록, 내측으로 우회(迂回)하여 배선되어 있다.
도 5는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이(10)에 있어서의 신호선(51)과 주사선(52)의 교차부 A(도 3에 나타낸 교차부 A)를 나타낸 평면도이다.
도 5에 나타낸 바와 같이, 교차부 A에서는, 2개의 신호선(51)이 주사선(52)과 교차하는 위치에서 분단되고, 분단된 각 신호선(51)끼리는, 각각 신호 접속선(51a)(본 발명에 있어서의 제2 배선에 상당하는 것)과 접속되어 있고, 각 신호 접속선(51a)과 주사선(52)이 상하로 직교하고, 2개의 신호 접속선(51a)이 주사선(52) 아래를 통과하고 있다. 또한, 주사선(52)은, 2개로 분기되어 있으므로, 각 신호 접속선(51a)과 중첩되는 부분의 주사선(52)은, 본 배선(52a)과, 본 배선(52a)으로부터 분기된 용장(冗長) 배선(52b)의 2개로 되어, 미리 하이패스 라인이 형성된 상태로 되어 있다.
여기서, 도 5 (a)에 나타낸 바와 같이, 좌측의 신호선(51)의 신호 접속선(51a)과, 주사선(52)의 본 배선(52a)이 쇼트(제1 배선에 상당하는 상층의 주사선(52)과, 게이트 절연막(32)(도 4 참조)을 통하여 주사선(52)의 하층에 설치된 신호 접속선(51a)이 상이한 층 간의 쇼트)되고 있었던 경우에는, 도 5 (b)에 나타낸 바와 같이, 쇼트 부분의 양쪽에서 본 배선(52a)을 절단하면 된다. 그러면, 본 배선(52a)이 기능하지 않게 되지만, 쇼트 부분을 회피한 용장 배선(52b)이 하이패스 라인으로 되므로, 쇼트가 수복되게 된다. 그리고, 신호선(51)의 신호 접속선(51a)과 주사선(52)의 용장 배선(52b)이 쇼트된 경우에는, 본 배선(52a)이 하이패스 라인으로 된다.
도 6은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이(10)에 있어서의 신호선(51)과 전원선(53)의 교차부 B(도 3에 나타낸 교차부 B)를 나타낸 평면도이다.
도 6에 나타낸 바와 같이, 교차부 B에서는, 2개의 신호선(51)이 전원선(53)과 교차하는 위치에서 분단되고, 분단된 각 신호선(51)끼리는, 각각 신호 접속선(51b)(본 발명에 있어서의 제2 배선에 상당하는 것)과 접속되어 있고, 각 신호 접속선(51b)과 전원선(53)이 상하로 직교하고, 2개의 신호 접속선(51b)이 전원선(53) 아래를 통과하고 있다. 또한, 전원선(53)은 슬릿(53a) 및 슬릿(53b)에 의해 3개로 분기되어 있으므로, 각 신호 접속선(51b)과 중첩되는 부분의 전원선(53)은 3개로 되어, 미리 하이패스 라인이 형성된 상태로 되어 있다.
여기서, 도 6 (a)에 나타낸 바와 같이, 좌측의 신호선(51)의 신호 접속 선(51b)과, 전원선(53)의 슬릿(53a) 위의 부분이 쇼트(제1 배선에 상당하는 상층의 전원선(53)과, 게이트 절연막(32)(도 4 참조)를 통하여 전원선(53)의 하층에 설치된 신호 접속선(51b)이 상이한 층 간의 쇼트)되고 있었던 경우에는, 도 6 (b)에 나타낸 바와 같이, 쇼트 부분의 양쪽에서 전원선(53)을 절단하면 된다. 그러면, 슬릿(53a) 위의 부분에서는, 전원선(53)이 기능하지 않게 되지만, 쇼트 부분을 회피한 슬릿(53a)과 슬릿(53b) 사이의 부분이나 슬릿(53b) 아래의 부분이 하이패스 라인으로 되므로, 쇼트가 수복되게 된다.
이와 같이, 제1 실시예의 유기 EL 디스플레이(10)는, 신호선(51)의 신호 접속선(51a)과 주사선(52)이 교차하는 위치(교차부 A)에서는, 주사선(52)이 2개로 분기되어 있고, 신호선(51)의 신호 접속선(51b)과 전원선(53)이 교차하는 위치(교차부 B)에서는, 전원선(53)이 3개로 분기되어 있다. 그러므로, 미리 하이패스 라인이 형성된 상태로 되어 있다. 따라서, 제조 공정에서의 이물질의 혼입 등에 의해 쇼트(상이한 층 간의 쇼트)이 발생한 경우에는, 쇼트를 회피하여 하이패스 라인을 경유하게 함으로써, 그 쇼트 부분을 간단하고 신속하게 수복시킬 수 있으므로, 수율이 개선된다.
도 7은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이(70)의 배선 구조를 나타낸 평면도이다. 도 7에 나타낸 바와 같이, 유기 EL 디스플레이(70)는, 유기 EL 소자(도시하지 않음)가 M행×N열(도 7에서는, 도면의 간략화를 위하여, 2행×4열)의 매트릭스형으로 배열된 것이다.
여기서, 유기 EL 디스플레이(70)는, 매트릭스형으로 배열된 유기 EL 소자의 각 열마다 신호선(71)(본 발명에 있어서의 제1 배선에 상당하는 것)이 배선되어 유기 EL 소자의 각 행(각 행의 아래쪽)마다 주사선(72)(본 발명에 있어서의 제1 배선에 상당하는 것)이 배선되고, 유기 EL 소자의 각 행(각 행의 윗쪽)마다 전원선(73)(본 발명에 있어서의 제1 배선에 상당하는 것)이 배선되어 있다. 그러므로, 신호선(71)은 주사선(72) 및 전원선(73)과 교차하는 부분이 존재한다. 또한, 주사선(72)과 전원선(73)이 근접하여 존재한다.
이와 같이 배선된 신호선(71), 주사선(72), 및 전원선(73)은, 예를 들면, 교차부 C에 있어서, 신호선(71)과 주사선(72) 및 전원선(73)이 중첩되어 있다. 즉, 유기 EL 소자의 각 열마다 배선된 신호선(71)과, 유기 EL 소자의 각 행마다 배선된 주사선(72) 및 전원선(73)이 직교하고, 신호선(71)이 주사선(72) 및 전원선(73) 아래를 통과하고 있다(신호선(71)이 주사선(72) 및 전원선(73)과 교차하는 위치에서 분단되고, 분단된 신호선(71)끼리는 신호 접속선(71a)(본 발명에 있어서의 제2 배선에 상당하는 것)과 접속되어 있고, 신호 접속선(71a)이 주사선(72) 및 전원선(73)의 하층에 배선되어 있다). 그러므로, 교차부 C에서는, 도 7에 나타낸 바와 같이, 신호선(71)과 전원선(73) 사이에서 쇼트(분단된 신호선(71)의 단부와 전원선(73)의 측부 사이의 같은 층 간의 쇼트)이 발생하는 경우가 있다.
또한, 교차부 D에 있어서는, 주사선(72)과 전원선(73)이 근접하고 있다. 즉, 유기 EL 소자의 각 행(각 행의 아래쪽)마다 배선된 주사선(72)과, 유기 EL 소자의 각 행(각 행의 윗쪽)마다 배선된 전원선(73)이 좁은 간격으로 같은 층에 평행하게 배선되어 있고, 신호선(71)의 신호 접속선(71a)이 주사선(72) 및 전원선(73)의 하 층에 배선되어 있다. 그러므로, 교차부 D에서는, 도 7에 나타낸 바와 같이, 주사선(72)과 전원선(73) 사이에서 쇼트(주사선(72)의 측부와 전원선(73)의 측부 사이의 같은 층 간의 쇼트)이 발생하는 경우가 있다.
그래서, 제2 실시예의 유기 EL 디스플레이(70)는, 도 7에 나타낸 바와 같이, 신호선(71)의 신호 접속선(71a)과 주사선(72) 및 전원선(73)이 중첩되는 위치(교차부 C 및 교차부 D)에서, 전원선(73)을 직사각형상의 슬릿(73a) 및 슬릿(73b)에 의해 3개로 분기시키고, 유기 EL 디스플레이(70)의 생산 공정(검사 공정)에서, 에칭 미스 등에 의한 쇼트가 검출된 경우에는, 검출된 쇼트 부분을 표면으로부터의 레이저 조사에 의해 절단하고, 쇼트를 수복시켜 선결함 등을 방지한다(교차부 C 및 교차부 D의 굵은 선 부분).
도 8은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이(70)에 있어서의 신호선(71)과 전원선(73)의 교차부 C(도 7에 나타낸 교차부 C)의 쇼트 수복 전의 상태를 나타낸 평면도이다. 도 9는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이(70)에 있어서의 신호선(71)과 주사선(72) 및 전원선(73)의 교차부 C 및 교차부 D(도 7에 나타낸 교차부 C 및 교차부 D)의 쇼트 수복 후의 상태를 나타낸 평면도이다.
도 8 및 도 9에 나타낸 바와 같이, 교차부 C 및 교차부 D에서는, 신호선(71)이 주사선(72) 및 전원선(73)과 교차하는 위치에서 분단되고, 분단된 신호선(71)끼리는 신호 접속선(71a)과 접속되어 있고, 신호 접속선(71a)과 주사선(72) 및 전원선(73)이 상하로 직교하고, 신호 접속선(71a)이 주사선(72) 및 전원선(73) 아래를 통과하고 있다. 또한, 전원선(73)은 직사각형상의 슬릿(73a) 및 슬릿(73b)에 의해 3개로 분기되어 있으므로, 신호 접속선(71a)과 중첩되는 부분의 전원선(73)은 3개로 되어, 미리 하이패스 라인이 형성된 상태로 되어 있다.
여기서, 도 8 (a)에 나타낸 교차부 C와 같이, 제2 배선에 상당하는 신호 접속선(71a) 상에서, 제1 배선에 상당하는 신호선(71)과 전원선(73)의 슬릿(73b) 아래의 부분이 쇼트(분단된 신호선(71)의 단부와 전원선(73)의 측부 사이가 같은 층 간의 쇼트)되는 경우가 있다. 즉, 도 8 (b)에 나타낸 바와 같이, 게이트 절연막(32) 상의 같은 층에 형성되는 신호선(71)과 전원선(73)은 일정한 간격(간극)을 가지고 배선 되지만, 그 간극에 이물질이 혼입되거나 하면, 같은 층 간의 쇼트가 발생한다. 그리고, 이와 같은 같은 층 간의 쇼트는, 도 8 (b)로부터 명백한 바와 같이, 신호선(71)과 주사선(72) 사이, 주사선(72)과 전원선(73) 사이에서도 발생할 수 있다. 한편, 게이트 절연막(32)에 이물질이 혼입되거나 하면, 상층의 주사선(72) 또는 전원선(73)(이 경우, 제1 배선에 상당)으로 하층의 신호 접속선(71a)(이 경우, 제2 배선에 상당) 사이에서, 게이트 절연막(32)을 통한 상이한 층 간의 쇼트가 발생할 수 있다. 또한, 보조 배선(54)이 배선되어 있는 경우에는, 절연막(60)에 이물질이 혼입되거나 하면, 상층의 보조 배선(54)(이 경우, 제1 배선에 상당)과 하층의 신호선(71), 주사선(72), 또는 전원선(73)(이 경우, 제2 배선에 상당) 사이에서, 절연막(60)을 통한 상이한 층 간의 쇼트가 발생할 수 있다.
이와 같이, 유기 EL 디스플레이(70)에 있어서, 같은 층 간의 쇼트나 상이한 층 간의 쇼트가 발생하는 경우가 있지만, 도 8에 나타낸 교차부 C와 같이, 신호 선(71)과 전원선(73)이 같은 층 간에서 쇼트되고 있었던 경우에는, 도 9 (a)에 나타낸 바와 같이, 쇼트 부분의 양쪽에서 전원선(73)을 절단하면 된다. 그러면, 슬릿(73b) 아래의 부분에서는, 전원선(73)이 기능하지 않게 되지만, 쇼트 부분을 회피한 슬릿(73a)과 슬릿(73b) 사이의 부분이나 슬릿(73a) 위의 부분이 하이패스 라인으로 되므로, 같은 층 간의 쇼트가 수복되게 된다.
또한, 도 9 (b)에 나타낸 교차부 D와 같이, 신호 접속선(71a) 상에서, 주사선(72)과 전원선(73)의 슬릿(73a) 위의 부분이 같은 층 간에서 쇼트되고 있었던 경우에는, 쇼트 부분의 양쪽에서 전원선(73)을 절단하면 된다. 그러면, 슬릿(73a) 위의 부분에서는, 전원선(73)이 기능하지 않게 되지만, 쇼트 부분을 회피한 슬릿(73a)과 슬릿(73b) 사이의 부분이나 슬릿(73b) 아래의 부분이 하이패스 라인으로 되므로, 같은 층 간의 쇼트가 수복되게 된다.
그런데, 유기 EL 소자와 같은 전류 발광 소자에 있어서는, 유기 EL 소자에 전류가 흐르게 할 필요가 있으므로, 전원선(73)에 발광에 필요한 전류가 흐른다. 그러므로, 전원으로부터 멀어짐에 따라 서서히 전원의 전압 강하가 발생한다. 이와 같은 경우, 전압이 낮아짐에 따라 휘도가 서서히 감소하는 쉐이딩이 발생한다. 또한, 쉐이딩 이외에 크로스토크의 발생도 있다.
도 10은 도 9에 나타낸 유기 EL 디스플레이(70)에 있어서의 휘도 감소를 나타낸 그래프이다. 도 10에 나타낸 바와 같이, 유기 EL 디스플레이(70)의 전원에 가까운 좌단부 측의 전압(VL)에 대하여, 전원으로부터 먼 우단부 측의 전압(VR)이 낮아지고 있다. 그러므로, 유기 EL 디스플레이(70)의 좌단부 측으로부터 우단부 측으 로 됨에 따라 휘도가 서서히 감소하는 쉐이딩이 발생한다.
또한, 흑색 표시창의 화상을 비추었을 경우, 우단부 측에서 같은 휘도의 백색을 표시하려고 했어도, 일부에 흑색을 표시한 라인과 전부에 백색을 표시한 라인은, 전압 강하가 상이하므로(일부 흑색의 전압(VB), 전부 백색의 전압(VW)), 전압 강하가 격한 전부 백색의 라인 휘도가 감소하는 크로스토크가 발생한다.
따라서, 유기 EL 소자와 같은 전류 발광 소자의 전원선(73)(도 7 참조)은, 쉐이딩이나 크로스토크의 발생(전압 강하)을 방지하기 위해, 저항을 낮게 하여 둘 필요가 있다. 한편, 쇼트의 수복을 위하여, 도 7에 나타낸 바와 같은 슬릿(73a) 및 슬릿(73b)을 형성하면, 전원선(73)이 고저항화되어 버린다. 그러므로, 쉐이딩이나 크로스토크의 발생 방지와 슬릿(73a) 및 슬릿(73b)의 형성은, 상반되는 관계에 있다.
다음에, 쇼트의 간단하고 신속한 수복을 가능하게 하면서, 쉐이딩이나 크로스토크의 발생을 방지할 수 있는 제3 실시예의 유기 EL 디스플레이(80)에 대하여 설명한다.
도 11은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이(80)의 배선 구조를 나타낸 평면도이다.
도 11에 나타낸 바와 같이, 유기 EL 디스플레이(80)는, 유기 EL 소자(도시하지 않음)가 M행×n열(도 11에서는, 도면의 간략화를 위하여, 2행×4열)의 매트릭스형으로 배열된 것이다.
여기서, 유기 EL 디스플레이(80)는, 유기 EL 소자의 각 열마다 배선된 신호 선(81)(본 발명에 있어서의 제1 배선에 상당하는 것)과 유기 EL 소자의 각 행마다 배선된 주사선(82)(본 발명에 있어서의 제1 배선에 상당하는 것) 및 전원선(83)(본 발명에 있어서의 제1 배선에 상당하는 것)이 직교하고, 신호선(81)이 주사선(82) 및 전원선(83) 아래를 통과하고 있다(신호선(81)이 주사선(82) 및 전원선(83)과 교차하는 위치에서 분단되고, 분단된 신호선(81)끼리는, 신호 접속선(81a)(본 발명에 있어서의 제2 배선에 상당하는 것)과 접속되어 있고, 신호 접속선(81a)이 주사선(82) 및 전원선(83)의 하층에 배선되어 있다. 그러므로, 교차부 E에서는, 도 11에 나타낸 바와 같이, 신호선(81)과 전원선(83) 사이에서 쇼트(분단된 신호선(81)의 단부와 전원선(83)의 측부 사이의 같은 층 간의 쇼트)이 발생하는 경우가 있다.
또한, 교차부 F에 있어서는, 유기 EL 소자의 각 행(각 행의 아래쪽)마다 배선된 주사선(82)과, 유기 EL 소자의 각 행(각 행의 윗쪽)마다 배선된 전원선(83)이 좁은 간격으로 같은 층에 평행하게 배선되어 있고, 신호선(81)의 신호 접속선(81a)이 주사선(82) 및 전원선(83)의 하층에 배선되어 있다. 그러므로, 교차부 F에서는, 도 11에 나타낸 바와 같이, 주사선(82)과 전원선(83) 사이에서 쇼트(주사선(82)의 측부와 전원선(83)의 측부 사이의 같은 층 간의 쇼트)이 발생하는 경우가 있다.
그래서, 제3 실시예의 유기 EL 디스플레이(80)는, 도 11에 나타낸 바와 같이, 신호선(81)의 신호 접속선(81a)과 주사선(82) 및 전원선(83)이 중첩되는 위치(교차부 E 및 교차부 F)에서, 전원선(83)을 슬릿(83a) 및 슬릿(83b)에 의해 3개로 분기시키고, 유기 EL 디스플레이(80)의 생산 공정(검사 공정)에서, 에칭 미스 등에 의한 쇼트가 검출된 경우에는, 검출된 쇼트 부분을 표면으로부터의 레이저 조사에 의해 절단하고, 쇼트를 수복시켜 선결함 등을 방지한다(교차부 E 및 교차부 F의 굵은 선 부분). 그리고, 제3 실시예의 유기 EL 디스플레이(80)에 있어서의 전원선(83)의 슬릿(83a) 및 슬릿(83b)은, 도 7 내지 도 9에 나타낸 제2 실시예의 유기 EL 디스플레이(70)에 있어서의 전원선(73)의 직사각형상의 슬릿(73a) 및 슬릿(73b)과 달리, 신호 접속선(81a)의 교차부보다 단부 측이 넓게 형성되어 있다.
도 12는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이(80)에 있어서의 신호선(81)과 주사선(82) 및 전원선(83)의 교차부 E 및 교차부 F(도 11에 나타낸 교차부 E 및 교차부 F)의 슬릿(83a) 및 슬릿(83b)을 나타낸 평면도이다.
도 12에 나타낸 바와 같이, 교차부 E 및 교차부 F에서는, 전원선(83)이 슬릿(83a) 및 슬릿(83b)에 의해 3개로 분기되어 있고, 신호선(81)의 신호 접속선(81a)과 중첩되는 부분에서는 전원선(83)이 3개로 되고, 미리 하이패스 라인이 형성된 상태로 되어 있다.
여기서, 도 12 (a)에 나타낸 교차부 E와 같이, 제2 배선에 상당하는 신호 접속선(81a) 상에서, 제1 배선에 상당하는 신호선(81)과 전원선(83)의 슬릿(83b) 아래의 부분이 쇼트(분단된 신호선(81)의 단부와 전원선(83)의 측부 사이가 같은 층 간의 쇼트)되고 있었던 경우에는, 쇼트 부분의 양쪽에서 전원선(83)을 절단한다. 그러면, 슬릿(83b) 아래의 부분에서는, 전원선(83)이 기능하지 않게 되지만, 쇼트 부분을 회피한 슬릿(83a)과 슬릿(83b) 사이의 부분이나 슬릿(83a) 위의 부분이 하이패스 라인으로 되므로, 같은 층 간의 쇼트가 수복되게 된다.
또한, 도 12 (b)에 나타낸 교차부 F와 같이, 신호 접속선(81a) 상에서, 주사선(82)과 전원선(83)의 슬릿(83a) 위의 부분이 같은 층 간에서 쇼트되고 있었던 경우에는 쇼트 부분의 양쪽에서 전원선(83)을 절단한다. 그러면, 슬릿(83a) 위의 부분에서는, 전원선(83)이 기능하지 않게 되지만, 쇼트 부분을 회피한 슬릿(83a)과 슬릿(83b) 사이의 부분이나 슬릿(83b) 아래의 부분이 하이패스 라인으로 되므로, 같은 층 간의 쇼트가 수복되게 된다.
이 경우, 전원선(83)의 절단은, 레이저 컷에 의해 행하지만, 슬릿(83a) 및 슬릿(83b)은, 신호 접속선(81a)의 교차부보다 단부 측이 넓게 형성되어 있다. 즉, 레이저 컷을 행하는 단부 측이 넓게 개구되어 있으므로, 쇼트의 수복(레이저 컷)이 용이한 것으로 되어 있다. 그리고, 슬릿(83a) 및 슬릿(83b)의 단부 측의 슬릿폭은, 레이저 컷에 필요한 최소 선간 폭으로 하면 되지만, 3㎛(레이저 장치 등에 의존)~ 100㎛(화소의 크기 등에 의존) 정도가 적당하고, 제3 실시예의 유기 EL 디스플레이(80)에서는, 6㎛로 하고 있다.
한편, 슬릿(83a) 및 슬릿(83b)의 신호 접속선(81a)의 교차부는, 단부 측보다도 슬릿폭이 좁고, 최소 선간 폭으로 되어 있다. 구체적으로는, 1㎛(패터닝 장치 등에 의존)~ 98㎛(노광 장치 등에 의존) 정도로, 단부 측보다 좁게 형성되어 있고, 제3 실시예의 유기 EL 디스플레이(80)에서는, 3.5㎛로 하고 있다.
이와 같이, 슬릿(83a) 및 슬릿(83b)의 단부 측을 넓게 형성하는 것은, 쇼트의 간단하고 신속한 수복을 가능하게 하면서, 쉐이딩이나 크로스토크의 발생을 방지하기 위해서이다. 즉, 슬릿(83a) 및 슬릿(83b)을 형성하면, 전원선(83)이 고저항 화되어 버리지만, 쇼트의 수복(레이저 컷)에 필요한 단부 측을 넓게 형성하고, 신호 접속선(81a)의 교차부의 슬릿폭을 좁게 함으로써, 전원선(83)의 고저항화를 최소한의 것으로 하고 있다. 그러므로, 전원으로부터 멀어짐에 따라 발생하는 전압 강하가 억제되게 되어, 쉐이딩이나 크로스토크의 문제가 해결된다. 그 결과, 고수율을 실현할 수 있어, 유기 EL 디스플레이(80)의 화질이 양호한 것으로 된다.
도 13은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이(80)에 있어서의 신호선(81)과 주사선(82) 및 전원선(83)의 교차부 E 및 교차부 F(도 11에 나타낸 교차부 E 및 교차부 F)의 다른 형상의 슬릿(83c)[슬릿(83d)] 및 슬릿(83e)[슬릿(83f)]을 나타낸 평면도이다. 도 13에 나타낸 바와 같이, 교차부 E 및 교차부 F에서는, 전원선(83)이 슬릿(83c)[슬릿(83d)] 및 슬릿(83e)[슬릿(83f)]에 의해 3개로 분기되어 있고, 전원선(83)이 3개로 되어 미리 하이패스 라인이 형성된 상태로 되어 있다.
여기서, 도 13 (a)에 나타낸 바와 같이, 슬릿(83c)[슬릿(83d)]은, 신호 접속선(81a)의 교차부보다 단부 측이 넓게 형성되어 있지만, 도 11 및 도 12에 나타낸 슬릿(83a)[슬릿(83b)]과 달리, 단부 측이 원형으로 되어 있다. 이와 같은 슬릿(83c)[슬릿(83d)]이라도, 같은 층 간의 쇼트 부분의 양쪽에서 전원선(83)을 간단하게 절단(레이저 컷)할 수 있어, 신호 접속선(81a)의 교차부의 슬릿 폭이 좁아지므로, 전압 강하가 억제되어, 쉐이딩이나 크로스토크의 발생을 방지할 수 있다.
또한, 도 13 (b)에 나타낸 바와 같이, 슬릿(83e)[슬릿(83f)]도, 신호 접속선(81a)의 교차부보다 단부 측이 넓게 형성되어 있지만, 교차부로부터 단부 측을 향해 서서히 개구가 넓어지는 형상으로 되어 있다. 이와 같은 슬릿(83e)[슬릿(83f)]이라도, 같은 층 간의 쇼트 부분의 양쪽에서 전원선(83)을 간단하게 절단(레이저 컷)할 수 있어, 신호 접속선(81a)의 교차부의 슬릿 폭이 좁아지므로, 전압 강하가 억제되어, 쉐이딩이나 크로스토크의 발생을 방지할 수 있다.
그런데, 배선 사이의 쇼트는, 신호선(81)과 전원선(83)의 같은 층 간의 쇼트(교차부 E)이나 주사선(82)과 전원선(83)의 같은 층 간의 쇼트(교차부 F)뿐아니고, 신호선(81)과 주사선(82) 사이에서 발생하는 경우도 있다. 그리고, 신호선(81)과 주사선(82)의 같은 층 간의 쇼트는, 그 쇼트 부분을 레이저 커팅하면 신호선(81) 또는 주사선(82)이 단선되어 버리므로, 수복이 곤란해지고 있다. 또한, 신호 접속선(81a)과 주사선(82)이 상이한 층 간에서 쇼트되는 경우도 있지만, 이 경우도, 수복이 곤란하다.
그래서, 다음에, 신호선(81)과 주사선(82)의 같은 층 간의 쇼트나, 신호 접속선(81a)과 주사선(82)의 상이한 층 간의 쇼트를 수복할 수 있는 제4 실시예의 유기 EL 디스플레이(90)에 대하여 설명한다.
도 14는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이(90)의 배선 구조를 나타낸 평면도이다.
도 14에 나타낸 바와 같이, 유기 EL 디스플레이(90)는, 유기 EL 소자(도시하지 않음)가 M행×n열(도 14에서는, 도면의 간략화를 위하여, 2행×4열)의 매트릭스형으로 배열된 것이다.
여기서, 유기 EL 디스플레이(90)는, 유기 EL 소자의 각 열마다 배선된 신호 선(91)(본 발명에 있어서의 제1 배선에 상당하는 것)과, 유기 EL 소자의 각 행마다 배선된 주사선(92)(본 발명에 있어서의 제1 배선에 상당하는 것) 및 전원선(93)(본 발명에 있어서의 제1 배선에 상당하는 것)이 직교하고, 신호선(91)이 주사선(92) 및 전원선(93) 아래를 통과하고 있다(신호선(91)이 주사선(92) 및 전원선(93)과 교차하는 위치에서 2개로 분기된 후에 분단되고, 분단된 신호선(91)끼리는, 신호 접속선(91a)(본 발명에 있어서의 제2 배선에 상당하는 것) 및 신호 접속선(91b)(본 발명에 있어서의 제2 배선에 상당하는 것)과 접속되어 있고, 신호 접속선(91a) 및 신호 접속선(91b)이 주사선(92) 및 전원선(93)의 하층에 배선되어 있다).
이와 같이, 제4 실시예의 유기 EL 디스플레이(90)는, 신호선(91)을 2개로 분기시키고, 각각을 신호 접속선(91a) 및 신호 접속선(91b)과 접속시키고 있으므로, 신호선(91)이 2개(신호 접속선(91a) 및 신호 접속선(91b))로 되고, 미리 하이패스 라인이 형성된 상태로 되어 있다. 그리고, 유기 EL 디스플레이(80)의 생산 공정(검사 공정)에서, 신호선(91)의 단부와 주사선(92)의 같은 층 간의 쇼트(교차부 G)나, 신호 접속선(91b)과 주사선(92)(TFT로의 접속선)의 같은 층 간의 쇼트(교차부 H)이 검출된 경우에는, 검출된 쇼트 부분을 표면으로부터의 레이저 조사에 의해 절단하고, 같은 층 간의 쇼트를 수복시켜 선결함 등을 방지한다(교차부 G 및 교차부 H의 굵은 선 부분). 그리고, 교차부 G에서는, 게이트 절연막(32)(도 8 참조) 상층에 형성된 배선끼리가 같은 층 간에서 쇼트되고 있고, 교차부 H에서는, 게이트 절연막(32)의 하층에 형성된 배선끼리가 같은 층 간에서 쇼트되고 있다.
도 15는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이(90)에 있어서의 신호선(91)과 주사선(92)의 교차부 G 및 교차부 H(도 14에 나타낸 교차부 G 및 교차부 H)의 신호 접속선(91a) 및 신호 접속선(91b)을 나타낸 평면도이다. 도 15에 나타낸 바와 같이, 교차부 G 및 교차부 H에서는, 신호선(91)이 2개로 분기되어, 각각이 신호 접속선(91a) 및 신호 접속선(91b)과 접속되어 있다. 그리고, 신호선(91) 및 주사선(92)은, 게이트 절연막(32)(도 8 참조) 상층에 형성되고, 신호 접속선(91a) 및 신호 접속선(91b)은, 게이트 절연막(32)의 하층에 형성된 것이다.
여기서, 도 15에 나타낸 교차부 G 및 교차부 H와 같이, 신호선(91) 또는 신호 접속선(91b)과 주사선(92)이 같은 층 간에서 쇼트되고 있었던 경우에는, 2개로 분기된 신호선(91)의 신호 접속선(91b) 측을 절단하면 된다. 그러면, 쇼트 부분의 양쪽에서 절단된 신호 접속선(91b)은 기능하지 않게 되지만, 신호 접속선(91a)이 하이패스 라인으로 되므로, 같은 층 간의 쇼트가 수복되게 된다. 그리고, 신호 접속선(91a) 측이 같은 층 간에서 쇼트된 경우에는, 신호 접속선(91b)이 하이패스 라인으로 된다.
이와 같이, 2개화된 신호 접속선(91a) 및 신호 접속선(91b)에 의해, 에칭 미스 등에 의한 신호선(91)과 주사선(92)의 같은 층 간의 쇼트가 수복 가능해진다. 즉, 도 15 (a)에 나타낸 교차부 G에서는, 게이트 절연막(32)(도 8 참조) 상층에 형성된 배선끼리가 같은 층 간에서 쇼트되고 있지만, 신호 접속선(91b) 측의 신호선(91)을 레이저 커팅함으로써 수복할 수 있다. 또한, 도 15 (b)에 나타낸 교차부 H에서는, 게이트 절연막(32)의 하층에 형성된 배선끼리가 같은 층 간에서 쇼트되고 있지만, 이 경우도, 신호 접속선(91b) 측의 신호선(91)을 레이저 커팅함으로써 수복할 수 있다.
또한, 신호선(91)을 2개로 분기시키고 있으므로, 신호선(91)과 신호 접속선(91a) 및 신호 접속선(91b)의 접속 구멍이 2개소 존재하게 된다. 그러므로, 에칭 미스 등에 의해 어느 쪽인가의 접속 구멍이 열리지 않아, 양자의 접속을 할 수 없는 경우라도, 다른 한쪽의 접속 구멍을 사용하여 접속함으로써, 신호선(91)의 접속 불량을 회피할 수 있다.
도 16은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이(90)에 있어서의 신호선(91)과 주사선(92)의 교차부 G 및 교차부 H(도 14에 나타낸 교차부 G 및 교차부 H)의 다른 신호 접속선(91c)(본 발명에 있어서의 제2 배선에 상당하는 것) 및 신호 접속선(91d)(본 발명에 있어서의 제2 배선에 상당하는 것)을 나타낸 평면도이다. 도 16에 나타낸 바와 같이, 교차부 G 및 교차부 H에서는, 2개로 분기된 신호 접속선(91c)[신호 접속선(91d)]에 의해 신호선(91)이 접속되어 있다.
여기서, 도 16에 나타낸 교차부 G와 같이, 신호 접속선(91d)과 주사선(92)이 상이한 층 간에서 쇼트되고 있었던 경우나, 교차부 H와 같이, 신호 접속선(91d)과 주사선(92)(TFT로의 접속선)이 같은 층 간에서 쇼트되고 있었던 경우에는, 신호 접속선(91d) 측을 절단하면 된다. 그러면, 쇼트 부분의 양쪽에서 절단된 신호 접속선(91d)은 기능하지 않게 되지만, 2개로 분기된 또 하나의 신호 접속선(91c)이 하이패스 라인으로 되므로, 교차부 G의 상이한 층 간의 쇼트나 교차부 H의 같은 층 간의 쇼트가 수복되게 된다. 그리고, 신호 접속선(91c) 측이 상이한 층 간 쇼트 또는 같은 층 간에서 쇼트된 경우에는, 신호 접속선(91d)이 하이패스 라인으로 된다.
이와 같이, 신호선(91)의 모든 것을 2개화하지 않고, 2개로 분기된 신호 접속선(91c)[신호 접속선(91d))을 사용함으로써, 주사선(92) 및 전원선(93)의 교차부에만 하이패스 라인을 형성할 수 있다. 그 결과, 유기 EL 디스플레이(90) 내의 금속 면적의 증가가 방지되어, 수율이 향상되는 동시에, 다른 부품의 레이아웃에 여유를 부여하는 것이 가능해진다.
이상, 본 발명의 각 실시예에 대하여 설명하였으나, 본 발명은, 전술한 실시예에 한정되지 않고, 예를 들면, 다음과 같은 각종의 변형이 가능하다.
(1) 각 실시예에서는, 주사선(52)이나 신호선(91)을 2개로 분기시키고, 전원선(53) 등을 3개로 분기시키고 있다. 그러나, 분기시키는 수는, 이에 한정되지 않는다.
(2) 각 실시예에서는, 예를 들면, 신호선(51)의 교차부에 있어서, 주사선(52) 및 전원선(53)을 분기시키고 있지만, 보조 배선(54)과 교차하는 위치에서는, 신호선(51), 주사선(52), 전원선(53), 또는 보조 배선(54) 중 어느 하나 이상을 분기시키면 된다. 즉, 교차부의 배선 상황 등에 따른 하이패스 라인이 미리 형성되도록 하면 된다.
(3) 각 실시예에서는, 유기 EL 소자(20)(발광 소자)가 발한 광을 기판(11)으과 반대측으로부터 꺼내도록 한 탑 이미션 방식에 대하여 설명하고 있지만, 유기 EL 소자(20)(발광 소자)가 발한 광을 기판(11)과 같은 측으로부터 꺼내도록 한 보 텀 게이트 방식에도 적용할 수 있다.
(4) 각 실시예에서는, 예를 들면, TFT(30)[TFT(30a), TFT(30b)]에 a－Si(아몰퍼스 실리콘)층(33)을 사용하고 있지만, 저온 Poly－Si(저온 폴리실리콘)나 산화물 반도체 등을 사용해도 된다. 또한, 각 실시예에서는, 발광 소자에 유기 EL 소자(유기 전계 발광 소자)(20)를 사용하고 있지만, 무기 전계 발광 소자나 발광 다이오드 등, 상부 전극과 하부 전극 사이에 발광층을 형성할 수 있는 발광 소자이면 널리 적용할 수 있다.
도 1은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이를 나타낸 평면도이다.
도 2는 도 1에 나타낸 유기 EL 디스플레이의 등가 회로도이다.
도 3은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이의 배선 구조를 나타낸 평면도이다.
도 4는 도 3에 나타낸 유기 EL 디스플레이에 있어서의 행방향(도 3에서는, 가로 방향)의 단면도이다.
도 5는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선과의 교차부를 나타낸 평면도이다.
도 6은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제1 실시예의 유기 EL 디스플레이에 있어서의 신호선과 전원선의 교차부를 나타낸 평면도이다.
도 7은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이의 배선 구조를 나타낸 평면도이다.
도 8은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이에 있어서의 신호선과 전원선의 교차부의 쇼트 수복 전의 상태를 나타낸 평면도이다.
도 9는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제2 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선 및 전원선의 교차부의 쇼트 수복 후의 상태를 나타낸 평면도이다.
도 10은 도 9에 나타낸 유기 EL 디스플레이에 있어서의 휘도 감소를 나타낸 그래프이다.
도 11은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이의 배선 구조를 나타낸 평면도이다.
도 12는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선 및 전원선의 교차부의 슬릿을 나타낸 평면도이다.
도 13은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제3 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선 및 전원선의 교차부의 다른 형상의 슬릿을 나타낸 평면도이다.
도 14는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이의 배선 구조를 나타낸 평면도이다.
도 15는 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선의 교차부의 신호 접속선을 나타낸 평면도이다.
도 16은 본 발명의 액티브 매트릭스형 표시 장치의 일례로서, 제4 실시예의 유기 EL 디스플레이에 있어서의 신호선과 주사선의 교차부의 다른 신호 접속선을 나타낸 평면도이다.
도 17은 유기 EL 디스플레이의 배선 구조의 참고예를 나타낸 평면도이다.
도 18은 도 17에 나타낸 유기 EL 디스플레이에 있어서의 행방향(도 17에서 는, 가로 방향)의 단면도이다.
[도면의 주요부분에 대한 부호의 설명]
(10) 유기 EL 디스플레이(액티브 매트릭스형 표시 장치)
(11) 기판
(20) 유기 EL 소자(발광 소자)
(21) 애노드 전극(하부 전극)
(22) 캐소드 전극(상부 전극)
(23) 유기물층
(30, 30a, 30b) TFT(구동 수단)
(32) 게이트 절연막(절연막)
(51) 신호선(제1 배선)
(51a, 51b) 신호 접속선(제2 배선)
(52) 주사선(제1 배선)
(52a) 본 배선
(52b) 용장 배선(하이패스 라인)
(53) 전원선(제1 배선)
(53a, 53b) 슬릿
(54) 보조 배선(제1 배선)
(60) 절연막
(70) 유기 EL 디스플레이(액티브 매트릭스형 표시 장치)
(71) 신호선(제1 배선)
(71a) 신호 접속선(제2 배선)
(72) 주사선(제1 배선)
(73) 전원선(제1 배선)
(73a, 73b) 슬릿
(80) 유기 EL 디스플레이(액티브 매트릭스형 표시 장치)
(81) 신호선(제1 배선)
(81a) 신호 접속선(제2 배선)
(82) 주사선(제1 배선)
(83) 전원선(제1 배선)
(83a, 83b, 83c, 83d, 83e, 83f) 슬릿
(90) 유기 EL 디스플레이(액티브 매트릭스형 표시 장치)
(91) 신호선(제1 배선)
(91a, 91b, 91c, 91d) 신호 접속선(제2 배선, 하이패스 라인)
(92) 주사선(제1 배선)
(93) 전원선(제1 배선)
(93a, 93b) 슬릿

Claims (13)

  1. 기판 상에 설치된 구동 수단과, 상기 기판 상에 적층된 절연막과, 상기 절연막 상에 매트릭스형으로 배열되고, 상부 전극과 하부 전극 사이에 발광층을 가지는 발광 소자를 구비하고,
    상기 발광 소자마다 설치된 상기 구동 수단에 의해 구동되는 액티브 매트릭스형 표시 장치로서,
    상기 발광 소자를 발광시키기 위해 필요한 제1 배선과,
    상기 절연막을 통하여 상기 제1 배선의 하층에 설치되고, 상기 발광 소자를 발광시키기 위해 필요한 제2 배선을 구비하고,
    상기 제1 배선과 상기 제2 배선이 교차하는 위치에서는, 상기 제1 배선 또는 상기 제2 배선이 복수개로 분기되어 있는, 액티브 매트릭스형 표시 장치.
  2. 제1항에 있어서,
    상기 발광 소자는 유기물층이 배치된 유기 전계 발광 소자인, 액티브 매트릭스형 표시 장치.
  3. 제1항에 있어서,
    상기 제1 배선은 상기 발광 소자의 상기 하부 전극과 동일 층에 설치되고, 상기 상부 전극의 전기 저항을 조정하기 위한 보조 배선인, 액티브 매트릭스형 표 시 장치.
  4. 제1항에 있어서,
    상기 제1 배선은 상기 발광 소자의 상기 하부 전극과 동일 층에 설치되고, 상기 상부 전극의 전기 저항을 조정하기 위한 보조 배선이며,
    상기 보조 배선은 상기 발광 소자의 주위에 배선되고, 상기 상부 전극과 접속되어 상기 상부 전극의 전기 저항을 저하시키는, 액티브 매트릭스형 표시 장치.
  5. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선은 매트릭스형으로 배열된 상기 발광 소자의 각 열마다 배선된 신호선, 상기 발광 소자의 각 행마다 배선된 주사선, 또는 상기 발광 소자의 각 행마다 배선된 전원선인, 액티브 매트릭스형 표시 장치.
  6. 제1항에 있어서,
    상기 제1 배선은 매트릭스형으로 배열된 상기 발광 소자의 각 열마다 배선된 신호선, 상기 발광 소자의 각 행마다 배선된 주사선, 및 상기 발광 소자의 각 행마다 배선된 전원선이며,
    상기 제2 배선은 상기 주사선 및 상기 전원선과 교차하는 위치에서 분단된 상기 신호선끼리를 접속하는 신호 접속선인, 액티브 매트릭스형 표시 장치.
  7. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선은 상기 제1 배선과 상기 제2 배선이 교차하는 위치에서 슬릿에 의해 분기되어 있는, 액티브 매트릭스형 표시 장치.
  8. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선은 상기 제1 배선과 상기 제2 배선이 교차하는 위치에서 슬릿에 의해 분기되어 있고, 상기 슬릿은 상기 제1 배선과 상기 제2 배선의 교차부보다 단부 측이 넓게 형성되어 있는, 액티브 매트릭스형 표시 장치.
  9. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선 중의 하나는 상기 발광 소자의 전원선이며, 상기 전원선은 상기 전원선과 다른 상기 제1 배선 또는 상기 제2 배선이 교차하는 위치에서 슬릿에 의해 분기되어 있고, 상기 슬릿은 상기 전원선과 다른 상기 제1 배선 또는 상기 제2 배선과의 교차부보다 단부 측이 넓게 형성되어 있는, 액티브 매트릭스형 표시 장치.
  10. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선은 상기 제1 배선과 상기 제2 배선이 교차하는 위치에서 하이패스 라인에 의해 분기되어 있는, 액티브 매트릭스형 표시 장치.
  11. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선 중 하나는 상기 발광 소자의 주사선이며, 상기 주사선은 상기 주사선과 다른 상기 제1 배선 또는 상기 제2 배선이 교차하는 위치에서 하이패스 라인에 의해 분기되어 있는, 액티브 매트릭스형 표시 장치.
  12. 제1항에 있어서,
    상기 제1 배선 또는 상기 제2 배선 중 하나는 상기 발광 소자의 신호선이며, 상기 신호선은 상기 신호선과 다른 상기 제1 배선 또는 상기 제2 배선이 교차하는 위치에서 하이패스 라인에 의해 분기되어 있는, 액티브 매트릭스형 표시 장치.
  13. 제1항에 있어서,
    상기 제1 배선은 매트릭스형으로 배열된 상기 발광 소자의 각 열마다 배선된 신호선, 상기 발광 소자의 각 행마다 배선된 주사선, 및 상기 발광 소자의 각 행마다 배선된 전원선이며,
    상기 제2 배선은 상기 주사선 및 상기 전원선과 교차하는 위치에서 분단된 상기 신호선끼리를 접속하는 신호 접속선이며,
    상기 신호 접속선은 상기 신호 접속선과 상기 주사선 및 상기 전원선이 교차하는 위치에서 하이패스 라인에 의해 분기되어 있는, 액티브 매트릭스형 표시 장치.
KR1020080104720A 2007-11-01 2008-10-24 액티브 매트릭스형 표시 장치 KR20090045023A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007285095 2007-11-01
JPJP-P-2007-285095 2007-11-01
JP2008072682A JP4466755B2 (ja) 2007-11-01 2008-03-20 アクティブマトリックス型表示装置
JPJP-P-2008-072682 2008-03-20

Publications (1)

Publication Number Publication Date
KR20090045023A true KR20090045023A (ko) 2009-05-07

Family

ID=40587618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080104720A KR20090045023A (ko) 2007-11-01 2008-10-24 액티브 매트릭스형 표시 장치

Country Status (2)

Country Link
US (1) US8184075B2 (ko)
KR (1) KR20090045023A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110052986A (ko) * 2009-11-13 2011-05-19 엘지디스플레이 주식회사 액정표시장치 및 그의 보상 방법
KR20140141378A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 수리 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319906B2 (en) * 2007-02-09 2012-11-27 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
WO2009001578A1 (ja) * 2007-06-28 2008-12-31 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
JP5245879B2 (ja) 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法
TWI453910B (zh) 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
TWI488542B (zh) * 2009-07-17 2015-06-11 Au Optronics Corp 發光元件及其修補方法
JP2011204528A (ja) * 2010-03-26 2011-10-13 Canon Inc 発光装置
BR112012030386A2 (pt) * 2010-06-02 2016-08-09 Sharp Kk dispositivo de vidro de crital líquido e método para correção de defeito de exibição
JP2012023234A (ja) * 2010-07-15 2012-02-02 Mitsubishi Electric Corp 半導体装置
WO2012147704A1 (ja) 2011-04-28 2012-11-01 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板の配線欠陥修正方法
KR102526110B1 (ko) 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
EP3664134A4 (en) 2017-08-02 2021-04-21 Seoul Semiconductor Co., Ltd. DISPLAY DEVICE, SUBSTRATE FOR DISPLAY DEVICE AND METHOD FOR REPAIRING THE DISPLAY DEVICE
KR20220096854A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4016443A1 (de) 1990-05-22 1991-11-28 Daimler Benz Ag Fluessigkristallanzeigevorrichtung
JP2000241833A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd マトリックス型配線基板
WO2000060568A1 (fr) * 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'électrons et dispositif de formation d'images
JP2001305998A (ja) * 2000-04-25 2001-11-02 Alpine Electronics Inc 表示装置
JP2002229480A (ja) 2001-02-07 2002-08-14 Matsushita Electric Ind Co Ltd 表示装置と液晶表示装置及び表示装置用半導体装置
JP2004347891A (ja) 2003-05-22 2004-12-09 Sharp Corp アクティブマトリクス型表示装置
JP4725054B2 (ja) 2004-08-24 2011-07-13 ソニー株式会社 表示装置
US7434940B2 (en) * 2005-09-06 2008-10-14 Hewlett-Packard Development Company, L.P. Light coupling system and method
JP2007156015A (ja) 2005-12-02 2007-06-21 Sharp Corp 配線基板及びそれを備えた表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110052986A (ko) * 2009-11-13 2011-05-19 엘지디스플레이 주식회사 액정표시장치 및 그의 보상 방법
KR20140141378A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 수리 방법

Also Published As

Publication number Publication date
US20090115708A1 (en) 2009-05-07
US8184075B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR20090045023A (ko) 액티브 매트릭스형 표시 장치
JP4466755B2 (ja) アクティブマトリックス型表示装置
CN100463018C (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法
CN105261655B (zh) 薄膜晶体管
JP5245879B2 (ja) 画像表示装置及び短絡事故の修復方法
US9547036B2 (en) Organic light emitting diode display, and fabricating and inspecting methods thereof
JP2006330469A (ja) 有機エレクトロルミネッセンス表示装置
KR20170135650A (ko) 유기 발광 표시 장치 및 이의 리페어 방법
KR20150016206A (ko) 반도체 장치, 표시 장치 및 반도체 장치의 제조 방법
KR20020005505A (ko) 매트릭스 어레이기판
KR100676355B1 (ko) 표시 장치
US20050110736A1 (en) Display device
JP2010145875A (ja) 液晶表示装置及びその製造方法
CN104377206A (zh) 薄膜晶体管阵列面板
KR20140118005A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102449699B1 (ko) 유기발광소자 표시장치 및 이의 리페어 방법
US8390654B2 (en) Display and method for fabricating the same
KR20010103432A (ko) 액정표시장치용 어레이기판 제조방법
JP4466722B2 (ja) アクティブマトリックス型表示装置
JP2010072397A (ja) アクティブマトリックス型表示装置
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2009139871A (ja) アクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法
JP2010085865A (ja) アクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101005022; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150827

Effective date: 20170217