JP2010085865A - アクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法 - Google Patents

Abstract

【課題】駆動手段接続配線（信号線、走査線、又は電源線）と上部電極接続配線（補助配線）との間のショートの発生を未然に防止できるようにする。
【解決手段】有機ＥＬ素子２０を駆動するために下層に配線されている駆動手段接続配線（信号線５１、走査線５２、及び電源線５３）と、駆動手段接続配線（電源線５３、走査線５２、又は信号線５１）上に付着物が付着している位置で駆動手段接続配線（電源線５３、走査線５２、又は信号線５１）と交差しないように配線された上部電極接続配線（補助配線５４）とを有する。
【選択図】図４

Description

本発明は、マトリックス状に配列された複数の発光素子を備え、駆動手段によって各発光素子を発光させるアクティブマトリックス型表示装置及びアクティブマトリックス型表示装置の製造方法に係るものである。そして、詳しくは、アクティブマトリックス型表示装置の歩留りの向上を図ることができるようにした技術に関するものである。

従来より、アクティブマトリックス型表示装置において、発光素子として有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」という）を使用した有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、有機ＥＬ素子をマトリックス状に配列するとともに、有機ＥＬ素子を駆動する駆動手段を設けたものである。そして、有機ＥＬ素子は、アノード電極とカソード電極との間に、有機物の正孔輸送層や有機物の発光層を積層した有機物層を配置した電流発光素子である。このような有機ＥＬディスプレイは、有機ＥＬ素子の有機物層に電子と正孔とを注入することによって発光する。そのため、有機ＥＬ素子に流れる電流値を駆動手段によってコントロールすることにより、発色の階調を得ることができる。

図６は、有機ＥＬディスプレイ１１０の配線構造の参考例を示す平面図である。
図６に示すように、有機ＥＬディスプレイ１１０は、有機ＥＬ素子１２０がｍ行×ｎ列（図６では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。なお、有機ＥＬ素子１２０は、光の三原色中の青を発光するＢ画素と、赤を発光するＲ画素と、緑を発光するＧ画素とが一組として配列されている。

また、有機ＥＬディスプレイ１１０には、各有機ＥＬ素子１２０を駆動するための信号線１５１が有機ＥＬ素子１２０の各列ごとに配線されている。さらにまた、各有機ＥＬ素子１２０を駆動するための走査線１５２及び電源線１５３が有機ＥＬ素子１２０の各行ごとに配線されている。さらに、各有機ＥＬ素子１２０の周囲を囲うようにして、補助配線１５４が配線されている。

ここで、補助配線１５４は、有機ＥＬ素子１２０の上部電極であるカソード電極の電気抵抗を調整するためのものである。具体的には、カソード電極は、有機ＥＬ素子１２０が発する光をカソード電極を通して外部に取り出せるようにするため、透明電極となっている。そして、透明電極となるような光透過率の高い導電性材料は、抵抗値が高い。そのため、上部のカソード電極から光を取り出すトップエミッション方式の有機ＥＬディスプレイ１１０では、カソード電極の低抵抗化を図るべく、補助配線１５４を配線している。なお、カソード電極と補助配線１５４とは、カソード接続部１５６を介してを接続されている。

図７は、図６に示す有機ＥＬディスプレイ１１０の断面図（ｅ−ｅ’断面、ｆ−ｆ’断面）である。
図７に示すように、信号線１５１、走査線１５２、及び電源線１５３と補助配線１５４とは、上下に重なり合っている。具体的には、遮光メタル１１１を備えるガラス基板１１２の上に絶縁膜１１３が積層されており、この絶縁膜１１３の上に信号線１５１、走査線１５２、及び電源線１５３が配線されている。

また、絶縁膜１１３の上に平坦化膜１１４が積層され、信号線１５１、走査線１５２、及び電源線１５３の上面を平坦にするとともに、平坦化膜１１４の上に配線された補助配線１５４と絶縁している。さらにまた、補助配線１５４の上には、有機ＥＬ素子１２０（図６参照）の開口部を規定する開口規定膜１１５が積層されており、開口規定膜１１５の上に、カソード電極１２２が設けられている。

このように、信号線１５１、走査線１５２、及び電源線１５３は、絶縁膜１１３の上に配線され、補助配線１５４は、平坦化膜１１４の上に配線されている。そのため、信号線１５１、走査線１５２、及び電源線１５３と補助配線１５４とは、通常は、平坦化膜１１４によって絶縁された状態となっている。なお、信号線１５１は、走査線１５２及び電源線１５３と交差する部分で分断され、図７（ｂ）に示すように、信号線接続部１５９を介して下層の信号接続線１５８と接続されている。そのため、走査線１５２及び電源線１５３と信号接続線１５８とは、絶縁膜１１３によって絶縁される。

しかし、有機ＥＬディスプレイ１１０（図６参照）の製造工程で異物が混入等すると、その異物によってショートが発生することがある。そのため、有機ＥＬディスプレイ１１０の歩留りが低下してしまう。例えば、エッチングミス等があれば、同層間（信号線１５１、走査線１５２、及び電源線１５３の相互間）でショートが発生する。また、図７に示すように、ダスト等の付着が原因で、異層間（信号線１５１、走査線１５２、又は電源線１５３と補助配線１５４との間）でショートが発生することもある。そして、ショートが起こった場合には、点欠陥や、有機ＥＬ素子１２０（図６参照）の横一列又は縦一列のすべてが線欠陥となり、歩留りが悪くなる。

そこで、ショートが発生した場合に、その修復作業を行うことができるようにしたマトリックス型配線基板が知られている。具体的には、ゲートライン上に交差するドレインラインを覆う層間絶縁膜に対し、両ラインの交点を挟むように予め一対の開口部を形成し、この開口部において、ドレインラインを露出させておく。そして、層間絶縁膜の欠陥により、両ラインの交点でショートが発生し、それを検査工程において検知した場合は、そのショート部分を挟む一対の開口部のそれぞれ内側（ショート側）の層間絶縁膜を破壊し、その下のドレインラインを切断する。その後、一対の開口部を介して、ショート部分を迂回するようにバイパスラインを形成し、切断したドレインラインを再び接続するようにした技術である（例えば、特許文献１参照）。
特開２０００−２４１８３３号公報

しかし、上記した特許文献１の技術は、ショートが発生する可能性のある交点の両側に予め一対の開口部を形成しておくだけであり、ショートが発生した後に、バイパスラインを形成するようにしている。そのため、新たにバイパスラインの形成工程が必要となり、ショートが発生した場合の修復作業には、手間と時間がかかるものであった。

特に、有機ＥＬ素子１２０の上部電極であるカソード電極１２２とカソード接続部１５６で接続された上部電極接続配線（補助配線１５４）は、各有機ＥＬ素子１２０の周囲を囲うようにして配線されている。そして、有機ＥＬ素子１２０を駆動するために補助配線１５４の下層に配線されている駆動手段接続配線（信号線１５１、走査線１５２、及び電源線１５３）と多くの場所で交差する。そのため、図７に示すように、駆動手段接続配線（信号線１５１、走査線１５２、又は電源線１５３）上に付着した付着物（ダスト等）により、上部電極接続配線（補助配線１５４）との間にショートが発生する割合が高い。その結果、補助配線１５４のショートを修復する作業の手間が大きな問題となる。

したがって、本発明が解決しようとする課題は、ショートが発生した後にそれを修復するのではなく、駆動手段接続配線（信号線、走査線、又は電源線）と上部電極接続配線（補助配線）との間のショートの発生を未然に防止できるようにすることである。

本発明は、以下の解決手段によって、上述の課題を解決する。
本発明の請求項１に記載の発明は、上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子と、各前記発光素子を駆動するための駆動手段と、前記駆動手段と接続され、前記下部電極よりも下層に配線された駆動手段接続配線と、前記上部電極と接続され、前記駆動手段接続配線上に付着物が付着している位置の上で前記駆動手段接続配線と交差しないように配線された上部電極接続配線とを有するアクティブマトリックス型表示装置である。なお、駆動手段接続配線は、例えば、上記した信号線、走査線、及び電源線である。また、上部電極接続配線は、上記した補助配線に相当するものである。

（作用）
上記の請求項１に記載の発明は、上部電極と接続された上部電極接続配線を有しているが、この上部電極接続配線は、駆動手段接続配線上に付着物が付着している位置の上で駆動手段接続配線と交差しないように配線されている。言い換えれば、上部電極接続配線は、駆動手段接続配線上に付着物が付着している位置の上に配線されていない。そのため、上部電極接続配線が駆動手段接続配線上の付着物と接触することはない。

また、本発明の請求項５に記載の発明は、上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子を駆動するための駆動手段接続配線を基板の上部に形成する配線形成工程と、前記配線形成工程によって形成された前記駆動手段接続配線上に付着している付着物の有無を検査する付着物検査工程と、前記付着物検査工程によって発見された付着物が付着している位置の上で前記駆動手段接続配線と交差しないように、前記上部電極と接続するための上部電極接続配線を形成する上部電極接続配線形成工程とを含むアクティブマトリックス型表示装置の製造方法である。

（作用）
上記の請求項５に記載の発明は、付着物が付着している位置の上で駆動手段接続配線と交差しないように上部電極接続配線を形成する。言い換えれば、駆動手段接続配線上に付着物が付着している位置の上に上部電極接続配線を形成しない。そのため、上部電極接続配線が駆動手段接続配線上の付着物と接触することはない。

上記の発明によれば、上部電極接続配線は、駆動手段接続配線上の付着物と接触しない。そのため、駆動手段接続配線と上部電極接続配線との間でショートが発生することはない。その結果、アクティブマトリックス型表示装置における歩留りの向上を図ることができる。

以下、図面等を参照して、本発明の実施形態について説明する。
図１は、本発明のアクティブマトリックス型表示装置の一例である有機ＥＬディスプレイ１０の配線構造を示す平面図である。
図１に示すように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０（本発明における発光素子に相当するもの）がＭ行×Ｎ列（図１では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。なお、有機ＥＬ素子２０は、光の三原色中の青を発光するＢ画素２０ａと、赤を発光するＲ画素２０ｂと、緑を発光するＧ画素２０ｃとが一組として配列されている。

また、有機ＥＬディスプレイ１０には、各有機ＥＬ素子２０（各Ｂ画素２０ａ、各Ｒ画素２０ｂ、各Ｇ画素２０ｃ）を駆動するための信号線５１（本発明における駆動手段接続配線及び第２配線に相当するもの）が有機ＥＬ素子２０の各列ごとに配線されている。さらにまた、各有機ＥＬ素子２０を駆動するための走査線５２（本発明における駆動手段接続配線及び第１配線に相当するもの）及び電源線５３（本発明における駆動手段接続配線に相当するもの）が有機ＥＬ素子２０の各行ごとに配線されている。さらに、有機ＥＬ素子２０の周囲を囲うようにして、補助配線５４（本発明における上部電極接続配線に相当するもの）が配線されている。なお、図１において、補助配線５４が１点鎖線で示されている部分は、ショートを未然に防止するために、補助配線５４のレイアウトが選択的に抜き取られた部分である。そのため、１点鎖線で示されている部分には、補助配線５４が配線されていない。

図２は、図１に示す有機ＥＬディスプレイ１０の等価回路図である。
図２に示すように、有機ＥＬディスプレイ１０は、アノード電極２１（本発明における下部電極に相当するもの）と、カソード電極２２（本発明における上部電極に相当するもの）とによって構成される有機ＥＬ素子２０を備えている。なお、有機ＥＬ素子２０は、アノード電極２１とカソード電極２２との間に有機物の発光層を有している。

ここで、有機ＥＬディスプレイ１０は、本発明の駆動手段であるＴＦＴ回路素子３０（３０ａ，３０ｂ）やキャパシタ４０を有機ＥＬ素子２０ごとにそれぞれ設けたアクティブマトリックス型表示装置である。具体的には、有機ＥＬディスプレイ１０は、カソード電極２２がＧＮＤ（グラウンド）及び補助配線５４に接続された有機ＥＬ素子２０と、ソース電極３２ａが有機ＥＬ素子２０のアノード電極２１に接続され、ドレイン電極３３ａが正電位の電源線５３に接続されたＴＦＴ回路素子３０ａと、ソース電極３２ｂがＴＦＴ回路素子３０ａのゲート電極３１ａに、ゲート電極３１ｂが走査線５２に、ドレイン電極３３ｂが信号線５１にそれぞれ接続されたＴＦＴ回路素子３０ｂと、ＴＦＴ回路素子３０ａのソース電極３２ａとＴＦＴ回路素子３０ｂのソース電極３２ｂとの間に接続されたキャパシタ４０とを備えている。

なお、図２において、上下層間（カソード接続部５６を介したカソード電極２２と補助配線５４との間、ゲート電極３１ｂと走査線５２との間）の配線は、点線で示している。また、信号線５１は、走査線５２、電源線５３、及び補助配線５４と交差するが、交差する位置の前後で分断されている。そして、分断された信号線５１同士を下層の信号接続線５８で接続することにより、走査線５２、電源線５３、及び補助配線５４と信号線５１とがショートしないようにしている。

このような有機ＥＬディスプレイ１０は、ＴＦＴ回路素子３０ａが駆動トランジスタとなり、ＴＦＴ回路素子３０ｂがスイッチングトランジスタとなっている。そして、走査線５２に書込み信号を印加し、ＴＦＴ回路素子３０ｂのゲート電極３１ｂの電位を制御すると、信号線５１の信号電圧がＴＦＴ回路素子３０ａのゲート電極３１ａに印加される。この際、ゲート電極３１ａの電位は、次に走査線５２に書込み信号が印加されるまでの間、キャパシタ４０によって安定的に保持される。これにより、ＴＦＴ回路素子３０ａのゲート電極３１ａとソース電極３２ａとの間の電圧に応じた電流が有機ＥＬ素子２０に流れ、有機ＥＬ素子２０は、この電流値に応じた輝度で発光し続けることとなる。

このように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０に流れる電流値をコントロールして発光させている。また、電源線５３をパルス駆動（２回パルス）することにより、有機ＥＬ素子２０を駆動している。そして、１回目のパルスでＴＦＴ回路素子３０ａ（駆動トランジスタ）の特性バラツキである閾値電圧の補正を行い、２回目のパルスで書込み信号の印加と移動度の補正とを同時に行なっている。そのため、有機ＥＬ素子２０の経時劣化やＴＦＴ回路素子３０ａの特性のバラツキが抑制されたものとなっている。

図３は、図１に示す有機ＥＬディスプレイ１０の断面図（ａ−ａ’断面、ｂ−ｂ’断面）である。
図１に示す有機ＥＬディスプレイ１０は、図３に示すように、遮光メタル１１を備えるガラス基板１２（本発明における基板に相当するもの）の上に絶縁膜１３を積層したものである。そして、絶縁膜１３の上に信号線５１、走査線５２、及び電源線５３が配線されている。また、絶縁膜１３の上には、ＴＦＴ回路素子３０も形成されている。そのため、信号線５１、走査線５２、電源線５３、及びＴＦＴ回路素子３０は、同一層に設けられている。

ここで、信号線５１は、走査線５２及び電源線５３と交差する部分の前後で分断されている（図１参照）。そして、この交差部分では、図３（ｂ）に示すように、ガラス基板１２上に信号接続線５８が配線されており、上層の信号線５１と下層の信号接続線５８とが信号線接続部５９によって接続されている。そのため、走査線５２及び電源線５３と信号線５１とが接触することはなく、走査線５２及び電源線５３と信号接続線５８とは、絶縁膜１３によって絶縁される。したがって、信号線５１、走査線５２、及び電源線５３を同一層に配線していても、ショートが発生することはない。

また、絶縁膜１３の上には、平坦化膜１４が積層されている。この平坦化膜１４は、信号線５１、走査線５２、電源線５３、及びＴＦＴ回路素子３０を相互に絶縁するだけでなく、これらの上面を凹凸のない平坦面とするものである。そして、平坦化膜１４の上に、有機ＥＬ素子２０（アノード電極２１）が配列されるとともに、補助配線５４が配線されている。

有機ＥＬ素子２０は、図３（ａ）に示すように、アノード電極２１とカソード電極２２との間に有機物層２３（本発明における発光層に相当するもの）を配置したものである。そして、アノード電極２１がＴＦＴ回路素子３０と接続されている。また、アノード電極２１の周囲は、開口規定膜１５によって覆われており、有機物層２３の部分だけが開口している。なお、有機物層２３は、注入された電子と正孔との再結合によって発光する有機物からなるものである。

したがって、有機物層２３が発する光は、開口規定膜１５の開口から取り出される。具体的には、アノード電極２１に反射率が高い金属等が用いられる一方で、カソード電極２２は、光透過率の高い導電性材料からなる透明電極となっている。そのため、有機物層２３が発する光は、ガラス基板１２と反対側のカソード電極２２側から取り出されることとなる。そして、このようなトップエミッション方式とすることにより、有機ＥＬ素子２０の開口率を効率的に確保している。

ここで、カソード電極２２を構成する光透過率の高い導電性材料は、抵抗値が高いものである。そのため、カソード電極２２の電気抵抗を調整し、カソード電極２２の低抵抗化を図るため、カソード電極２２には、カソード接続部５６を介して補助配線５４が接続される。この補助配線５４は、アノード電極２１と同一層に設けられ、アノード電極２１の周囲に配線されている。そして、カソード電極２２と同電位で、ＧＮＤ（図２参照）に接地されている。

また、補助配線５４は、図１に示すように、各有機ＥＬ素子２０の周囲を囲うようにして配線されているので、信号線５１、走査線５２、及び電源線５３と上下に重なり合って交差する部分が多く存在する。そして、交差部分では、それぞれの電位差により、信号線５１、走査線５２、又は電源線５３と補助配線５４との間でショートが発生しやすい状況にある。特に、有機ＥＬディスプレイ１０が大型化すると、交差部分が増え、ショートの発生頻度が増加する。そこで、本実施形態の有機ＥＬディスプレイ１０では、ショートの発生が予想される部分の補助配線５４のレイアウトを選択的に抜き取り（図１において、補助配線５４が１点鎖線で示されている部分）、補助配線５４のショートの発生を未然に防止している。

図４は、このような本実施形態の有機ＥＬディスプレイ１０の配線構造を示す平面図である。
図４に示すように、有機ＥＬディスプレイ１０は、各有機ＥＬ素子２０の周囲を囲うようにして、補助配線５４が配線されている。しかし、有機ＥＬ素子２０のＢ画素２０ａ１とＢ画素２０ａ２との間、Ｒ画素２０ｂ２とＧ画素２０ｃ２との間では、補助配線５４のレイアウトが選択的に抜き取られている。

これにより、図４に示す本実施形態の有機ＥＬディスプレイ１０は、信号線５１、走査線５２、及び電源線５３と補助配線５４との間のショートが未然に防止されたものとなっている。また、補助配線５４のレイアウトを選択的に抜き取っても、補助配線５４は、ほとんどの有機ＥＬ素子２０の周囲に縦横に配置されており、複数のカソード接続部５６によってカソード電極２２（図３参照）と接続されている。したがって、補助配線５４によるカソード電極２２の低抵抗化の効果が損なわれることはない。なお、抜き取られる補助配線５４は、ショートの発生が予想される部分であり、図４に示すレイアウトに限られない。

図５は、図４に示す有機ＥＬディスプレイ１０の断面図（ｃ−ｃ’断面、ｄ−ｄ’断面）である。
図５（ａ）に示すように、有機ＥＬディスプレイ１０のｃ−ｃ’断面では、電源線５３の上に付着物としてダストが付着しており、そのダストの上部が平坦化膜１４の上面に出ている。また、図５（ｂ）に示すように、ｄ−ｄ’断面では、信号線５１の上に付着物としてダストが付着しており、そのダストの上部が平坦化膜１４の上面に出ている。そのため、この平坦化膜１４の上に補助配線５４が配線されるとすれば、ｃ−ｃ’断面では、補助配線５４と電源線５３とがショートし、ｄ−ｄ’断面では、補助配線５４と信号線５１とがショートする。

しかし、補助配線５４は、電源線５３上にダストが付着している位置で電源線５３と交差しないように配線されている（ｃ−ｃ’断面）。また、補助配線５４は、信号線５１上にダストが付着している位置で信号線５１と交差しないように配線されている（ｄ−ｄ’断面）。言い換えれば、補助配線５４は、電源線５３上にダストが付着している位置や信号線５１上にダストが付着している位置に配線されていない。そのため、補助配線５４が電源線５３及び信号線５１の上のダストと接触することはなく、ショートが発生することもない。

図５に示すような断面（図４のｃ−ｃ’断面及びｄ−ｄ’断面）の有機ＥＬディスプレイ１０を製造するには、最初に、遮光メタル１１を備えるガラス基板１２上に信号接続線５８を形成する。すなわち、Ｍｏ（モリブデン）等の高抵抗の導電性材料によってガラス基板１２上に金属層をパターニングし、信号接続線５８とする。そして、ガラス基板１２及び信号接続線５８の上を覆うようにして絶縁膜１３を形成する。なお、この絶縁膜１３は、例えば、Ｓｉ３Ｎ４（窒化ケイ素）又はＳｉＯ２（二酸化ケイ素）をＣＶＤ法（化学蒸着法）によって成膜して形成する。

次に、絶縁膜１３をパターニングして、信号接続線５８の上面を露出させる。そして、信号接続線５８の露出した上面に信号線接続部５９を形成する。その後、絶縁膜１３の上に、配線パターンとして金属層を形成する（配線形成工程）。この金属層は、図５（ａ）に示すｃ−ｃ’断面では、走査線５２及び電源線５３となり、図５（ｂ）に示すｄ−ｄ’断面では、信号線５１となる。なお、信号線５１は、走査線５２及び電源線５３と交差する部分の前後で分断されるようにし（図４参照）、分断された端部が信号線接続部５９と接続されるようにする。

このようにして信号線５１、走査線５２、及び電源線５３を形成すると、絶縁膜１３の表面が凹凸になる。そこで、絶縁膜１３の上に、無機系薄膜（ＳＯＧ：Ｓｐｉｎ ｏｎＧｌａｓｓ）で平坦化膜１４を形成する（平坦化膜形成工程）。これにより、絶縁膜１３だけでなく、信号線５１、走査線５２、及び電源線５３の上に平坦化膜１４が積層され、平坦化膜１４の表面では、凹凸のない平坦面となる。

ここで、信号線５１、走査線５２、又は電源線５３上にダスト等の付着物が付着し、それが平坦化膜１４の表面に露出してしまうことがある。そのため、画像検査等を行うことにより、信号線５１、走査線５２、又は電源線５３上に付着している付着物の有無を検査する（付着物検査工程）。そして、ダスト等の付着物が検出されたすべての箇所の座標を求めておく。なお、図５（ａ）に示すｃ−ｃ’断面は、電源線５３上にダストが付着した状態を例示したものであり、図５（ｂ）に示すｄ−ｄ’断面は、信号線５１上にダストが付着した状態を例示したものである。

このような付着物検査工程の後、平坦化膜１４の上に、Ａｌ（アルミニウム）等の低抵抗の金属材料によって補助配線５４をパターニングする。この際、補助配線５４は、付着物検査工程によって発見された付着物（ダスト）が付着している位置で信号線５１、走査線５２、又は電源線５３と交差しないように形成する（上部電極接続配線形成工程）。具体的には、各有機ＥＬ素子２０（図１参照）の周囲を囲うようにして（図１において、１点鎖線で示されている部分を含めて）金属配線パターンを露光する。その後、ダストが検出された箇所の座標に位置する部分を取り除くために、再度、抜きショットを露光する。そして、この状態でエッチングすることにより、ダストが検出された箇所の座標に位置する補助配線５４のレイアウト（図１において、補助配線５４が１点鎖線で示されている部分）を取り除く。

したがって、上部電極接続配線形成工程によって形成された補助配線５４のレイアウトは、図４に示すように、ダストが検出された箇所の座標に位置する部分が選択的に抜き取られたものとなる。その結果、図５に示すように、信号線５１や電源線５３上にダストが付着している位置では、補助配線５４が形成されない。そのため、補助配線５４が信号線５１や電源線５３上のダストと接触することがなくなるので、信号線５１又は電源線５３と補助配線５４との間でショートが発生することもない。これにより、有機ＥＬディスプレイ１０における歩留りの向上を図ることができる。

また、平坦化膜１４及び補助配線５４の上には、開口規定膜１５を積層する。さらにまた、開口規定膜１５の上には、光透過率の高い導電性材料によってカソード電極２２及びカソード接続部５６を形成する。そして、カソード接続部５６を介してカソード電極２２と補助配線５４とを接続する。

このようにして製造された有機ＥＬディスプレイ１０は、図４に示すように、ダストが検出された箇所の座標に位置する補助配線５４が選択的に抜き取られている。しかし、補助配線５４の除去は、ダスト箇所に限定されるので、補助配線５４の一部除去による配線抵抗の増加は、実質的に無視できる。したがって、本実施形態の有機ＥＬディスプレイ１０は、画質の低下を引き起こすことなく、信号線５１、走査線５２、及び電源線５３と補助配線５４との層間ショートに起因する画質不良（線欠陥、点欠陥等）の発生が未然に防止されたものとなる。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されることなく、例えば、以下のような種々の変形が可能である。
（１）本実施形態では、有機ＥＬ素子２０が発した光をガラス基板１２と反対側から取り出すようにしたトップエミッション方式の有機ＥＬディスプレイ１０としている。しかし、有機ＥＬ素子２０が発した光をガラス基板１２と同じ側から取り出すようにしたボトムエミッション方式にも適用できる。

（２）本実施形態では、発光素子に有機ＥＬ素子２０（有機エレクトロルミネッセンス素子）を用いている。しかし、無機エレクトロルミネッセンス素子や発光ダイオード等、上部電極と下部電極との間に発光層を形成することができる発光素子であればよく、有機エレクトロルミネッセンス素子に限られない。

本発明のアクティブマトリックス型表示装置の一例である有機ＥＬディスプレイの配線構造を示す平面図である。 図１に示す有機ＥＬディスプレイの等価回路図である。 図１に示す有機ＥＬディスプレイの断面図（ａ−ａ’断面、ｂ−ｂ’断面）である。 本実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。 図４に示す有機ＥＬディスプレイの断面図（ｃ−ｃ’断面、ｄ−ｄ’断面）である。 有機ＥＬディスプレイの配線構造の参考例を示す平面図である。 図６に示す有機ＥＬディスプレイの断面図（ｅ−ｅ’断面、ｆ−ｆ’断面）である。

符号の説明

１０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
１２ ガラス基板（基板）
１４ 平坦化膜
２０ 有機ＥＬ素子（発光素子）
２１ アノード電極（下部電極）
２２ カソード電極（上部電極）
２３ 有機物層（発光層）
３０，３０ａ，３０ｂ ＴＦＴ回路素子（駆動手段）
５１ 信号線（駆動手段接続配線及び第２配線）
５２ 走査線（駆動手段接続配線及び第１配線）
５３ 電源線（駆動手段接続配線）
５４ 補助配線（上部電極接続配線）

Claims (6)

1. 上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子と、
   各前記発光素子を駆動するための駆動手段と、
   前記駆動手段と接続され、前記下部電極よりも下層に配線された駆動手段接続配線と、
   前記上部電極と接続され、前記駆動手段接続配線上に付着物が付着している位置の上で前記駆動手段接続配線と交差しないように配線された上部電極接続配線と
   を有するアクティブマトリックス型表示装置。
2. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記発光素子は、有機物層を配置した有機エレクトロルミネッセンス素子である
   アクティブマトリックス型表示装置。
3. 上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子と、
   各前記発光素子を駆動するための駆動手段と、
   前記駆動手段と接続され、前記下部電極よりも下層に配線された電源線と、
   前記駆動手段と接続され、前記電源線と同一層に設けられるとともに前記電源線と平行する方向に配線された第１配線と、
   前記駆動手段と接続され、前記電源線と同一層に設けられるとともに前記電源線及び前記第１配線と交差する方向に配線された第２配線と、
   前記上部電極と接続され、前記下部電極と同一層に設けられるとともに前記電源線、前記第１配線、又は前記第２配線上に付着物が付着している位置で前記電源線、前記第１配線、又は前記第２配線と交差しないように配線された上部電極接続配線と
   を有するアクティブマトリックス型表示装置。
4. 請求項３に記載のアクティブマトリックス型表示装置において、
   前記第１配線は、マトリックス状に配列された各前記発光素子の各行ごとに配線された走査線であり、
   前記第２配線は、マトリックス状に配列された各前記発光素子の各列ごとに配線された信号線である
   アクティブマトリックス型表示装置。
5. 上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子を駆動するための駆動手段接続配線を基板の上部に形成する配線形成工程と、
   前記配線形成工程によって形成された前記駆動手段接続配線上に付着している付着物の有無を検査する付着物検査工程と、
   前記付着物検査工程によって発見された付着物が付着している位置の上で前記駆動手段接続配線と交差しないように、前記上部電極と接続するための上部電極接続配線を形成する上部電極接続配線形成工程と
   を含むアクティブマトリックス型表示装置の製造方法。
6. 上部電極と下部電極との間に発光層を有し、マトリックス状に配列された複数の発光素子を駆動するための電源線、第１配線、及び第２配線を基板の上部に形成する配線形成工程と、
   前記配線形成工程によって形成された前記電源線、前記第１配線、及び前記第２配線の上面を平坦にするための平坦化膜を形成する平坦化膜形成工程と、
   前記平坦化膜形成工程の後、前記電源線、前記第１配線、又は前記第２配線上に付着している付着物の有無を検査する付着物検査工程と、
   前記付着物検査工程によって発見された付着物が付着している位置で前記電源線、前記第１配線、又は前記第２配線と交差しないように、前記上部電極と接続するための上部電極接続配線を前記平坦化膜上に形成する上部電極接続配線形成工程と
   を含むアクティブマトリックス型表示装置の製造方法。

Images