JP4466755B2 - アクティブマトリックス型表示装置 - Google Patents

Description

本発明は、マトリックス状に配列された発光素子を備え、発光素子ごとに設けられた駆動手段によって駆動されるアクティブマトリックス型表示装置に係るものである。より詳しくは、アクティブマトリックス型表示装置において、歩留りの向上を図ることができるようにした技術に関するものである。

従来より、自発光のアクティブマトリックス型表示装置において、その発光素子として有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」という）を使用した有機ＥＬディスプレイが知られている。すなわち、有機ＥＬディスプレイは、有機ＥＬ素子をマトリックス状に配列するとともに、有機ＥＬ素子ごとに駆動手段を設けたものであり、有機ＥＬ素子は、アノード電極とカソード電極との間に、有機物の正孔輸送層や有機物の発光層を積層した有機物層を配置し、有機物層に電子と正孔とを注入することによって発光させる電流発光素子である。そのため、有機ＥＬディスプレイは、有機ＥＬ素子に流れる電流値を駆動手段によってコントロールすることにより、発色の階調を得ている。

図１７は、有機ＥＬディスプレイ１１０の配線構造の参考例を示す平面図である。
また、図１８は、図１７に示す有機ＥＬディスプレイ１１０における行方向（図１７では、横方向）の断面図である。
図１７に示すように、有機ＥＬディスプレイ１１０は、有機ＥＬ素子１２０がｍ行×ｎ列（図１７では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。

ここで、有機ＥＬディスプレイ１１０は、基板１１１（図１８参照）の上に、有機ＥＬ素子１２０を駆動する駆動手段として、ＴＦＴ（薄膜トランジスタ）１３０（ＴＦＴ１３０ａ，ＴＦＴ１３０ｂ）やキャパシタ（容量素子）１４０等を設けたものである。そして、ＴＦＴ１３０は、図１８に示すように、ゲート電極１３１の上に、ゲート絶縁膜１３２、ａ−Ｓｉ（アモルファスシリコン）層１３３、保護膜１３４をそれぞれ積層し、ａ−Ｓｉ層１３３の左側にソース電極１３５、ａ−Ｓｉ層１３３の右側にドレイン電極１３６を配置したものである。なお、ｎ型の不純物を適量含んだｎ＋型ａ−Ｓｉ層１３７は、ａ−Ｓｉ層１３３とソース電極１３５又はドレイン電極１３６とのオーミックコンタクトを良好にするために設けられている。

また、ゲート絶縁膜１３２の上には、有機ＥＬ素子１２０を駆動するための駆動用配線の１つである信号線１５１が配線されている。そして、ＴＦＴ１３０及び信号線１５１の上には、絶縁保護膜１６１と絶縁平坦化膜１６２とによって構成される絶縁膜１６０が積層されており、絶縁平坦化膜１６２の表面は、凹凸のない平坦面となっている。なお、駆動用配線には、信号線１５１の他にも、図１７に示すような走査線１５２及び電源線１５３があるが、これらの駆動用配線は、絶縁膜１６０内に配線されている。

さらにまた、図１８に示す絶縁平坦化膜１６２の上には、有機ＥＬ素子１２０が配列されている。この有機ＥＬ素子１２０は、アノード電極１２１とカソード電極１２２との間に有機物層１２３を配置したものである。そして、アノード電極１２１は、絶縁膜１６０に開口した接続孔（図示せず）を介してＴＦＴ１３０と接続されている。なお、有機物層１２３は、注入された電子と正孔との再結合によって発光する有機物からなっている。

さらに、カソード電極１２２は、透明電極である。そのため、有機物層１２３が発する光は、アノード電極１２１の周囲を覆う開口規定絶縁膜１２４から露出した中央部から取り出される。すなわち、図１７及び図１８に示す有機ＥＬディスプレイ１１０は、基板１１１と反対側から光を取り出すトップエミッション方式のものとなっている。

ところで、トップエミッション方式の有機ＥＬディスプレイ１１０の場合には、上記したように、カソード電極１２２として、有機物層１２３が発する光を取り出せる透明電極が使用されることとなるが、光透過率の高い導電性材料は、抵抗値が高い。一方、基板１１１側のアノード電極１２１には、反射率が高い金属等が用いられている。そのため、アノード電極１２１の周囲には、補助配線１５４が配線され、カソード電極１２２と接続することにより、カソード電極１２２の低抵抗化を図っている。

この補助配線１５４は、図１８に示すように、アノード電極１２１と同一層に設けられており、マトリックス状に配列された有機ＥＬ素子１２０の各列ごとに配線された信号線１５１と上下に重なり合っている。また、図１７に示すように、補助配線１５４は、有機ＥＬ素子１２０の各行ごとに配線された走査線１５２及び電源線１５３とも重なり合っている。そして、補助配線１５４と信号線１５１、走査線１５２、及び電源線１５３とは、絶縁膜１６０（図１８参照）によって絶縁されている。さらに、信号線１５１は、走査線１５２及び電源線１５３と交差する位置で、それぞれ上下に重なり合っているが、信号線１５１と走査線１５２及び電源線１５３とは、絶縁膜１６０によって絶縁されている。

しかしながら、製造工程で異物が混入等すると、その異物によってショートが発生し、歩留りが低下してしまう。すなわち、ＴＦＴ１３０の作製工程上のエッチングミス等によって同層間のショートが発生したり、ダスト等が原因で異層間のショートが発生したりして、配線間のショートが起こった場合には、点欠陥や、有機ＥＬ素子１２０の横一列又は縦一列のすべてが線欠陥となり、歩留りが悪くなる。この場合、補助配線１５４の配線幅を狭くしたり、設置面積を小さくしたりすることによって信号線１５１等と重ならないようにすることも考えられるが、そのようにすると、補助配線１５４の電圧降下を招き、クロストークを発生させるため、困難である。また、図１７に示すようにレイアウトされた信号線１５１は、走査線１５２及び電源線１５３と交差する。

そこで、ショートが発生した場合には、その修復作業を行うことができるようにしたマトリックス型配線基板が知られている。すなわち、ゲートライン上に交差するドレインラインを覆う層間絶縁膜に対し、両ラインの交点を挟むように予め一対の開口部を形成し、この開口部において、ドレインラインを露出させておく。そして、層間絶縁膜の欠陥により、両ラインの交点でショートが発生し、それを検査工程において検知した場合は、そのショート部分を挟む一対の開口部のそれぞれ内側（ショート側）の層間絶縁膜を破壊し、その下のドレインラインを切断する。その後、一対の開口部を介して、ショート部分を迂回するようにバイパスラインを形成し、切断したドレインラインを再び接続するようにした技術である（例えば、特許文献１参照）。
特開２０００−２４１８３３号公報

しかし、上記した特許文献１の技術は、ショートが発生する可能性のある交点の両側に予め一対の開口部を形成しておくだけであり、ショートが発生した後に、バイパスラインを形成するようにしている。そのため、新たにバイパスラインの形成工程が必要となり、ショートが発生した場合の修復作業には、手間と時間がかかるものであった。

したがって、本発明が解決しようとする課題は、新たにバイパスラインを形成することなく、補助配線、信号線、走査線、又は電源線等の各種の配線において、同層間のショートや異層間のショートが発生した際に、そのショート部分を簡単かつ迅速に修復できるようにすることである。

本発明は、以下の解決手段によって、上述の課題を解決する。
本発明の請求項１に記載の発明は、基板上に設けられた駆動手段と、前記基板上に積層された絶縁膜と、前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層として有機物層が配置された有機エレクトロルミネッセンス素子からなる発光素子とを備え、前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置であって、前記発光素子を発光させるために必要な第１配線と、前記絶縁膜を介して前記第１配線の下層に設けられ、前記発光素子を発光させるために必要な第２配線とを備え、前記第１配線の中の１つは、前記発光素子の電源線であり、前記電源線は、前記電源線及び前記電源線に近接配置された他の前記第１配線と前記第２配線とが交差する位置で、スリットによって複数に枝分かれしているアクティブマトリックス型表示装置である。

（作用）
上記の請求項１に記載の発明は、発光素子を発光させるために必要な第１配線と、絶縁膜を介して第１配線の下層に設けられ、発光素子を発光させるために必要な第２配線とを備えている。そして、第１配線の中の１つとしての電源線が、電源線及び電源線に近接配置された他の第１配線と第２配線とが交差する位置で、スリットによって複数に枝分かれしている。そのため、電源線と第２配線とがショートした場合だけでなく、第２配線上で、電源線とこの電源線に近接配置された他の第１配線とが同層間ショートしていた場合にも、ショート部分の両側で電源線を切断できる。

上記の発明によれば、第１配線と第２配線とが交差する位置では、第１配線がスリットによって複数に枝分かれしているので、予めバイパスラインが形成された状態となっている。そのため、製造工程での異物の混入等によってショートが発生した場合には、ショートを回避してバイパスラインを経由させることにより、そのショート部分を簡単かつ迅速に修復できる。その結果、アクティブマトリックス型表示装置における歩留りの向上を図ることができる。

以下、図面等を参照して、本発明の各実施形態について説明する。
図１は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０を示す平面図である。
また、図２は、図１に示す有機ＥＬディスプレイ１０の等価回路図である。
図１に示すように、有機ＥＬディスプレイ１０は、アノード電極２１（本発明における下部電極に相当するもの）、カソード電極２２（本発明における上部電極に相当するもの）、及び有機物層２３（本発明における発光層に相当するもの）によって構成される有機ＥＬ素子２０を備えている。なお、カソード電極２２は、透明電極となっている。

この有機ＥＬ素子２０は、図２に示す本発明の駆動手段であるＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）やキャパシタ４０によって駆動される。すなわち、有機ＥＬディスプレイ１０は、例えば、カソード電極２２がＧＮＤ（グラウンド）に接続された有機ＥＬ素子２０と、ソース電極３５ａが有機ＥＬ素子２０のアノード電極２１に接続され、ドレイン電極３６ａが正電位（Ｖｃｃ）の電源線５３に接続されたＴＦＴ３０ａと、ソース電極３５ｂがＴＦＴ３０ａのゲート電極３１ａに、ゲート電極３１ｂが走査線５２に、ドレイン電極３６ｂが信号線５１にそれぞれ接続されたＴＦＴ３０ｂと、ＴＦＴ３０ａのソース電極３５ａとＴＦＴ３０ｂソース電極３５ｂとの間に接続されたキャパシタ４０とを備えている。

このような有機ＥＬディスプレイ１０は、ＴＦＴ３０ａが駆動トランジスタで、ＴＦＴ３０ｂがスイッチングトランジスタとなっている。そして、走査線５２に書込み信号を印加し、ＴＦＴ３０ｂのゲート電極３１ｂの電位を制御すると、信号線５１の信号電圧がＴＦＴ３０ａのゲート電極３１ａに印加される。この際、ゲート電極３１ａの電位は、次に走査線５２に書込み信号が印加されるまでの間、キャパシタ４０によって安定的に保持される。すると、この間は、ＴＦＴ３０ａのゲート電極３１ａとソース電極３５ａとの間の電圧に応じた電流が有機ＥＬ素子２０に流れ、有機ＥＬ素子２０は、この電流値に応じた輝度で発光し続けることとなる。

このように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０に流れる電流値をコントロールして発光させている。また、電源線５３をパルス駆動することによって各有機ＥＬ素子２０を駆動しているので、電源線５３が共通ではなく、マトリックス状に配列された有機ＥＬ素子２０の各行で別々のパルスが入力されるようになっている。そして、回路動作が正確に行われれば、有機ＥＬ素子２０の発光時の電圧に、ＴＦＴ３０ａ（駆動トランジスタ）の特性バラツキである閾値電圧や、移動度の補正項が含まれ、有機ＥＬ素子２０の電流−電圧特性に影響を受ける項が含まれなくなるため、有機ＥＬ素子２０の経時劣化やＴＦＴ３０ａの特性のバラツキを抑制することが可能となっている。

ここで、有機ＥＬ素子２０から発生した光は、図１に示す開口規定絶縁膜２４の露出部分（中央部）から取り出される。すなわち、開口規定絶縁膜２４は、アノード電極２１及び有機物層２３の周囲に設けられたものであり、中央部が開口している。そのため、有機ＥＬ素子２０の発生光は、開口規定絶縁膜２４の露出した中央部で、透明なカソード電極２２を通って外部に出る。なお、開口規定絶縁膜２４内には、カソード電極２２の電気抵抗を調整するための補助配線２４（本発明における第１配線に相当するもの）が配線されている。

図３は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０の配線構造を示す平面図である。
また、図４は、図３に示す有機ＥＬディスプレイ１０における行方向（図３では、横方向）の断面図である。
図３に示すように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０がＭ行×Ｎ列（図３では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。

ここで、有機ＥＬディスプレイ１０は、基板１１（図４参照）の上に、有機ＥＬ素子２０を駆動するＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）が有機ＥＬ素子２０ごとにそれぞれ設けられたアクティブマトリックス型表示装置である。なお、基板１１の上には、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）の他、キャパシタ４０等も設けられている。

このＴＦＴ３０は、図４に示すように、ゲート電極３１の上に、ゲート絶縁膜３２（本発明における絶縁膜に相当するもの）、ａ−Ｓｉ層３３、保護膜３４をそれぞれ積層し、ａ−Ｓｉ層３３の左側にソース電極３５、ａ−Ｓｉ層３３の右側にドレイン電極３６を配置したものである。なお、ｎ型の不純物を適量含んだｎ＋型ａ−Ｓｉ層３７は、ａ−Ｓｉ層３３とソース電極３５又はドレイン電極３６とのオーミックコンタクトを良好にするために設けられている。

このようなＴＦＴ３０を製造するには、最初に、ガラス等の基板１１の上に、Ｍｏ（モリブデン）等の導電性材料によってゲート電極３１を形成する。次に、基板１１及びゲート電極３１の上を覆うようにして、ゲート絶縁膜３２を製膜する。そして、ゲート電極３１の上方のゲート絶縁膜３２の上に、ａ−Ｓｉ層３３を形成し、その中央部（ゲート電極３１の上方）に、保護膜３４を形成するとともに、その両側に、ｎ＋型ａ−Ｓｉ層３７を形成する。その後、ゲート絶縁膜３２及びｎ＋型ａ−Ｓｉ層３７の上に、Ａｌ（アルミニウム）等の金属材料を形成してパターニングし、ソース電極３５及びドレイン電極３６とする。

また、ゲート絶縁膜３２の上には、有機ＥＬ素子２０を駆動するための駆動用配線の１つである信号線５１（本発明における第１配線に相当するもの）が配線されている。この駆動用配線としては、信号線５１の他にも、図３に示すような走査線５２（本発明における第１配線に相当するもの）及び電源線５３（本発明における第１配線に相当するもの）があり、これらの駆動用配線は、絶縁膜６０内にパターニング形成され、相互に絶縁されている。すなわち、ＴＦＴ３０や信号線５１等の周囲には、絶縁保護膜６１が積層され、この絶縁保護膜６１の上に絶縁平坦化膜６２が積層されて絶縁膜６０が構成されている。なお、絶縁平坦化膜６２は、絶縁膜６０の表面を凹凸のない平坦面とするためのものである。

さらにまた、絶縁平坦化膜６２の上には、有機ＥＬ素子２０が配列されている。この有機ＥＬ素子２０は、アノード電極２１とカソード電極２２との間に有機物層２３を配置したものである。そして、アノード電極２１は、絶縁膜６０に開口した接続孔６３（図１参照）を介してＴＦＴ３０と接続されており、有機物層２３は、注入された電子と正孔との再結合によって発光する有機物からなっている。

この有機物層２３が発する光は、アノード電極２１の周囲を覆う開口規定絶縁膜２４から露出した中央部から取り出される。すなわち、アノード電極２１に反射率が高い金属等が用いられる一方、カソード電極２２は、光透過率の高い導電性材料の透明電極となっている。そのため、有機物層２３が発する光は、基板１１と反対側から取り出されることとなる。そして、このようなトップエミッション方式の有機ＥＬディスプレイ１０は、有機ＥＬ素子２０の開口率を確保する上で有効なものとなっている。

ここで、カソード電極２２を構成する光透過率の高い導電性材料は、抵抗値が高いものである。そのため、カソード電極２２の電気抵抗を調整し、カソード電極２２の低抵抗化を図るため、カソード電極２２には、補助配線５４が接続されている。この補助配線５４は、アノード電極２１の周囲に配線されており、カソード電極２２と同電位で、例えば、ＧＮＤ（図２参照）に接地される。

また、図３に示すように、有機ＥＬディスプレイ１０は、マトリックス状に配列された有機ＥＬ素子２０の各列ごとに信号線５１が配線され、有機ＥＬ素子２０の各行（各行の上方）ごとに走査線５２が配線され、有機ＥＬ素子２０の各行（各行の下方）ごとに電源線５３が配線されている。そして、信号線５１、走査線５２、及び電源線５３は、アノード電極２１（図４参照）と同一層に設けられた補助配線５４の下層に配線されている。そのため、信号線５１、走査線５２、電源線５３、及び補助配線５４は、相互に、上下に重なり合う部分が存在する。さらにまた、信号線５１は、走査線５２及び電源線５３と交差する部分が存在する。

このように配線された信号線５１、走査線５２、電源線５３、及び補助配線５４は、例えば、交差部Ａにおいて、２本の信号線５１と走査線５２とが重なり合っている。すなわち、有機ＥＬ素子２０の各列ごとに配線された隣接する２本の信号線５１と、有機ＥＬ素子２０の各行ごとに配線された走査線５２とが直交し、２本の信号線５１が走査線５２の下を通っている（各信号線５１が走査線５２と交差する位置で分断され、分断された各信号線５１同士は、後述する信号接続線５１ａ（図示せず）で接続されており、信号接続線５１ａが走査線５２の下層に配線されている）。そのため、交差部Ａ（信号接続線５１ａと走査線５２との交差部）では、両者間（信号線５１と走査線５２との間）の電位差によってショートが発生しやすい状況にある。

また、交差部Ｂにおいては、２本の信号線５１と電源線５３とが重なり合っている。すなわち、有機ＥＬ素子２０の各列ごとに配線された隣接する２本の信号線５１と、有機ＥＬ素子２０の各行ごとに配線された電源線５３とが直交し、２本の信号線５１が電源線５３の下を通っている（各信号線５１が電源線５３と交差する位置で分断され、分断された各信号線５１同士は、後述する信号接続線５１ｂ（図示せず）で接続されており、信号接続線５１ｂが走査線５２の下層に配線されている）。そのため、交差部Ｂ（信号接続線５１ｂと電源線５３との交差部）でも、両者間（信号線５１と電源線５３との間）の電位差によってショートが発生しやすい状況にある。

特に、有機ＥＬディスプレイ１０が大型化すると、ショートの発生頻度が増加して歩留まりが低下するので、ショートした場所を修正するレーザリペア工程が必須となる。すなわち、有機ＥＬディスプレイ１０の生産工程において、ショートを検出するための光学式検査を行う検査工程を設け、検出されたショート部分を表面からのレーザ照射によって修正する工程を設けている。

そこで、第１実施形態の有機ＥＬディスプレイ１０は、図３に示すように、信号線５１と走査線５２とが重なり合う位置（交差部Ａ）では、走査線５２を２つに枝分かれさせている。また、信号線５１と電源線５３とが重なり合う位置（交差部Ｂ）では、電源線５３を３つに枝分かれさせている。なお、信号線５１は、補助配線５４と上下に重なり合う部分がほとんどなくなるように、内側に迂回して配線されている。

図５は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０における信号線５１と走査線５２との交差部Ａ（図３に示す交差部Ａ）を示す平面図である。
図５に示すように、交差部Ａでは、２本の信号線５１が走査線５２と交差する位置で分断され、分断された各信号線５１同士は、それぞれ信号接続線５１ａ（本発明における第２配線に相当するもの）で接続されており、各信号接続線５１ａと走査線５２とが上下に直交し、２本の信号接続線５１ａが走査線５２の下を通っている。また、走査線５２は、２つに枝分かれしているので、各信号接続線５１ａと重なり合う部分の走査線５２は、本配線５２ａと、本配線５２ａから枝分かれした冗長配線５２ｂとの２本になり、予めバイパスラインが形成された状態となっている。

ここで、図５（ａ）に示すように、左側の信号線５１の信号接続線５１ａと、走査線５２の本配線５２ａとがショート（第１配線に相当する上層の走査線５２と、ゲート絶縁膜３２（図４参照）を介して走査線５２の下層に設けられた信号接続線５１ａとが異層間ショート）していた場合には、図５（ｂ）に示すように、ショート部分の両側で本配線５２ａを切断すれば良い。すると、本配線５２ａが機能しなくなるが、ショート部分を回避した冗長配線５２ｂがバイパスラインとなるので、ショートが修復されたこととなる。なお、信号線５１の信号接続線５１ａと、走査線５２の冗長配線５２ｂとがショートした場合には、本配線５２ａがバイパスラインとなる。

図６は、本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイ１０における信号線５１と電源線５３との交差部Ｂ（図３に示す交差部Ｂ）を示す平面図である。
図６に示すように、交差部Ｂでは、２本の信号線５１が電源線５３と交差する位置で分断され、分断された各信号線５１同士は、それぞれ信号接続線５１ｂ（本発明における第２配線に相当するもの）で接続されており、各信号接続線５１ｂと電源線５３とが上下に直交し、２本の信号接続線５１ｂが電源線５３の下を通っている。また、電源線５３は、スリット５３ａ及びスリット５３ｂによって３つに枝分かれしているので、各信号接続線５１ｂと重なり合う部分の電源線５３は、３本になり、予めバイパスラインが形成された状態となっている。

ここで、図６（ａ）に示すように、左側の信号線５１の信号接続線５１ｂと、電源線５３のスリット５３ａの上の部分とがショート（第１配線に相当する上層の電源線５３と、ゲート絶縁膜３２（図４参照）を介して電源線５３の下層に設けられた信号接続線５１ｂとが異層間ショート）していた場合には、図６（ｂ）に示すように、ショート部分の両側で電源線５３を切断すれば良い。すると、スリット５３ａの上の部分では、電源線５３が機能しなくなるが、ショート部分を回避したスリット５３ａとスリット５３ｂとの間の部分やスリット５３ｂの下の部分がバイパスラインとなるので、ショートが修復されたこととなる。

このように、第１実施形態の有機ＥＬディスプレイ１０は、信号線５１の信号接続線５１ａと走査線５２とが交差する位置（交差部Ａ）では、走査線５２が２つに枝分かれしており、信号線５１の信号接続線５１ｂと電源線５３とが交差する位置（交差部Ｂ）では、電源線５３が３つに枝分かれしている。そのため、予めバイパスラインが形成された状態となっている。したがって、製造工程での異物の混入等によってショート（異層間ショート）が発生した場合には、ショートを回避してバイパスラインを経由させることにより、そのショート部分を簡単かつ迅速に修復できるので、歩留りが改善される。

図７は、本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイ７０の配線構造を示す平面図である。
図７に示すように、有機ＥＬディスプレイ７０は、有機ＥＬ素子（図示せず）がＭ行×Ｎ列（図７では、図面の簡略化のため、２行×４列）のマトリックス状に配列されたものである。

ここで、有機ＥＬディスプレイ７０は、マトリックス状に配列された有機ＥＬ素子の各列ごとに信号線７１（本発明における第１配線に相当するもの）が配線され、有機ＥＬ素子の各行（各行の下方）ごとに走査線７２（本発明における第１配線に相当するもの）が配線され、有機ＥＬ素子の各行（各行の上方）ごとに電源線７３（本発明における第１配線に相当するもの）が配線されている。そのため、信号線７１は、走査線７２及び電源線７３と交差する部分が存在する。また、走査線７２と電源線７３とが近接して存在する。

このように配線された信号線７１、走査線７２、及び電源線７３は、例えば、交差部Ｃにおいて、信号線７１と走査線７２及び電源線７３とが重なり合っている。すなわち、有機ＥＬ素子の各列ごとに配線された信号線７１と、有機ＥＬ素子の各行ごとに配線された走査線７２及び電源線７３とが直交し、信号線７１が走査線７２及び電源線７３の下を通っている（信号線７１が走査線７２及び電源線７３と交差する位置で分断され、分断された信号線７１同士は、信号接続線７１ａ（本発明における第２配線に相当するもの）で接続されており、信号接続線７１ａが走査線７２及び電源線７３の下層に配線されている）。そのため、交差部Ｃでは、図７に示すように、信号線７１と電源線７３との間でショート（分断された信号線７１の端部と電源線７３の側部との間の同層間ショート）が発生することがある。

また、交差部Ｄにおいては、走査線７２と電源線７３とが近接している。すなわち、有機ＥＬ素子の各行（各行の下方）ごとに配線された走査線７２と、有機ＥＬ素子の各行（各行の上方）ごとに配線された電源線７３とが狭い間隔で同層に平行して配線されており、信号線７１の信号接続線７１ａが走査線７２及び電源線７３の下層に配線されている。そのため、交差部Ｄでは、図７に示すように、走査線７２と電源線７３との間でショート（走査線７２の側部と電源線７３の側部との間の同層間ショート）が発生することがある。

そこで、第２実施形態の有機ＥＬディスプレイ７０は、図７に示すように、信号線７１の信号接続線７１ａと走査線７２及び電源線７３とが重なり合う位置（交差部Ｃ及び交差部Ｄ）で、電源線７３を長方形状のスリット７３ａ及びスリット７３ｂによって３つに枝分かれさせ、有機ＥＬディスプレイ７０の生産工程（検査工程）で、エッチングミス等によるショートが検出された場合には、検出されたショート部分を表面からのレーザ照射によって切断し、ショートを修復して線欠陥等を防止する（交差部Ｃ及び交差部Ｄの太線部分）。

図８は、本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイ７０における信号線７１と電源線７３との交差部Ｃ（図７に示す交差部Ｃ）のショート修復前の状態を示す平面図である。
図９は、本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイ７０における信号線７１と走査線７２及び電源線７３との交差部Ｃ及び交差部Ｄ（図７に示す交差部Ｃ及び交差部Ｄ）のショート修復後の状態を示す平面図である。
図８及び図９に示すように、交差部Ｃ及び交差部Ｄでは、信号線７１が走査線７２及び電源線７３と交差する位置で分断され、分断された信号線７１同士は、信号接続線７１ａで接続されており、信号接続線７１ａと走査線７２及び電源線７３とが上下に直交し、信号接続線７１ａが走査線７２及び電源線７３の下を通っている。また、電源線７３は、長方形状のスリット７３ａ及びスリット７３ｂによって３つに枝分かれしているので、信号接続線７１ａと重なり合う部分の電源線７３は、３本になり、予めバイパスラインが形成された状態となっている。

ここで、図８（ａ）に示す交差部Ｃのように、第２配線に相当する信号接続線７１ａ上で、第１配線に相当する信号線７１と電源線７３のスリット７３ｂの下の部分とがショート（分断された信号線７１の端部と電源線７３の側部との間が同層間ショート）することがある。すなわち、図８（ｂ）に示すように、ゲート絶縁膜３２上の同層に形成される信号線７１と電源線７３とは、一定の間隔（隙間）を持って配線されるが、その隙間に異物が混入等すると、同層間ショートが発生する。なお、このような同層間ショートは、図８（ｂ）から明らかなように、信号線７１と走査線７２との間、走査線７２と電源線７３との間でも発生し得る。一方、ゲート絶縁膜３２に異物が混入等すると、上層の走査線７２又は電源線７３（この場合、第１配線に相当）と下層の信号接続線７１ａ（この場合、第２配線に相当）との間で、ゲート絶縁膜３２を介した異層間ショートが発生し得る。さらにまた、補助配線５４が配線されている場合には、絶縁膜６０に異物が混入等すると、上層の補助配線５４（この場合、第１配線に相当）と下層の信号線７１、走査線７２、又は電源線７３（この場合、第２配線に相当）との間で、絶縁膜６０を介した異層間ショートが発生し得る。

このように、有機ＥＬディスプレイ７０において、同層間ショートや異層間ショートが発生することがあるが、図８に示す交差部Ｃのように、信号線７１と電源線７３とが同層間ショートしていた場合には、図９（ａ）に示すように、ショート部分の両側で電源線７３を切断すれば良い。すると、スリット７３ｂの下の部分では、電源線７３が機能しなくなるが、ショート部分を回避したスリット７３ａとスリット７３ｂとの間の部分やスリット７３ａの上の部分がバイパスラインとなるので、同層間ショートが修復されたこととなる。

また、図９（ｂ）に示す交差部Ｄのように、信号接続線７１ａ上で、走査線７２と電源線７３のスリット７３ａの上の部分とが同層間ショートしていた場合には、ショート部分の両側で電源線７３を切断すれば良い。すると、スリット７３ａの上の部分では、電源線７３が機能しなくなるが、ショート部分を回避したスリット７３ａとスリット７３ｂとの間の部分やスリット７３ｂの下の部分がバイパスラインとなるので、同層間ショートが修復されたこととなる。

ところで、有機ＥＬ素子のような電流発光素子においては、有機ＥＬ素子に電流を流す必要があるため、電源線７３に、発光に必要な電流が流れる。そのため、電源から遠ざかるにつれて徐々に電源の電圧降下が発生する。このような場合、電圧が低くなるにつれて輝度が徐々に減少するシェーディングが発生してしまう。また、シェーディング以外に、クロストークの発生もある。

図１０は、図９に示す有機ＥＬディスプレイ７０における輝度減少を示すグラフである。
図１０に示すように、有機ＥＬディスプレイ７０の電源に近い左端部側の電圧ＶＬに対して、電源から遠い右端部側の電圧ＶＲが低くなっている。そのため、有機ＥＬディスプレイ７０の左端部側から右端部側になるにつれて輝度が徐々に減少するシェーディングが発生する。

また、黒表示窓の画像を映した場合、右端部側で同じ輝度の白を表示しているつもりでも、一部に黒を表示したラインと全部に白を表示したラインとでは、電圧降下が異なる（一部黒の電圧ＶＢ、全部白の電圧ＶＷ）ので、電圧降下が激しい全部白のラインの輝度が減少するクロストークが発生する。

したがって、有機ＥＬ素子のような電流発光素子の電源線７３（図７参照）は、シェーディングやクロストークの発生（電圧降下）を防止するため、抵抗を低くしておく必要がある。一方、ショートの修復のために、図７に示すようなスリット７３ａ及びスリット７３ｂを形成すると、電源線７３が高抵抗化してしまう。そのため、シェーディングやクロストークの発生の防止とスリット７３ａ及びスリット７３ｂの形成とは、相反する関係にある。
そこで次に、ショートの簡単かつ迅速な修復を可能としつつ、シェーディングやクロストークの発生を防止できる第３実施形態の有機ＥＬディスプレイ８０について説明する。

図１１は、本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイ８０の配線構造を示す平面図である。
図１１に示すように、有機ＥＬディスプレイ８０は、有機ＥＬ素子（図示せず）がＭ行×Ｎ列（図１１では、図面の簡略化のため、２行×４列）のマトリックス状に配列されたものである。

ここで、有機ＥＬディスプレイ８０は、有機ＥＬ素子の各列ごとに配線された信号線８１（本発明における第１配線に相当するもの）と、有機ＥＬ素子の各行ごとに配線された走査線８２（本発明における第１配線に相当するもの）及び電源線８３（本発明における第１配線に相当するもの）とが直交し、信号線８１が走査線８２及び電源線８３の下を通っている（信号線８１が走査線８２及び電源線８３と交差する位置で分断され、分断された信号線８１同士は、信号接続線８１ａ（本発明における第２配線に相当するもの）で接続されており、信号接続線８１ａが走査線８２及び電源線８３の下層に配線されている）。そのため、交差部Ｅでは、図１１に示すように、信号線８１と電源線８３との間でショート（分断された信号線８１の端部と電源線８３の側部との間の同層間ショート）が発生することがある。

また、交差部Ｆにおいては、有機ＥＬ素子の各行（各行の下方）ごとに配線された走査線８２と、有機ＥＬ素子の各行（各行の上方）ごとに配線された電源線８３とが狭い間隔で同層に平行して配線されており、信号線８１の信号接続線８１ａが走査線８２及び電源線８３の下層に配線されている。そのため、交差部Ｆでは、図１１に示すように、走査線８２と電源線８３との間でショート（走査線８２の側部と電源線８３の側部との間の同層間ショート）が発生することがある。

そこで、第３実施形態の有機ＥＬディスプレイ８０は、図１１に示すように、信号線８１の信号接続線８１ａと走査線８２及び電源線８３とが重なり合う位置（交差部Ｅ及び交差部Ｆ）で、電源線８３をスリット８３ａ及びスリット８３ｂによって３つに枝分かれさせ、有機ＥＬディスプレイ８０の生産工程（検査工程）で、エッチングミス等によるショートが検出された場合には、検出されたショート部分を表面からのレーザ照射によって切断し、ショートを修復して線欠陥等を防止する（交差部Ｅ及び交差部Ｆの太線部分）。なお、第３実施形態の有機ＥＬディスプレイ８０における電源線８３のスリット８３ａ及びスリット８３ｂは、図７〜図９に示す第２実施形態の有機ＥＬディスプレイ７０における電源線７３の長方形状のスリット７３ａ及びスリット７３ｂと異なり、信号接続線８１ａとの交差部よりも端部側が広く形成されている。

図１２は、本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイ８０における信号線８１と走査線８２及び電源線８３との交差部Ｅ及び交差部Ｆ（図１１に示す交差部Ｅ及び交差部Ｆ）のスリット８３ａ及びスリット８３ｂを示す平面図である。
図１２に示すように、交差部Ｅ及び交差部Ｆでは、電源線８３がスリット８３ａ及びスリット８３ｂによって３つに枝分かれしており、信号線８１の信号接続線８１ａと重なり合う部分では、電源線８３が３本になり、予めバイパスラインが形成された状態となっている。

ここで、図１２（ａ）に示す交差部Ｅのように、第２配線に相当する信号接続線８１ａ上で、第１配線に相当する信号線８１と電源線８３のスリット８３ｂの下の部分とがショート（分断された信号線８１の端部と電源線８３の側部との間が同層間ショート）していた場合には、ショート部分の両側で電源線８３を切断する。すると、スリット８３ｂの下の部分では、電源線８３が機能しなくなるが、ショート部分を回避したスリット８３ａとスリット８３ｂとの間の部分やスリット８３ａの上の部分がバイパスラインとなるので、同層間ショートが修復されたこととなる。

また、図１２（ｂ）に示す交差部Ｆのように、信号接続線８１ａ上で、走査線８２と電源線８３のスリット８３ａの上の部分とが同層間ショートしていた場合には、ショート部分の両側で電源線８３を切断する。すると、スリット８３ａの上の部分では、電源線８３が機能しなくなるが、ショート部分を回避したスリット８３ａとスリット８３ｂとの間の部分やスリット８３ｂの下の部分がバイパスラインとなるので、同層間ショートが修復されたこととなる。

この場合、電源線８３の切断は、レーザーカットによって行うが、スリット８３ａ及びスリット８３ｂは、信号接続線８１ａとの交差部よりも端部側が広く形成されている。すなわち、レーザーカットを行う端部側が広く開口しているので、ショートの修復（レーザーカット）が容易なものとなっている。なお、スリット８３ａ及びスリット８３ｂの端部側のスリット幅は、レーザーカットに必要な最小線間幅にすれば良いが、３μｍ（レーザー装置等に依存）〜１００μｍ（画素の大きさ等に依存）程度が適当であり、第３実施形態の有機ＥＬディスプレイ８０では、６μｍとしている。

一方、スリット８３ａ及びスリット８３ｂの信号接続線８１ａとの交差部は、端部側よりもスリット幅が狭く、最小線間幅となっている。具体的には、１μｍ（パターニング装置等に依存）〜９８μｍ（露光装置等に依存）程度で、端部側よりも狭く形成されており、第３実施形態の有機ＥＬディスプレイ８０では、３．５μｍとしている。

このように、スリット８３ａ及びスリット８３ｂの端部側を広く形成するのは、ショートの簡単かつ迅速な修復を可能としつつ、シェーディングやクロストークの発生を防止するためである。すなわち、スリット８３ａ及びスリット８３ｂを形成すると、電源線８３が高抵抗化してしまうが、ショートの修復（レーザーカット）に必要な端部側を広く形成し、信号接続線８１ａとの交差部のスリット幅を狭くすることにより、電源線８３の高抵抗化を最小限のものとしている。そのため、電源から遠ざかるにつれて発生する電圧降下が抑制されることとなり、シェーディングやクロストークの問題が解決される。その結果、高歩留まりを実現でき、有機ＥＬディスプレイ８０の画質が良好なものとなる。

図１３は、本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイ８０における信号線８１と走査線８２及び電源線８３との交差部Ｅ及び交差部Ｆ（図１１に示す交差部Ｅ及び交差部Ｆ）の他の形状のスリット８３ｃ（スリット８３ｄ）及びスリット８３ｅ（スリット８３ｆ）を示す平面図である。
図１３に示すように、交差部Ｅ及び交差部Ｆでは、電源線８３がスリット８３ｃ（スリット８３ｄ）及びスリット８３ｅ（スリット８３ｆ）によって３つに枝分かれしており、電源線８３が３本になって予めバイパスラインが形成された状態となっている。

ここで、図１３（ａ）に示すように、スリット８３ｃ（スリット８３ｄ）は、信号接続線８１ａとの交差部よりも端部側が広く形成されているが、図１１及び図１２に示すスリット８３ａ（スリット８３ｂ）と異なり、端部側が円形となっている。このようなスリット８３ｃ（スリット８３ｄ）であっても、同層間ショート部分の両側で電源線８３を簡単に切断（レーザーカット）できるし、信号接続線８１ａとの交差部のスリット幅が狭いので、電圧降下が抑制され、シェーディングやクロストークの発生を防止できる。

また、図１３（ｂ）に示すように、スリット８３ｅ（スリット８３ｆ）も、信号接続線８１ａとの交差部よりも端部側が広く形成されているが、交差部から端部側に向けて徐々に開口が広がる形状となっている。このようなスリット８３ｅ（スリット８３ｆ）であっても、同層間ショート部分の両側で電源線８３を簡単に切断（レーザーカット）できるし、信号接続線８１ａとの交差部のスリット幅が狭いので、電圧降下が抑制され、シェーディングやクロストークの発生を防止できる。

ところで、配線間のショートは、信号線８１と電源線８３との同層間ショート（交差部Ｅ）や走査線８２と電源線８３との同層間ショート（交差部Ｆ）だけでなく、信号線８１と走査線８２との間で発生することもある。そして、信号線８１と走査線８２との同層間ショートは、そのショート箇所をレーザーカットすると信号線８１又は走査線８２が断線してしまうため、修復が困難となっている。また、信号接続線８１ａと走査線８２とが異層間ショートすることもあるが、この場合も、修復が困難である。
そこで次に、信号線８１と走査線８２との同層間ショートや、信号接続線８１ａと走査線８２との異層間ショートを修復できる第４実施形態の有機ＥＬディスプレイ９０について説明する。

図１４は、本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイ９０の配線構造を示す平面図である。
図１４に示すように、有機ＥＬディスプレイ９０は、有機ＥＬ素子（図示せず）がＭ行×Ｎ列（図１４では、図面の簡略化のため、２行×４列）のマトリックス状に配列されたものである。

ここで、有機ＥＬディスプレイ９０は、有機ＥＬ素子の各列ごとに配線された信号線９１（本発明における第１配線に相当するもの）と、有機ＥＬ素子の各行ごとに配線された走査線９２（本発明における第１配線に相当するもの）及び電源線９３（本発明における第１配線に相当するもの）とが直交し、信号線９１が走査線９２及び電源線９３の下を通っている（信号線９１が走査線９２及び電源線９３と交差する位置で２つに枝分かれした後に分断され、分断された信号線９１同士は、信号接続線９１ａ（本発明における第２配線に相当するもの）及び信号接続線９１ｂ（本発明における第２配線に相当するもの）で接続されており、信号接続線９１ａ及び信号接続線９１ｂが走査線９２及び電源線９３の下層に配線されている）。

このように、第４実施形態の有機ＥＬディスプレイ９０は、信号線９１を２つに枝分かれさせ、それぞれを信号接続線９１ａ及び信号接続線９１ｂで接続しているので、信号線９１が２本（信号接続線９１ａ及び信号接続線９１ｂ）となり、予めバイパスラインが形成された状態となっている。そして、有機ＥＬディスプレイ８０の生産工程（検査工程）で、信号線９１の端部と走査線９２との同層間ショート（交差部Ｇ）や、信号接続線９１ｂと走査線９２（ＴＦＴへの接続線）との同層間ショート（交差部Ｈ）が検出された場合には、検出されたショート部分を表面からのレーザ照射によって切断し、同層間ショートを修復して線欠陥等を防止する（交差部Ｇ及び交差部Ｈの太線部分）。なお、交差部Ｇでは、ゲート絶縁膜３２（図８参照）の上層に形成された配線同士が同層間ショートしており、交差部Ｈでは、ゲート絶縁膜３２の下層に形成された配線同士が同層間ショートしている。

図１５は、本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイ９０における信号線９１と走査線９２との交差部Ｇ及び交差部Ｈ（図１４に示す交差部Ｇ及び交差部Ｈ）の信号接続線９１ａ及び信号接続線９１ｂを示す平面図である。
図１５に示すように、交差部Ｇ及び交差部Ｈでは、信号線９１が２つに枝分かれし、それぞれが信号接続線９１ａ及び信号接続線９１ｂで接続されている。なお、信号線９１及び走査線９２は、ゲート絶縁膜３２（図８参照）の上層に形成され、信号接続線９１ａ及び信号接続線９１ｂは、ゲート絶縁膜３２の下層に形成されたものである。

ここで、図１５に示す交差部Ｇ及び交差部Ｈのように、信号線９１又は信号接続線９１ｂと走査線９２とが同層間ショートしていた場合には、２つに枝分かれした信号線９１の信号接続線９１ｂ側を切断すれば良い。すると、ショート部分の両側で切断された信号接続線９１ｂは機能しなくなるが、信号接続線９１ａがバイパスラインとなるので、同層間ショートが修復されたこととなる。なお、信号接続線９１ａ側が同層間ショートした場合には、信号接続線９１ｂがバイパスラインとなる。

このように、２本化された信号接続線９１ａ及び信号接続線９１ｂにより、エッチングミス等による信号線９１と走査線９２との同層間ショートが修復可能となる。すなわち、図１５（ａ）に示す交差部Ｇでは、ゲート絶縁膜３２（図８参照）の上層に形成された配線同士が同層間ショートしているが、信号接続線９１ｂ側の信号線９１をレーザーカットすることによって修復できる。また、図１５（ｂ）に示す交差部Ｈでは、ゲート絶縁膜３２の下層に形成された配線同士が同層間ショートしているが、この場合も、信号接続線９１ｂ側の信号線９１をレーザーカットすることによって修復できる。

しかも、信号線９１を２つに枝分かれさせているので、信号線９１と信号接続線９１ａ及び信号接続線９１ｂとの接続孔が２箇所存在することとなる。そのため、エッチングミス等によってどちらかの接続孔が開かず、両者の接続ができない場合であっても、もう一方の接続孔を使用して接続することにより、信号線９１の接続不良を回避できる。

図１６は、本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイ９０における信号線９１と走査線９２との交差部Ｇ及び交差部Ｈ（図１４に示す交差部Ｇ及び交差部Ｈ）の他の信号接続線９１ｃ（本発明における第２配線に相当するもの）及び信号接続線９１ｄ（本発明における第２配線に相当するもの）を示す平面図である。
図１６に示すように、交差部Ｇ及び交差部Ｈでは、２つに枝分かれした信号接続線９１ｃ（信号接続線９１ｄ）によって信号線９１が接続されている。

ここで、図１６に示す交差部Ｇのように、信号接続線９１ｄと走査線９２とが異層間ショートしていた場合や、交差部Ｈのように、信号接続線９１ｄと走査線９２（ＴＦＴへの接続線）とが同層間ショートしていた場合には、信号接続線９１ｄ側を切断すれば良い。すると、ショート部分の両側で切断された信号接続線９１ｄは機能しなくなるが、２つに枝分かれしたもう１つの信号接続線９１ｃがバイパスラインとなるので、交差部Ｇの異層間ショートや交差部Ｈの同層間ショートが修復されたこととなる。なお、信号接続線９１ｃ側が異層間ショート又は同層間ショートした場合には、信号接続線９１ｄがバイパスラインとなる。

このように、信号線９１のすべてを２本化せず、２つに枝分かれした信号接続線９１ｃ（信号接続線９１ｄ）を用いることにより、走査線９２及び電源線９３との交差部のみにバイパスラインを形成できる。その結果、有機ＥＬディスプレイ９０内の金属面積の増加が防止され、歩留まりが向上するとともに、他の部品のレイアウトに余裕を与えることが可能となる。

以上、本発明の各実施形態について説明したが、本発明は、上述した実施形態に限定されることなく、例えば、以下のような種々の変形が可能である。
（１）各実施形態では、走査線５２や信号線９１を２つに枝分かれさせ、電源線５３等を３つに枝分かれさせている。しかし、枝分かれさせる数は、これに限られない。

（２）各実施形態では、例えば、信号線５１との交差部において、走査線５２及び電源線５３を枝分かれさせているが、補助配線５４と交差する位置では、信号線５１、走査線５２、電源線５３、又は補助配線５４のいずれか１つ以上を枝分かれさせれば良い。すなわち、交差部の配線状況等に応じたバイパスラインが予め形成されるようにすれば良い。

（３）各実施形態では、有機ＥＬ素子２０（発光素子）が発した光を基板１１と反対側から取り出すようにしたトップエミッション方式について説明しているが、有機ＥＬ素子２０（発光素子）が発した光を基板１１と同じ側から取り出すようにしたボトムゲート方式にも適用できる。

（４）各実施形態では、例えば、ＴＦＴ３０（ＴＦＴ３０ａ，ＴＦＴ３０ｂ）にａ−Ｓｉ（アモルファスシリコン）層３３を用いているが、低温Ｐｏｌｙ−Ｓｉ（低温ポリシリコン）や酸化物半導体等を用いても良い。また、各実施形態では、発光素子に有機ＥＬ素子（有機エレクトロルミネッセンス素子）２０を用いているが、無機エレクトロルミネッセンス素子や発光ダイオード等、上部電極と下部電極との間に発光層を形成することができる発光素子であれば広く適用できる。

本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイを示す平面図である。 図１に示す有機ＥＬディスプレイの等価回路図である。 本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。 図３に示す有機ＥＬディスプレイにおける行方向（図３では、横方向）の断面図である。 本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイにおける信号線と走査線との交差部を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第１実施形態の有機ＥＬディスプレイにおける信号線と電源線との交差部を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイにおける信号線と電源線との交差部のショート修復前の状態を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第２実施形態の有機ＥＬディスプレイにおける信号線と走査線及び電源線との交差部のショート修復後の状態を示す平面図である。 図９に示す有機ＥＬディスプレイにおける輝度減少を示すグラフである。 本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイにおける信号線と走査線及び電源線との交差部のスリットを示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第３実施形態の有機ＥＬディスプレイにおける信号線と走査線及び電源線との交差部の他の形状のスリットを示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイの配線構造を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイにおける信号線と走査線との交差部の信号接続線を示す平面図である。 本発明のアクティブマトリックス型表示装置の一例として、第４実施形態の有機ＥＬディスプレイにおける信号線と走査線との交差部の他の信号接続線を示す平面図である。 有機ＥＬディスプレイの配線構造の参考例を示す平面図である。 図１７に示す有機ＥＬディスプレイにおける行方向（図１７では、横方向）の断面図である。

符号の説明

１０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
１１ 基板
２０ 有機ＥＬ素子（発光素子）
２１ アノード電極（下部電極）
２２ カソード電極（上部電極）
２３ 有機物層
３０，３０ａ，３０ｂ ＴＦＴ（駆動手段）
３２ ゲート絶縁膜（絶縁膜）
５１ 信号線（第１配線）
５１ａ，５１ｂ 信号接続線（第２配線）
５２ 走査線（第１配線）
５２ａ 本配線
５２ｂ 冗長配線（バイパスライン）
５３ 電源線（第１配線）
５３ａ，５３ｂ スリット
５４ 補助配線（第１配線）
６０ 絶縁膜
７０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
７１ 信号線（第１配線）
７１ａ 信号接続線（第２配線）
７２ 走査線（第１配線）
７３ 電源線（第１配線）
７３ａ，７３ｂ スリット
８０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
８１ 信号線（第１配線）
８１ａ 信号接続線（第２配線）
８２ 走査線（第１配線）
８３ 電源線（第１配線）
８３ａ，８３ｂ，８３ｃ，８３ｄ，８３ｅ，８３ｆ スリット
９０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
９１ 信号線（第１配線）
９１ａ，９１ｂ，９１ｃ，９１ｄ 信号接続線（第２配線，バイパスライン）
９２ 走査線（第１配線）
９３ 電源線（第１配線）
９３ａ，９３ｂ スリット

Claims (4)

1. 基板上に設けられた駆動手段と、
   前記基板上に積層された絶縁膜と、
   前記絶縁膜上にマトリックス状に配列され、上部電極と下部電極との間に発光層として有機物層が配置された有機エレクトロルミネッセンス素子からなる発光素子と
   を備え、
   前記発光素子ごとに設けられた前記駆動手段によって駆動されるアクティブマトリックス型表示装置であって、
   前記発光素子を発光させるために必要な第１配線と、
   前記絶縁膜を介して前記第１配線の下層に設けられ、前記発光素子を発光させるために必要な第２配線と
   を備え、
   前記第１配線の中の１つは、前記発光素子の電源線であり、
   前記電源線は、前記電源線及び前記電源線に近接配置された他の前記第１配線と前記第２配線とが交差する位置で、スリットによって複数に枝分かれしている
   アクティブマトリックス型表示装置。
2. 請求項１に記載のアクティブマトリックス型表示装置において、
   他の前記第１配線は、マトリックス状に配列された前記発光素子の各列ごとに配線された信号線、及び前記発光素子の各行ごとに配線された走査線であり、
   前記信号線は、前記走査線及び前記電源線と前記第２配線とが交差する位置で、バイパスラインによって枝分かれした後に分断されており、
   前記第２配線は、枝分かれして分断されたそれぞれの前記信号線同士を接続する信号接続線である
   アクティブマトリックス型表示装置。
3. 請求項１に記載のアクティブマトリックス型表示装置において、
   他の前記第１配線は、マトリックス状に配列された前記発光素子の各列ごとに配線された信号線、及び前記発光素子の各行ごとに配線された走査線であり、
   前記第２配線は、前記走査線及び前記電源線と交差する位置で分断された前記信号線同士を接続する信号接続線であり、
   前記信号接続線は、前記信号接続線と前記走査線及び前記電源線とが交差する位置で、バイパスラインによって枝分かれしている
   アクティブマトリックス型表示装置。
4. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記スリットは、前記電源線及び他の前記第１配線と前記第２配線との交差部よりも端部側が広く形成されている
   アクティブマトリックス型表示装置。

Images