JP2000077657A - 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 - Google Patents
絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置Info
- Publication number
- JP2000077657A JP2000077657A JP10241340A JP24134098A JP2000077657A JP 2000077657 A JP2000077657 A JP 2000077657A JP 10241340 A JP10241340 A JP 10241340A JP 24134098 A JP24134098 A JP 24134098A JP 2000077657 A JP2000077657 A JP 2000077657A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor region
- gate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】ＩＧＢＴにおいては、ゲート配線下のウェル層
にホールが流れ込むため、オン電圧が高くなる。 【解決手段】金属ゲート配線１３下のｐ層３０と、ｎ層
２３が形成される動作領域のｐ層３０とが同じ接合深さ
で連続して設けられる。 【効果】ゲート配線下付近の半導体領域内から主電極へ
のキャリアの流れ込みが抑制されるので、オン電圧が低
減される。
にホールが流れ込むため、オン電圧が高くなる。 【解決手段】金属ゲート配線１３下のｐ層３０と、ｎ層
２３が形成される動作領域のｐ層３０とが同じ接合深さ
で連続して設けられる。 【効果】ゲート配線下付近の半導体領域内から主電極へ
のキャリアの流れ込みが抑制されるので、オン電圧が低
減される。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁ゲートバイポー
ラトランジスタ及びそれを使った電力変換装置に関す
る。
ラトランジスタ及びそれを使った電力変換装置に関す
る。
【０００２】
【従来の技術】従来のゲート配線構造を持つ絶縁ゲート
バイポーラトランジスタ（以下IGBTと記す）の例を図
７，図８及び図９に示す。図７はＩＧＢＴのゲート配線
部の断面図を、図８は同じく平面図を示し、図８（ｂ）
は図８(ａ)の部分拡大図である。図７は図８(ｂ)におけ
るＣ−Ｃ′−Ｃ″−Ｃ′′′の断面図である。図９
（ａ）は図８（ｂ）のＡ−Ａを、図９（ｂ）はＢ−Ｂ′
の断面図を示す。
バイポーラトランジスタ（以下IGBTと記す）の例を図
７，図８及び図９に示す。図７はＩＧＢＴのゲート配線
部の断面図を、図８は同じく平面図を示し、図８（ｂ）
は図８(ａ)の部分拡大図である。図７は図８(ｂ)におけ
るＣ−Ｃ′−Ｃ″−Ｃ′′′の断面図である。図９
（ａ）は図８（ｂ）のＡ−Ａを、図９（ｂ）はＢ−Ｂ′
の断面図を示す。
【０００３】以下図７を使って詳細に述べる。ＩＧＢＴ
２００は高不純物濃度のｐ型のコレクタ３１，ｎ型の低
不純物濃度のドリフト層２０，ｐ型のウェル層３２，ｐ
型のベース層３０，高不純物濃度のｎ型のエミッタ層２
３，薄いゲート絶縁膜４１，厚いゲート絶縁膜４２，多
結晶シリコンゲート電極１４，絶縁膜４３，エミッタ電
極１２，コレクタ電極１１からなる。金属ゲート配線１
３は厚いゲート絶縁膜４２上にあり、絶縁膜４３に穿っ
た穴５０を介して多結晶シリコンゲート電極１４に接触
している。多結晶シリコンゲート電極１４はその一部が
薄いゲート絶縁膜４１と接している。ゲートアルミ配線
１３の下の厚い酸化膜の下にはｐウェル層３２がある。
２００は高不純物濃度のｐ型のコレクタ３１，ｎ型の低
不純物濃度のドリフト層２０，ｐ型のウェル層３２，ｐ
型のベース層３０，高不純物濃度のｎ型のエミッタ層２
３，薄いゲート絶縁膜４１，厚いゲート絶縁膜４２，多
結晶シリコンゲート電極１４，絶縁膜４３，エミッタ電
極１２，コレクタ電極１１からなる。金属ゲート配線１
３は厚いゲート絶縁膜４２上にあり、絶縁膜４３に穿っ
た穴５０を介して多結晶シリコンゲート電極１４に接触
している。多結晶シリコンゲート電極１４はその一部が
薄いゲート絶縁膜４１と接している。ゲートアルミ配線
１３の下の厚い酸化膜の下にはｐウェル層３２がある。
【０００４】エミッタ電極１２に対して、コレクタ電極
１１に正の電圧を印加した状態で、金属ゲート配線１３
に正の電圧を印加すると、多結晶シリコンゲート電極１
４に正の電圧が印加される。すると薄いゲート絶縁膜４
１下のベース層３０の表面部分にチャネル領域が形成さ
れ、多結晶シリコンゲート電極１４，ドリフト層２０，
ベース層３０，エミッタ層２３からなるMOSFETがオン
し、このMOSFETを通ってエミッタ層２３からドリフト層
２０に電子電流が流入する。この電子電流はコレクタ層
３１，ドリフト層２０，ベース層３０からなるｐｎｐト
ランジスタのベース電流となり、このトランジスタをオ
ンさせる。すると正孔電流がコレクタ電極１１からエミ
ッタ電極１２に流れ、ＩＧＢＴは導通状態となる。
１１に正の電圧を印加した状態で、金属ゲート配線１３
に正の電圧を印加すると、多結晶シリコンゲート電極１
４に正の電圧が印加される。すると薄いゲート絶縁膜４
１下のベース層３０の表面部分にチャネル領域が形成さ
れ、多結晶シリコンゲート電極１４，ドリフト層２０，
ベース層３０，エミッタ層２３からなるMOSFETがオン
し、このMOSFETを通ってエミッタ層２３からドリフト層
２０に電子電流が流入する。この電子電流はコレクタ層
３１，ドリフト層２０，ベース層３０からなるｐｎｐト
ランジスタのベース電流となり、このトランジスタをオ
ンさせる。すると正孔電流がコレクタ電極１１からエミ
ッタ電極１２に流れ、ＩＧＢＴは導通状態となる。
【０００５】多結晶シリコンゲート電極１４は金属に比
べて抵抗率が大きいので、チップ内のゲート抵抗低減、
及び均一化のため、金属ゲート配線１３を図８（ａ）に
示すように配置する。この金属ゲート配線１３は、ＩＧ
ＢＴ２００のチップ上にゲート電位を与えるための部分
であるゲートパッド５４と接続されている。この金属ゲ
ート配線１３は多結晶シリコンゲート電極１４と図７に
示すＣ−Ｃ′の部分全体でコンタクトホール５０を介し
て接触させている。これは多結晶シリコン１４の比抵抗
が大きいため、ゲートパッド５４からＣ″−Ｃ″部分ま
での間の多結晶シリコン電極１４による配線が長いと、
チップ上でのゲート抵抗が不均一になり、ゲート抵抗の
大きい点でターンオフ時に遅延して電流が集中し、破壊
の原因となるためである。この金属ゲート配線１３はエ
ミッタ配線１２と同時に堆積し、パターニングにより分
離する。金属ゲート配線１３をエミッタ電極１２より分
離し、多結晶シリコンゲート電極１４に電気的に接触す
る領域を確保するため、金属ゲート配線１３の全体は厚
いゲート絶縁膜４２の上に設けている。
べて抵抗率が大きいので、チップ内のゲート抵抗低減、
及び均一化のため、金属ゲート配線１３を図８（ａ）に
示すように配置する。この金属ゲート配線１３は、ＩＧ
ＢＴ２００のチップ上にゲート電位を与えるための部分
であるゲートパッド５４と接続されている。この金属ゲ
ート配線１３は多結晶シリコンゲート電極１４と図７に
示すＣ−Ｃ′の部分全体でコンタクトホール５０を介し
て接触させている。これは多結晶シリコン１４の比抵抗
が大きいため、ゲートパッド５４からＣ″−Ｃ″部分ま
での間の多結晶シリコン電極１４による配線が長いと、
チップ上でのゲート抵抗が不均一になり、ゲート抵抗の
大きい点でターンオフ時に遅延して電流が集中し、破壊
の原因となるためである。この金属ゲート配線１３はエ
ミッタ配線１２と同時に堆積し、パターニングにより分
離する。金属ゲート配線１３をエミッタ電極１２より分
離し、多結晶シリコンゲート電極１４に電気的に接触す
る領域を確保するため、金属ゲート配線１３の全体は厚
いゲート絶縁膜４２の上に設けている。
【０００６】
【発明が解決しようとする課題】従来のゲート配線方式
のＩＧＢＴでは導通状態において、図７，図８及び図９
に示すｐウェル層３２の付近でドリフト層２０中のホー
ルがウェル層３２を介してエミッタ電極１２に流れ込む
ため、ドリフト層中のホールの濃度が低くなり、チップ
全体としてオン電圧が高くなってしまうという不都合が
ある。
のＩＧＢＴでは導通状態において、図７，図８及び図９
に示すｐウェル層３２の付近でドリフト層２０中のホー
ルがウェル層３２を介してエミッタ電極１２に流れ込む
ため、ドリフト層中のホールの濃度が低くなり、チップ
全体としてオン電圧が高くなってしまうという不都合が
ある。
【０００７】本発明の目的は、オン電圧の低い絶縁ゲー
ト型半導体装置及びそれを使った電力変換装置を提供す
ることにある。
ト型半導体装置及びそれを使った電力変換装置を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明による絶縁ゲート
バイポーラトランジスタは、第１導電型の第１の半導体
領域と、第１の半導体領域上に位置する第２導電型の第
２の半導体領域と、第２の半導体領域内に伸びる複数個
の第１導電型の第３の半導体領域と、各第３の半導体領
域内に位置する第１導電型の第４の半導体領域と、第
２，第３及び第４の半導体領域の表面上に絶縁膜を介し
て形成されたゲート電極と、ゲート電極と接するゲート
配線と、第３の半導体領域と第４の半導体領域に低抵抗
接触した主電極と、第１の半導体領域に低抵抗接触した
他の主電極とを有する。さらに、各第３の半導体領域に
おけるゲート配線下の部分と第４の半導体領域が位置す
る部分とが同じ接合深さで連続して形成される。
バイポーラトランジスタは、第１導電型の第１の半導体
領域と、第１の半導体領域上に位置する第２導電型の第
２の半導体領域と、第２の半導体領域内に伸びる複数個
の第１導電型の第３の半導体領域と、各第３の半導体領
域内に位置する第１導電型の第４の半導体領域と、第
２，第３及び第４の半導体領域の表面上に絶縁膜を介し
て形成されたゲート電極と、ゲート電極と接するゲート
配線と、第３の半導体領域と第４の半導体領域に低抵抗
接触した主電極と、第１の半導体領域に低抵抗接触した
他の主電極とを有する。さらに、各第３の半導体領域に
おけるゲート配線下の部分と第４の半導体領域が位置す
る部分とが同じ接合深さで連続して形成される。
【０００９】上記構成によれば、第３の半導体領域にお
けるゲート配線下の部分と第４の半導体領域が位置する
部分とが同じ接合深さで形成されるため、ゲート配線下
付近の半導体領域内から主電極へのキャリアの流れ込み
が抑制される。このため、オン電圧が低減される。
けるゲート配線下の部分と第４の半導体領域が位置する
部分とが同じ接合深さで形成されるため、ゲート配線下
付近の半導体領域内から主電極へのキャリアの流れ込み
が抑制される。このため、オン電圧が低減される。
【００１０】なお、上記第１導電型及び第２導電型は、
ｐ型またはｎ型であり、互いに反対導電型である。
ｐ型またはｎ型であり、互いに反対導電型である。
【００１１】上記本発明による絶縁ゲートバイポーラト
ランジスタは、スイッチング素子をオン・オフすること
によって負荷に供給する電力を制御する電力変換装置に
おいて、スイッチング素子として用いることができる。
本電力変換装置においては、スイッチング素子のオン電
圧が低減されるので、装置全体として電力損失が低減さ
れる。
ランジスタは、スイッチング素子をオン・オフすること
によって負荷に供給する電力を制御する電力変換装置に
おいて、スイッチング素子として用いることができる。
本電力変換装置においては、スイッチング素子のオン電
圧が低減されるので、装置全体として電力損失が低減さ
れる。
【００１２】
【発明の実施の形態】本発明の一実施例を図１，図２及
び図３に示す。図１はＩＧＢＴのゲート配線部の断面図
を、図２は同じく平面図を示す。図２（ｂ）は図２
（ａ）の部分拡大図であり、図１は図２（ｂ）における
Ｃ−Ｃ′−Ｃ″−Ｃ′′′の断面図である。図３（ａ）
は図２（ｂ）のＡ−Ａ′を、図３（ｂ）はＢ−Ｂ′の断
面図を示す。
び図３に示す。図１はＩＧＢＴのゲート配線部の断面図
を、図２は同じく平面図を示す。図２（ｂ）は図２
（ａ）の部分拡大図であり、図１は図２（ｂ）における
Ｃ−Ｃ′−Ｃ″−Ｃ′′′の断面図である。図３（ａ）
は図２（ｂ）のＡ−Ａ′を、図３（ｂ）はＢ−Ｂ′の断
面図を示す。
【００１３】まず図１を使って本発明の一実施例の断面
構造を詳細に述べる。本発明によるＩＧＢＴ１００は、
ほぼ平行で平坦な一対の主表面を持ち、一方の主表面に
露出したｐ+ コレクタ層３１上にｎバッファ層２１が形
成され、さらにその上にｎ-層２０が形成され、もう一
方の主表面に露出している。もう一方の主表面からｎ-
層２０中にｐ層３０が形成され、ｐ層３０内にはｎ+ エ
ミッタ層２３が形成されている。ｐ層３０の表面には、
ｎ+ エミッタ層２３とｎ- 層２０にまたがって薄いゲー
ト絶縁膜４１が形成され、その上に多結晶シリコンゲー
ト電極１４が設けられている。一方の主表面では、ｐ+
コレクタ層３１にコレクタ電極１１が低抵抗接触してい
る。また、もう一方の主表面では、多結晶シリコンゲー
ト電極１４上に酸化膜４３が設けられ、さらにそのうえ
にエミッタ電極が設けられ、ｎ+ エミッタ層２３および
ｐ層３０に低抵抗接触している。金属ゲート配線１３は
厚いゲート絶縁膜４２上にあり、エミッタ電極１２とは
分離され、絶縁膜４３に穿った穴５０を介して多結晶シ
リコンゲート電極１４に接触している。多結晶シリコン
ゲート電極１４はその一部が薄いゲート絶縁膜４１と接
している。
構造を詳細に述べる。本発明によるＩＧＢＴ１００は、
ほぼ平行で平坦な一対の主表面を持ち、一方の主表面に
露出したｐ+ コレクタ層３１上にｎバッファ層２１が形
成され、さらにその上にｎ-層２０が形成され、もう一
方の主表面に露出している。もう一方の主表面からｎ-
層２０中にｐ層３０が形成され、ｐ層３０内にはｎ+ エ
ミッタ層２３が形成されている。ｐ層３０の表面には、
ｎ+ エミッタ層２３とｎ- 層２０にまたがって薄いゲー
ト絶縁膜４１が形成され、その上に多結晶シリコンゲー
ト電極１４が設けられている。一方の主表面では、ｐ+
コレクタ層３１にコレクタ電極１１が低抵抗接触してい
る。また、もう一方の主表面では、多結晶シリコンゲー
ト電極１４上に酸化膜４３が設けられ、さらにそのうえ
にエミッタ電極が設けられ、ｎ+ エミッタ層２３および
ｐ層３０に低抵抗接触している。金属ゲート配線１３は
厚いゲート絶縁膜４２上にあり、エミッタ電極１２とは
分離され、絶縁膜４３に穿った穴５０を介して多結晶シ
リコンゲート電極１４に接触している。多結晶シリコン
ゲート電極１４はその一部が薄いゲート絶縁膜４１と接
している。
【００１４】ｐ，ｎはそれぞれｐ型導電型，ｎ型導電型
を示す。不純物濃度の高い順にｐ+,ｐ及びｎ+ ，ｎ，ｎ
- と記す。
を示す。不純物濃度の高い順にｐ+,ｐ及びｎ+ ，ｎ，ｎ
- と記す。
【００１５】次に図２を使って本発明の一実施例の平面
構造について述べる。図１で示した多結晶シリコンゲー
ト電極１４は金属に比べて抵抗率が大きいので、チップ
内のゲート抵抗低減、及び均一化のため、金属ゲート配
線１３を図２（ａ）に示すように配置する。この金属ゲ
ート配線１３は、ゲート電位を外部から与えるためＩＧ
ＢＴ１００のチップ上に設けられたゲートパッド５４と
接続されている。図２（ｂ）は図２（ａ）の拡大図であ
る。多結晶シリコンゲート電極１４はチップ上で電極開
口部５１の外側部分にストライプ状に存在する。金属ゲ
ート配線１３は、絶縁膜４３に穿たれたゲート電極コン
タクトホール５０を介して多結晶シリコンゲート電極１
４と電気的に接触し、エミッタ電極１２から電気的に絶
縁されている。一方エミッタ電極１２はゲート電極開口
部５１の内側で絶縁膜４３に穿たれたエミッタ電極開口
部５２を介してｎ+ 層２３及びｐ層３０に接触してい
る。
構造について述べる。図１で示した多結晶シリコンゲー
ト電極１４は金属に比べて抵抗率が大きいので、チップ
内のゲート抵抗低減、及び均一化のため、金属ゲート配
線１３を図２（ａ）に示すように配置する。この金属ゲ
ート配線１３は、ゲート電位を外部から与えるためＩＧ
ＢＴ１００のチップ上に設けられたゲートパッド５４と
接続されている。図２（ｂ）は図２（ａ）の拡大図であ
る。多結晶シリコンゲート電極１４はチップ上で電極開
口部５１の外側部分にストライプ状に存在する。金属ゲ
ート配線１３は、絶縁膜４３に穿たれたゲート電極コン
タクトホール５０を介して多結晶シリコンゲート電極１
４と電気的に接触し、エミッタ電極１２から電気的に絶
縁されている。一方エミッタ電極１２はゲート電極開口
部５１の内側で絶縁膜４３に穿たれたエミッタ電極開口
部５２を介してｎ+ 層２３及びｐ層３０に接触してい
る。
【００１６】以下図３を使って本発明の一実施例のゲー
ト配線部の断面構造について述べる。図３（ａ）は図２
（ｂ）におけるＡ−Ａ′での断面図であり、ゲート電極
開口部５１上のゲート金属配線１３の周辺の断面を示
す。ゲート電極１３は絶縁膜４３でｐ層３０から電気的
に隔てられ、エミッタ電極１２はエミッタ電極開口部５
２を介してｐ層３０に接している。図３（ｂ）は図２
（ｂ）におけるＢ−Ｂ′での断面図であり、ゲート電極
１４上のゲート金属配線１３の周辺の断面を示す。ゲー
ト電極１３は絶縁膜４３に穿たれたゲート電極開口部５
０を介してゲート電極１４に接している。エミッタ電極
１２は絶縁膜４３でゲート電極１４と絶縁されている。
ゲート電極１４は厚い酸化膜４２でｎ- 層２０と隔てら
れている。図１〜図３が示すように、本実施例において
は、複数個の細長いストライプ状のｐ層３０が、ストラ
イプ状の長手方向に対して平行に配列されている。これ
らのｐ層３０の表面上及びｐ層３０間のｎ- 層２０の表
面上に、金属ゲート配線１３が、ｐ層３０の長手方向に
対して直角な方向に延びるように設けられる。各ｐ層３
０において金属ゲート配線１３の両側に位置する部分に
は、細長いストライプ状のｎ層２３が設けられる。本実
施例においては、金属ゲート配線１３下に位置するｐ層
３０においては、ｎ層２３が設けられていない。金属ゲ
ート配線１３は、互いに隣接するｐ層３０間のｎ- 層２
０の表面上において酸化膜４３に開けられたコンタクト
穴を介して多結晶シリコンゲート電極１４と接触する。
このような構成によれば、金属ゲート配線１３の直下に
在るのは、ｎ層２３が設けられる動作領域部に連続し動
作領域部と同じ接合深さを有するｐ層３０、またはｎ-
層２０である。すなわち、本実施例においては、金属ゲ
ート配線１３の直下に、従来のウェル層のようにｐ層３
０よりも深いｐ型半導体層が設けられていない。従っ
て、オン状態のときｎ- 層２０中のホール濃度が十分高
くなり、オン電圧が低減できる。さらに、金属ゲート配
線１３の直下に在るｐ層３０の部分は、動作領域部と連
続しているので、曲率を持った個所を有していない。こ
のため、電圧阻止状態において、金属ゲート配線１３の
直下の半導体層内の電界集中が緩和されるので、高い耐
圧が得られる。
ト配線部の断面構造について述べる。図３（ａ）は図２
（ｂ）におけるＡ−Ａ′での断面図であり、ゲート電極
開口部５１上のゲート金属配線１３の周辺の断面を示
す。ゲート電極１３は絶縁膜４３でｐ層３０から電気的
に隔てられ、エミッタ電極１２はエミッタ電極開口部５
２を介してｐ層３０に接している。図３（ｂ）は図２
（ｂ）におけるＢ−Ｂ′での断面図であり、ゲート電極
１４上のゲート金属配線１３の周辺の断面を示す。ゲー
ト電極１３は絶縁膜４３に穿たれたゲート電極開口部５
０を介してゲート電極１４に接している。エミッタ電極
１２は絶縁膜４３でゲート電極１４と絶縁されている。
ゲート電極１４は厚い酸化膜４２でｎ- 層２０と隔てら
れている。図１〜図３が示すように、本実施例において
は、複数個の細長いストライプ状のｐ層３０が、ストラ
イプ状の長手方向に対して平行に配列されている。これ
らのｐ層３０の表面上及びｐ層３０間のｎ- 層２０の表
面上に、金属ゲート配線１３が、ｐ層３０の長手方向に
対して直角な方向に延びるように設けられる。各ｐ層３
０において金属ゲート配線１３の両側に位置する部分に
は、細長いストライプ状のｎ層２３が設けられる。本実
施例においては、金属ゲート配線１３下に位置するｐ層
３０においては、ｎ層２３が設けられていない。金属ゲ
ート配線１３は、互いに隣接するｐ層３０間のｎ- 層２
０の表面上において酸化膜４３に開けられたコンタクト
穴を介して多結晶シリコンゲート電極１４と接触する。
このような構成によれば、金属ゲート配線１３の直下に
在るのは、ｎ層２３が設けられる動作領域部に連続し動
作領域部と同じ接合深さを有するｐ層３０、またはｎ-
層２０である。すなわち、本実施例においては、金属ゲ
ート配線１３の直下に、従来のウェル層のようにｐ層３
０よりも深いｐ型半導体層が設けられていない。従っ
て、オン状態のときｎ- 層２０中のホール濃度が十分高
くなり、オン電圧が低減できる。さらに、金属ゲート配
線１３の直下に在るｐ層３０の部分は、動作領域部と連
続しているので、曲率を持った個所を有していない。こ
のため、電圧阻止状態において、金属ゲート配線１３の
直下の半導体層内の電界集中が緩和されるので、高い耐
圧が得られる。
【００１７】図１を使ってこのようなＩＧＢＴ１００の
動作を説明する。オン状態にするには、エミッタ電極１
２にマイナス電位，コレクタ電極１１にプラス電位が印
加された状態で、金属ゲート配線１３にエミッタ電極よ
り正の電位を与える。金属ゲート配線１３は多結晶シリ
コン電極１４とコンタクトホール５０で接触しているた
め、多結晶シリコンゲート電極１４も正の電位となり、
多結晶シリコンゲート電極１４下のｐ層３０表面にｎ形
反転層が形成され、電子がｎ+ エミッタ層２３，反転
層，ｎ- 層２０，ｎバッファ層２１を経由してｐ+ コレ
クタ層３１に注入される。注入した電子により、ｐ+ コ
レクタ層３１よりホールがｎバッファ層２１、さらには
ｎ- 層２０へ注入され、ｎ- 層２０は伝導度変調する。
動作を説明する。オン状態にするには、エミッタ電極１
２にマイナス電位，コレクタ電極１１にプラス電位が印
加された状態で、金属ゲート配線１３にエミッタ電極よ
り正の電位を与える。金属ゲート配線１３は多結晶シリ
コン電極１４とコンタクトホール５０で接触しているた
め、多結晶シリコンゲート電極１４も正の電位となり、
多結晶シリコンゲート電極１４下のｐ層３０表面にｎ形
反転層が形成され、電子がｎ+ エミッタ層２３，反転
層，ｎ- 層２０，ｎバッファ層２１を経由してｐ+ コレ
クタ層３１に注入される。注入した電子により、ｐ+ コ
レクタ層３１よりホールがｎバッファ層２１、さらには
ｎ- 層２０へ注入され、ｎ- 層２０は伝導度変調する。
【００１８】ここで本実施例のＩＧＢＴ１００の製作方
法について述べる。ｐ+ 基板上に、エピタキシャル成長
したｎバッファ層２１、さらにｎ- 層２０を用意する。
これにエミッタ側の平面上に厚いゲート絶縁膜４２を形
成し、連続したストライプ形状にパターン化する。さら
に、ｎ- 層２０が露出した表面に薄いゲート絶縁膜４１
を形成し、それらの厚いゲート絶縁膜４２と薄いゲート
絶縁膜４１の上に多結晶シリコンゲート電極１４を堆積
する。続いて薄いゲート絶縁膜４１上のゲート電極１４
から、エミッタ側の平面に達するように多結晶シリコン
ゲート電極開口部５２を開ける。このとき、厚いゲート
絶縁膜４２が略左右対称となり、多結晶シリコンゲート
電極開口部５２の左右の薄いゲート絶縁膜４１の平面方
向の長さが略等しくなるようにし、予めｐ層３０の平面
方向の拡散深さより長くなるように多結晶シリコンゲー
ト電極開口部５２の端から厚いゲート酸化膜までの距離
を設定する。次に多結晶シリコンゲート電極開口部５２
よりゲート電極１４をマスクとして、ｐ層３０の不純物
としてホウ素をイオン注入し、熱拡散する。次に、ホト
レジストのパターンを使ってｎ+ 層４０の不純物である
砒素をイオン注入し、熱拡散する。このときゲート電極
１４側はゲート電極１４の端部をマスクとしてセルフア
ラインで砒素が注入される。その後、絶縁膜４３を堆積
し、ホトレジストを使って開口部を開ける。このとき絶
縁膜４３上では金属ゲート配線１３に達するように開口
部５０を開ける。一方、多結晶シリコン電極開口部５２
の内側にはエミッタ側平面に達するまで、開口部５２の
内側に開口部５１を開ける。このときエミッタ電極開口
部５１は多結晶シリコン電極開口部５２より小さくし、
絶縁膜４３がゲート電極１４を覆うようにする。次に電
極材料を堆積し、ゲート電極コンタクトホール５０を複
数連ねて被覆する部分と、エミッタ電極開口部５１を覆
う部分をパターニングにより分離する。厚いゲート酸化
膜４３上の絶縁膜４３に空けられたゲート電極コンタク
トホール５０を連ねて被覆する部分が金属ゲート配線１
３となり、薄いゲート絶縁膜４１と絶縁膜４３の開口部
で電極材料がｐ+ 層３２とｎ+ 層４０を短絡している部
分がエミッタ電極１２となる。さらに、ｐ+ 層１０にも
コレクタ電極１１を形成し、電気的に結合する。
法について述べる。ｐ+ 基板上に、エピタキシャル成長
したｎバッファ層２１、さらにｎ- 層２０を用意する。
これにエミッタ側の平面上に厚いゲート絶縁膜４２を形
成し、連続したストライプ形状にパターン化する。さら
に、ｎ- 層２０が露出した表面に薄いゲート絶縁膜４１
を形成し、それらの厚いゲート絶縁膜４２と薄いゲート
絶縁膜４１の上に多結晶シリコンゲート電極１４を堆積
する。続いて薄いゲート絶縁膜４１上のゲート電極１４
から、エミッタ側の平面に達するように多結晶シリコン
ゲート電極開口部５２を開ける。このとき、厚いゲート
絶縁膜４２が略左右対称となり、多結晶シリコンゲート
電極開口部５２の左右の薄いゲート絶縁膜４１の平面方
向の長さが略等しくなるようにし、予めｐ層３０の平面
方向の拡散深さより長くなるように多結晶シリコンゲー
ト電極開口部５２の端から厚いゲート酸化膜までの距離
を設定する。次に多結晶シリコンゲート電極開口部５２
よりゲート電極１４をマスクとして、ｐ層３０の不純物
としてホウ素をイオン注入し、熱拡散する。次に、ホト
レジストのパターンを使ってｎ+ 層４０の不純物である
砒素をイオン注入し、熱拡散する。このときゲート電極
１４側はゲート電極１４の端部をマスクとしてセルフア
ラインで砒素が注入される。その後、絶縁膜４３を堆積
し、ホトレジストを使って開口部を開ける。このとき絶
縁膜４３上では金属ゲート配線１３に達するように開口
部５０を開ける。一方、多結晶シリコン電極開口部５２
の内側にはエミッタ側平面に達するまで、開口部５２の
内側に開口部５１を開ける。このときエミッタ電極開口
部５１は多結晶シリコン電極開口部５２より小さくし、
絶縁膜４３がゲート電極１４を覆うようにする。次に電
極材料を堆積し、ゲート電極コンタクトホール５０を複
数連ねて被覆する部分と、エミッタ電極開口部５１を覆
う部分をパターニングにより分離する。厚いゲート酸化
膜４３上の絶縁膜４３に空けられたゲート電極コンタク
トホール５０を連ねて被覆する部分が金属ゲート配線１
３となり、薄いゲート絶縁膜４１と絶縁膜４３の開口部
で電極材料がｐ+ 層３２とｎ+ 層４０を短絡している部
分がエミッタ電極１２となる。さらに、ｐ+ 層１０にも
コレクタ電極１１を形成し、電気的に結合する。
【００１９】本実施例のＩＧＢＴ１００が図８に示した
従来のＩＧＢＴ２００と異なる点は、従来のＩＧＢＴ２
００が金属ゲート配線１３の左右で、ｐ層３０が連続で
あることである。従来の配線構造を持つＩＧＢＴ２００
では図７に示すとおり、金属ゲート配線１３は厚いゲー
ト酸化膜４２と絶縁膜４３で半導体基体から隔てられて
いるため、シリコンゲート電極開口部５１は金属ゲート
配線１３の部分で寸断されている。ｐ層３０は、ゲート
しきい値電圧を安定させるため、多結晶シリコンゲート
電極開口部５２よりゲート電極１４をマスクとして、ｎ
- 層２０に不純物をイオン注入・拡散して作る。そのた
めゲート配線の部分でｐ型領域３０も寸断される。この
ままｎ- 層２０中にｐ層３０の凸形状の端部を露出する
と、逆電圧印加時に先端の曲率が大きな部分に電界が集
中し耐圧が低下するため、金属ゲート配線部の下には連
続したｐ型領域であるｐウェル層３２が設けられてい
る。導通時にはこのｐウェル層３２にホールが流れ込む
ため、ｎ- 層２０中のホールの濃度が低くなり、チップ
全体としてオン電圧が高くなってしまう。これに対し、
本実施例のゲート配線構造ではｎ- 層とシリコンを隔て
るのは絶縁膜４３のみであり、多結晶シリコンゲート電
極開口部５１は金属ゲート配線を持つＩＧＢＴ１００で
は図１に示す通り、ゲート配線部の下にあるのはゲート
配線方向に断続なｐ層３０のみである。導通時に流れ込
むｎ- 層中のホールの量はｎ- 層のホール濃度は従来の
ＩＧＢＴに比べて少なくなり、ｎ- 層２０の濃度が高く
なるためオン電圧は低くなる。
従来のＩＧＢＴ２００と異なる点は、従来のＩＧＢＴ２
００が金属ゲート配線１３の左右で、ｐ層３０が連続で
あることである。従来の配線構造を持つＩＧＢＴ２００
では図７に示すとおり、金属ゲート配線１３は厚いゲー
ト酸化膜４２と絶縁膜４３で半導体基体から隔てられて
いるため、シリコンゲート電極開口部５１は金属ゲート
配線１３の部分で寸断されている。ｐ層３０は、ゲート
しきい値電圧を安定させるため、多結晶シリコンゲート
電極開口部５２よりゲート電極１４をマスクとして、ｎ
- 層２０に不純物をイオン注入・拡散して作る。そのた
めゲート配線の部分でｐ型領域３０も寸断される。この
ままｎ- 層２０中にｐ層３０の凸形状の端部を露出する
と、逆電圧印加時に先端の曲率が大きな部分に電界が集
中し耐圧が低下するため、金属ゲート配線部の下には連
続したｐ型領域であるｐウェル層３２が設けられてい
る。導通時にはこのｐウェル層３２にホールが流れ込む
ため、ｎ- 層２０中のホールの濃度が低くなり、チップ
全体としてオン電圧が高くなってしまう。これに対し、
本実施例のゲート配線構造ではｎ- 層とシリコンを隔て
るのは絶縁膜４３のみであり、多結晶シリコンゲート電
極開口部５１は金属ゲート配線を持つＩＧＢＴ１００で
は図１に示す通り、ゲート配線部の下にあるのはゲート
配線方向に断続なｐ層３０のみである。導通時に流れ込
むｎ- 層中のホールの量はｎ- 層のホール濃度は従来の
ＩＧＢＴに比べて少なくなり、ｎ- 層２０の濃度が高く
なるためオン電圧は低くなる。
【００２０】図４は本発明を適用した第２の実施例のＩ
ＧＢＴ１０１である。ｐ層３０とｎ- 層２０の間に、両
層に接するｎ層２４層を設けている点が第１の実施例と
異なる。ｎ層２４を設ける構造は、オン電圧を低減する
効果がある。オン電圧が低くなるのは、導通時にｎ- 層
に注入されたホールがｐ層３０に拡散するのをｎ層２４
が抑制し、ホールがｎ- 層２０に蓄積されるため、ｎ-
層２０のホール濃度がｎ層２４がない一般的なＩＧＢＴ
にくらべて高くなるからである。
ＧＢＴ１０１である。ｐ層３０とｎ- 層２０の間に、両
層に接するｎ層２４層を設けている点が第１の実施例と
異なる。ｎ層２４を設ける構造は、オン電圧を低減する
効果がある。オン電圧が低くなるのは、導通時にｎ- 層
に注入されたホールがｐ層３０に拡散するのをｎ層２４
が抑制し、ホールがｎ- 層２０に蓄積されるため、ｎ-
層２０のホール濃度がｎ層２４がない一般的なＩＧＢＴ
にくらべて高くなるからである。
【００２１】図７，図８、及び図９に示した従来のゲー
ト配線構造のＩＧＢＴ２００にｎ層２４を設けても、充
分なホールの蓄積効果は得られない。このことを図５を
使って説明する。図５（ａ）は従来のゲート配線構造を
持つＩＧＢＴ２００にｎ層２４をつけ加えた例の半導体
装置２０１であり、図５（ｂ）は本発明を適用した第２
の実施例の半導体装置１０１であり、本発明の第一の実
施例で示した半導体装置１００にｎ層２４を設けた構造
になっている。図５（ａ），図５（ｂ）はそれぞれ図８
（ａ）のＡ−Ａ′，図２（ａ）のＡ−Ａ′に相当する部
分の断面図を示している。
ト配線構造のＩＧＢＴ２００にｎ層２４を設けても、充
分なホールの蓄積効果は得られない。このことを図５を
使って説明する。図５（ａ）は従来のゲート配線構造を
持つＩＧＢＴ２００にｎ層２４をつけ加えた例の半導体
装置２０１であり、図５（ｂ）は本発明を適用した第２
の実施例の半導体装置１０１であり、本発明の第一の実
施例で示した半導体装置１００にｎ層２４を設けた構造
になっている。図５（ａ），図５（ｂ）はそれぞれ図８
（ａ）のＡ−Ａ′，図２（ａ）のＡ−Ａ′に相当する部
分の断面図を示している。
【００２２】図５（ａ）に示す半導体装置２０１では、
ゲート配線部下に設けたｐウェル層３２がｎ層２４より
も深く、濃度も大きいためｎ層２４をキャンセルしてし
まい、ｎ- 層２０，ｐウェル層３２，ｐ層３０を通って
ホールがエミッタ電極１２に流れてしまう。このため金
属ゲート配線１３からｎ- 層２０の厚さと同等の距離に
あるホールはｎ層２４に妨げられることなくｐウェル層
３２を通ってｐ層３０に流れ込むため、ｎ- 層２０に蓄
積されない。特に金属ゲート配線１３間の距離がｎ- 層
２０の厚さの２倍とほぼ同等またはそれ以下である場
合、チップ上ほとんどの部分でホールは蓄積することな
くｐウェル層３２を通ってしまう。
ゲート配線部下に設けたｐウェル層３２がｎ層２４より
も深く、濃度も大きいためｎ層２４をキャンセルしてし
まい、ｎ- 層２０，ｐウェル層３２，ｐ層３０を通って
ホールがエミッタ電極１２に流れてしまう。このため金
属ゲート配線１３からｎ- 層２０の厚さと同等の距離に
あるホールはｎ層２４に妨げられることなくｐウェル層
３２を通ってｐ層３０に流れ込むため、ｎ- 層２０に蓄
積されない。特に金属ゲート配線１３間の距離がｎ- 層
２０の厚さの２倍とほぼ同等またはそれ以下である場
合、チップ上ほとんどの部分でホールは蓄積することな
くｐウェル層３２を通ってしまう。
【００２３】これに対し、第２の実施例では、図５
（ｂ）に示す様にｐウェル層３２はなく、ｐ層３０とそ
の外側のｎ層２４はゲート配線下で連続であるので、ｎ
- 層２０からｎ層２４を通らずにエミッタ電極１２に至
る通路はないため、ホールはゲート配線部の下も含めチ
ップ全面で蓄積する。ＩＧＢＴ２０１に比べてさらにオ
ン電圧がさらに低減できるため、第１の実施例のＩＧＢ
Ｔにさらにｎ層２４を設けたＩＧＢＴではオン電圧低減
の効果がきわめて大きい。
（ｂ）に示す様にｐウェル層３２はなく、ｐ層３０とそ
の外側のｎ層２４はゲート配線下で連続であるので、ｎ
- 層２０からｎ層２４を通らずにエミッタ電極１２に至
る通路はないため、ホールはゲート配線部の下も含めチ
ップ全面で蓄積する。ＩＧＢＴ２０１に比べてさらにオ
ン電圧がさらに低減できるため、第１の実施例のＩＧＢ
Ｔにさらにｎ層２４を設けたＩＧＢＴではオン電圧低減
の効果がきわめて大きい。
【００２４】図６は、本発明を適用したＩＧＢＴが用い
られる電力変換装置の１例であるインバータ装置を示
す。本インバータ装置においては、第１の実施例のＩＧ
ＢＴ１００が複数個（図６では２個）直列接続される直
列接続回路が、交流の相数に等しい組数だけ直流電源に
接続される。各直列接続回路におけるＩＧＢＴ１００の
相互接続点が交流負荷に接続される。各ＩＧＢＴ１００
には、逆並列ダイオードすなわち還流ダイオードが接続
される。各ＩＧＢＴ１００がオン・オフ制御されること
により、直流電源の直流電力が交流電力に変換されて負
荷に供給される。本インバータ装置においては、ＩＧＢ
Ｔ１００のオン電圧が低いので、インバータ装置全体と
しての電力損失が低減される。
られる電力変換装置の１例であるインバータ装置を示
す。本インバータ装置においては、第１の実施例のＩＧ
ＢＴ１００が複数個（図６では２個）直列接続される直
列接続回路が、交流の相数に等しい組数だけ直流電源に
接続される。各直列接続回路におけるＩＧＢＴ１００の
相互接続点が交流負荷に接続される。各ＩＧＢＴ１００
には、逆並列ダイオードすなわち還流ダイオードが接続
される。各ＩＧＢＴ１００がオン・オフ制御されること
により、直流電源の直流電力が交流電力に変換されて負
荷に供給される。本インバータ装置においては、ＩＧＢ
Ｔ１００のオン電圧が低いので、インバータ装置全体と
しての電力損失が低減される。
【００２５】なお、図６のインバータ装置においては、
第２の実施例のＩＧＢＴ１０１を用いてもよい。さら
に、本発明によるＩＧＢＴは、インバータ装置のみなら
ず、コンバータやスイッチン電源等の各種の電力変換装
置に用ることができる。また、各実施例における、各半
導体層の導電型を反転しても、本発明は同じ効果があ
る。
第２の実施例のＩＧＢＴ１０１を用いてもよい。さら
に、本発明によるＩＧＢＴは、インバータ装置のみなら
ず、コンバータやスイッチン電源等の各種の電力変換装
置に用ることができる。また、各実施例における、各半
導体層の導電型を反転しても、本発明は同じ効果があ
る。
【００２６】
【発明の効果】本発明によれば、オン電圧が低く損失が
小さいＩＧＢＴ及び低損失の電力変換装置を提供するこ
とができる。
小さいＩＧＢＴ及び低損失の電力変換装置を提供するこ
とができる。
【図１】本発明の一実施例の断面図。
【図２】本発明の一実施例の平面図。
【図３】図２のＡ−Ａ′，Ｂ−Ｂ′に沿った断面図。
【図４】本発明の他の実施例の断面図。
【図５】本発明の他の実施例の断面図の比較。
【図６】本発明を適用した電力変換装置の例。
【図７】従来例の断面図。
【図８】従来例の平面図。
【図９】図８のＡ−Ａ′，Ｂ−Ｂ′に沿った断面図。
１１…コレクタ電極、１２…エミッタ電極、１３…金属
ゲート配線、１４…多結晶シリコンゲート電極、２０…
ｎ- 層、２１…ｎバッファ層、２３…ｎ+ エミッタ層、
２４…ｎ層、３０…ｐ層、３１…ｐ+ コレクタ層、３２
…ｐウェル層、４１…薄いゲート絶縁膜、４２…厚いゲ
ート絶縁膜、４３…絶縁膜、５０…ゲート電極コンタク
トホール、５１…エミッタ電極コンタクトホール、52…
多結晶シリコンゲート電極開口部。
ゲート配線、１４…多結晶シリコンゲート電極、２０…
ｎ- 層、２１…ｎバッファ層、２３…ｎ+ エミッタ層、
２４…ｎ層、３０…ｐ層、３１…ｐ+ コレクタ層、３２
…ｐウェル層、４１…薄いゲート絶縁膜、４２…厚いゲ
ート絶縁膜、４３…絶縁膜、５０…ゲート電極コンタク
トホール、５１…エミッタ電極コンタクトホール、52…
多結晶シリコンゲート電極開口部。
フロントページの続き (72)発明者 小林 秀男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 長州 正浩 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 坂野 順一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (6)
- 【請求項１】第１導電型の第１の半導体領域と、前記第
１の半導体領域上に位置する第２導電型の第２の半導体
領域と、前記第２の半導体領域内に伸びる複数個の第１
導電型の第３の半導体領域と該各第３の半導体領域内に
位置する第１導電型の第４の半導体領域と、前記第２，
第３及び第４の半導体領域の表面上に絶縁膜を介して形
成されたゲート電極と、該ゲート電極と接するゲート配
線と、前記第３の半導体領域と第４の半導体領域に接触
した主電極と、前記第１の半導体領域に接触した他の主
電極とを有し、前記各第３の半導体領域における前記ゲ
ート配線下の部分と前記第４の半導体領域が位置する部
分とが同じ接合深さで形成されることを特徴とする絶縁
ゲートバイポーラトランジスタ。 - 【請求項２】請求項１において、前記各第３の半導体領
域における前記ゲート配線下の前記部分と前記第４の半
導体領域が位置する部分とが連続して形成されることを
特徴とする絶縁ゲートバイポーラトランジスタ。 - 【請求項３】請求項１において、 前記複数の第３の半導体領域が、ストライプ状であり、
前記ストライプ状の長手方向に対して平行に配列され、 前記ゲート配線が、前記第２の半導体領域上及び前記複
数の第３の半導体領域上において前記長手方向に対して
直角の方向に設けられ、 前記複数の第３の半導体領域の各々における前記ゲート
配線の両側に位置する部分内に前記第４の半導体領域が
位置することを特徴とする絶縁ゲートバイポーラトラン
ジスタ。 - 【請求項４】請求項３において、前記ゲート配線が、前
記複数の第３の半導体領域の間に位置する前記第２の半
導体領域上において、前記ゲート電極と接することを特
徴とする絶縁ゲートバイポーラトランジスタ。 - 【請求項５】請求項１において、さらに、前記第２の半
導体領域と前記複数の第３の半導体領域との間に、前記
第２の半導体領域と前記複数の第３の半導体領域とに接
するように、前記第２の半導体領域よりも不純物濃度が
高い第２導電型の第５の半導体領域を有することを特徴
とする絶縁ゲートバイポーラトランジスタ。 - 【請求項６】スイッチング素子をオン・オフすることに
よって負荷に供給する電力を制御する電力変換装置にお
いて、前記スイッチング素子が請求項１乃至４のいずれ
か１項の絶縁ゲートバイポーラトランジスタであること
を特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241340A JP2000077657A (ja) | 1998-08-27 | 1998-08-27 | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241340A JP2000077657A (ja) | 1998-08-27 | 1998-08-27 | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077657A true JP2000077657A (ja) | 2000-03-14 |
Family
ID=17072855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10241340A Withdrawn JP2000077657A (ja) | 1998-08-27 | 1998-08-27 | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300529A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
| US7561994B1 (en) * | 2000-06-29 | 2009-07-14 | Corsi Adam B | Method for a virtual pregnancy experience |
| JP2012023234A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体装置 |
-
1998
- 1998-08-27 JP JP10241340A patent/JP2000077657A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7561994B1 (en) * | 2000-06-29 | 2009-07-14 | Corsi Adam B | Method for a virtual pregnancy experience |
| JP2008300529A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
| JP2012023234A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519245A (en) | Insulated gate bipolar transistor with reverse conducting current | |
| US6121633A (en) | Latch-up free power MOS-bipolar transistor | |
| US6118150A (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| US6297534B1 (en) | Power semiconductor device | |
| US7633122B2 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US5969378A (en) | Latch-up free power UMOS-bipolar transistor | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| US6091086A (en) | Reverse blocking IGBT | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| EP0837508A2 (en) | Semiconductor device and electric power conversion apparatus therewith | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| JP2004511910A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| EP0526037B1 (en) | Lateral insulated gate bipolar transistor and corresponding array | |
| JPH09283754A (ja) | 高耐圧半導体装置 | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| US20080315251A1 (en) | Semiconductor device and method for fabricating thereof | |
| JPH10178174A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| US6686625B2 (en) | Field effect-controllable semiconductor component with two-directional blocking, and a method of producing the semiconductor component | |
| JP4746169B2 (ja) | 電力用半導体装置及びその駆動方法 | |
| US6864535B2 (en) | Controllable semiconductor switching element that blocks in both directions | |
| JP2000164859A (ja) | 半導体装置及びその製造方法 | |
| JP2000077657A (ja) | 絶縁ゲートバイポーラトランジスタ及びそれを使った電力変換装置 | |
| JP3657938B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060718 |