KR100882226B1 - 전력용 반도체장치 - Google Patents

전력용 반도체장치 Download PDF

Info

Publication number
KR100882226B1
KR100882226B1 KR1020070070999A KR20070070999A KR100882226B1 KR 100882226 B1 KR100882226 B1 KR 100882226B1 KR 1020070070999 A KR1020070070999 A KR 1020070070999A KR 20070070999 A KR20070070999 A KR 20070070999A KR 100882226 B1 KR100882226 B1 KR 100882226B1
Authority
KR
South Korea
Prior art keywords
gate
semiconductor layer
trench
insulating film
electrode
Prior art date
Application number
KR1020070070999A
Other languages
English (en)
Other versions
KR20080029767A (ko
Inventor
에이스케 수에카와
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20080029767A publication Critical patent/KR20080029767A/ko
Application granted granted Critical
Publication of KR100882226B1 publication Critical patent/KR100882226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

게이트 배선의 간격이 넓어지는 경우에도, 대전류화 및 고신뢰성화의 요구에 따른 전력용 반도체장치를 제공한다. 상기 전력용 반도체장치는, 제1도전형의 제1의 반도체층의 한쪽 면 위에 설치된 제2도전형의 제2의 반도체층과, 이 제2의 반도체층 위에 설치된 제2도전형의 제3의 반도체층과, 이 제3의 반도체층의 표면내에 선택적으로 설치된 제1도전형의 제1의 반도체 영역과, 이 제1의 반도체 영역의 표면내에 선택적으로 설치된 제2도전형의 제2의 반도체 영역과, 제3의 반도체층과 제1의 반도체 영역 및 제2의 반도체 영역의 일부 위에 설치된 게이트 절연막과, 이 게이트 절연막 위에 설치된 게이트 전극과, 제2의 반도체 영역 위에 설치되어, 상기 제2의 반도체 영역과 전기적으로 접속된 제1의 주전극과, 제1의 반도체층의 다른 쪽 면 위에 설치된 제2의 주전극을 구비하여, 게이트 전극을, 게이트 절연막 위에 설치된 폴리실리콘 막과, 이 폴리실리콘 막 위에 폴리실리콘에 불순물을 도프한 도프 폴리실리콘 막을 설치한 구성으로 한 것이다.
도프 폴리실리콘 막, 게이트 전극, 게이트 절연막, 불순물

Description

전력용 반도체장치{Power Semiconductor Device}
본 발명은, MOS게이트 구조를 가지는 전력용 반도체장치에 관한 것으로, 특히 인버터 등의 전력의 변환이나 제어에 이용되는 절연 게이트형 바이폴러트랜지스터에 관한 것이다.
최근, 인버터 등의 전력의 변환이나 제어에 이용되는 전력용 반도체장치로서 절연 게이트형 바이폴러트랜지스터(이하 IGBT(Insulated Gate Bipolar Transistor)라고 한다.)가 많이 이용되고 있다. 그리고 이 IGBT에 있어서는, 보다 대전류화(고내압화) 및 고신뢰성화의 요구가 높아지고 있다.
도 7은, 예를 들면 특허문헌 1에 개시되고 있는 IGBT칩의 평면도이다. 도 7에 있어서의 IGBT칩(50)에 있어서, 부호 51은 이미터 전극(제1의 주전극), 52는 이미터 전극(51)의 가장자리의 일부에 설치된 오목부에 형성된 게이트 패드, 53은 게이트 패드(52)로부터 이미터 전극(51)의 주위 및 면내에 연장 설치되어, 이미터 전극(51)을 단책상으로 분할하도록 설치된 게이트 배선이다. 그리고 게이트 배선(53) 사이에는 여러 가지 셀 구조의 IGBT셀(54)이 설치된다.
예를 들면 도 8은 도 7의 IGBT셀(54)의 A-A단면을 나타내는 부분 단면도로서, 비특허문헌 1에 개시되고 있는 일반적인 플래너 게이트형 IGBT의 셀 구조이다. 도 8에 있어서, 55는 반도체 기판으로 이루어지는 p+콜렉터층(제1도전형의 제1의 반도체층), 56은 p+콜렉터층(55)의 한쪽 면 위에 설치된 n+버퍼층(제2도전형의 제2의 반도체층), 57은 n+버퍼층(56)위에 설치된 n-층(제2도전형의 제3의 반도체층), 58은 n-층(57)의 표면내에 선택적으로 설치된 p베이스 영역(제1도전형의 제1의 반도체 영역), 59는 p베이스 영역(58)의 표면내에 선택적으로 설치된 n+이미터 영역(제2도전형의 제2의 반도체 영역), 60은 n-층(57)과 n+이미터 영역(59)의 일부 및 그 사이의 p베이스 영역(58) 위에 설치된 산화막 등의 절연체로 이루어지는 게이트 절연막, 61은 게이트 절연막(60)위에 설치된 폴리실리콘 등의 도전체로 이루어지는 게이트 전극, 62는 게이트 전극(61)과 게이트 절연막(60) 및 n+이미터 영역(59)의 일부를 덮도록 설치된 실리케이트 유리(BPSG)등의 절연체로 이루어지는 층간 절연막, 51은 도 7에서 나타낸 알루미늄 등의 도전체로 이루어지는 이미터 전극으로, 층간 절연막(62)과 p베이스 영역(58) 및 n+이미터 영역(59)의 일부를 덮도록 설치된다. 부호 63은 p+콜렉터층(55)의 다른 쪽 면 위에 설치된 알루미늄 등의 도전체로 이루어지는 콜렉터 전극(제2의 주전극)이다. 또한 게이트 전극(61)의 연장 방향(도 8에 있어서 는 지면 전후 방향)의 단부는 게이트 배선(53)에 접속되어 있다.
또 도 9는 도 7의 IGBT셀(54)의 A-A단면을 나타내는 부분 단면도이며, 비특허문헌 2에 개시되고 있는 테라스 게이트 구조를 가지는 플래너 게이트형 IGBT의 셀 구조이다. 도 9에 있어서, 도 8과 서로 다른 점은, n-층(57)위에 설치되어 있는 테라스 게이트부(65)이며, 그 특징은, 도 8에 나타내는 일반적인 플래너 게이트형 IGBT에 비해 테라스 게이트부(65)의 게이트 절연막(60)이 두꺼운 점이다. 이에 따라 게이트 절연막(60)의 용량이 작아지므로, 귀환 용량이 저감된다. 또한 도 9에 있어서 도 8에서 나타낸 것과 동일한 또는 상당하는 것에 관해서는 동일한 부호를 붙여 설명은 생략한다.
또 도 10a, 도 10b는 도 7의 IGBT셀(54)의 평면도 및 A-A단면을 나타내는 부분 단면도이며, 게이트 동작하지 않는 트렌치(이하, 더미 트렌치라고 한다.)를 갖는 트렌치 게이트형 IGBT의 셀 구조를 나타낸 것으로, 예를 들면 특허문헌 2에 상당하는 것이 기재되어 있다. 또한 도 10a는 이해를 쉽게 하기 위해 이미터 전극(51)을 제거하여 나타내고 있다. 도 10에 있어서, p+콜렉터층(55), n+버퍼층(56), n-층(57), 이미터 전극(51) 및 콜렉터 전극(63)은 도 8에서 나타낸 것과 동일 또는 상당하는 것으로 동일한 부호를 붙여 설명은 생략한다. 부호 66은 n-층(57)위에 설치된 p베이스층(제1도전형의 제4의 반도체층), 67은 p베이스층(66)표면에서 n-층(57)에 도달하도록 설치된 트렌치 게이트이며, 이 트렌치 게이트(67)는, 트렌 치(67a)와 트렌치(67a)의 내면에 설치된 산화막 등의 절연체로 이루어지는 게이트 절연막(67b) 및 게이트 절연막(67b)의 내부를 메우도록 설치된 폴리실리콘 등의 도전체로 이루어지는 게이트 전극(67c)으로 구성되어 있다. 부호 68은 p베이스층(66)표면에서 n-층(57)에 도달하도록 설치된 더미 트렌치이며, 이 더미 트렌치(68)는, 트렌치(68a)와 트렌치(68a)의 내면에 설치된 산화막 등의 절연체로 이루어지는 절연막(68b) 및 절연막(68b)의 내부를 메우도록 설치되고, 이미터 전극(51)과 전기적으로 접속된 폴리실리콘 등의 도전체로 이루어지는 더미 전극(68c)으로 구성되어 있다. 부호 69는 트렌치 게이트(67)의 양측에 인접하여 p베이스층(66)의 표면내에 설치된 n+이미터 영역, 70은 n+이미터 영역(69)의 일부와 트렌치 게이트(67)을 덮도록 설치된 층간 절연막, 51은 도 7에서 나타낸 이미터 전극으로 층간 절연막(70), p베이스층(66), 더미 트렌치(68) 및 n+이미터 영역(69)의 노출 부분을 덮도록 설치된다. 또한 더미 트렌치를 사용하는 것은, 단락시에 IGBT칩(50)에 흐르는 전류가 억제되므로, 단락 내량(SCSOA(Short Circuit Safe Operation Area))의 확보가 가능하여, 대전류화에 대하여 유효하게 기능하는 점에 있다. 또한 게이트 전극(67c)은, 그 단부가 게이트 배선(53)에 접속되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개평8-316479호(제1도)
[특허문헌 2] 일본국 공개특허공보 특개2002-353456호(제1도)
[비특허문헌 1] 트랜지스터 기술 SPECIAL No.85 CQ출판 주식회사 2004년1월 1일 발행 p44(도 3-10)
[비특허문헌 2] 파워 디바이스·파워 IC핸드북 코로나사 1996년 발행 p151(도 6, 28(a))
종래의 전력용 반도체장치인 IGBT는, 상기한 바와 같이 구성되어 있는 것이 있지만, 최근의 IGBT에 대한 대전류화(고내압화) 및 고신뢰성화의 요구에 대하여, 다음과 같은 과제가 현저하게 된다.
IGBT칩(50)에 있어서는, 폴리실리콘 등의 도전체로 형성되는 게이트 전극(61, 67c)의 게이트 저항(도 7에 R로서 나타낸다)을 억제하기 위해, 도 7에서 도시한 바와 같이 이미터 전극(51)을 알루미늄 등의 도전체로 형성되는 게이트 배선(53)으로 단책상으로 분할하도록 설치하고 있다. 그러나 대전류화 및 고신뢰성화에 대응하기 위해, IGBT칩(50)이 탑재되는 IGBT패키지에 있어서는, 이미터 전극(51)에 본딩하는 알루미늄 등의 도전체로 이루어지는 와이어의 수가 증가하는 경향에 있다. 이 때문에 와이어 본딩의 신뢰성을 향상시키기 위해서는, 게이트 배선(53)의 간격을 넓게 하여 단책상으로 설치된 각각의 이미터 전극(51)의 면적을 넓게할 필요가 있지만, 한편 넓게 하면, 전술한 바와 같이 게이트 전극(61, 67c)의 게이트 저항에 큰 차이가 생기게 된다. 구체적으로는 IGBT(54)에 있어서, 게이트 배선(53)에 가까운 위치에서는 게이트 저항이 작아지고, 게이트 배선(53)으로부터 떨어진 위치(예를 들면 게이트 배선간의 중앙위치)에서는 게이트 저항이 커진다. 그 때문에 턴오프 시에, 게이트 배선(53)에 가까운 위치와 떨어진 위치의 IGBT 셀(54)에 공급되는 전류가 언밸런스(이하, 분류 언밸런스라고 한다.)하게 되어, 턴오프 속도가 늦어지는 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 전류가 집중하여 발열함으로써 턴오프 내량, 즉 역 바이어스 안전동작영역(RBSOA(Reverse Biased Safe Operating Area))이 저하하게 된다.
이 게이트 전극(61, 67c)의 게이트 저항을 저감시키는 수단으로서, 게이트 전극(61, 67c)의 재료인 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘을 사용할 수 있다. 그러나 도 8 및 도 9에 나타내는 플래너 게이트형 IGBT의 게이트 전극(61)에 도프 폴리실리콘을 사용했을 경우, 도프된 불순물이 게이트 절연막(60) 및 n-층(57)으로 오토 도프하여, 게이트 리크 특성이나 주내압 리크 특성에 영향을 주게 된다. 또 도 10에 나타내는 트렌치 게이트형 IGBT의 게이트 전극(67c)에 도프 폴리실리콘을 사용했을 경우, 트렌치 게이트의 폭은 매우 좁게 형성되고 있기 때문에, 게이트 전극(67c)의 단면적은 상당히 작아진다. 그 때문에 상기한 바와 같이 게이트 배선(53)의 간격이 넓어질 경우, 게이트 저항이 증대하여 분류 언밸런스가 일어나, 턴오프 내량이 저하하게 된다.
본 발명은, 상기와 같은 과제를 해소하기 위해 행해진 것으로, 게이트 배선(53)의 간격이 넓어지는 경우에 있어서도, 분류 언밸런스를 개선하면서, 대전류화 및 고신뢰성화의 요구에 따른 전력용 반도체장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 전력용 반도체장치는, 제1도전형의 제1의 반도체층의 한쪽 면 위에 설치된 제2도전형의 제2의 반도체층과, 이 제2의 반도체층 위에 설치된 제2도전형의 제3의 반도체층과, 이 제3의 반도체층의 표면내에 선택적으로 설치된 제1도전형의 제1의 반도체 영역과, 이 제1의 반도체 영역의 표면내에 선택적으로 설치된 제2도전형의 제2의 반도체 영역과, 제3의 반도체층과 제1의 반도체 영역 및 제2의 반도체 영역의 일부 위에 설치된 게이트 절연막과, 이 게이트 절연막 위에 설치된 게이트 전극과, 제2의 반도체 영역 위에 설치되어, 상기 제2의 반도체 영역과 전기적으로 접속된 제1의 주전극과, 제1의 반도체층의 다른 쪽 면 위에 설치된 제2의 주전극을 구비하여, 게이트 전극을, 게이트 절연막 위에 설치된 폴리실리콘 막과, 이 폴리실리콘 막 위에 폴리실리콘에 불순물을 도프한 도프 폴리실리콘 막을 설치한 구성으로 한 것이다.
본 발명에 의하면, 게이트 전극을, 게이트 절연막 위에 설치된 폴리실리콘 막위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막을 설치한 구성을 가지고 전력용 반도체장치를 구성했으므로, 게이트 전극의 게이트 저항이 종래에 비해 저감된다. 그 때문에 턴오프 시의 분류 언밸런스가 개선되어, 턴오프 내량의 저하를 초래하지 않는다. 또한 도프 폴리실리콘 막과 게이트 절연막 사이에 불순물이 도프 되지 않는 폴리실리콘 막을 설치했기 때문에, 도프 폴리실리콘 막을 설치함으로써 염려되는 불순물의 게이트 절연막 및 n-층으로의 오토 도프에 의한 게 이트 리크 특성이나 주내압 리크 특성의 영향도 배제할 수 있다. 따라서 대전류화 및 고신뢰성화의 요구에 따른 전력용 반도체장치를 얻을 수 있다.
(실시예 1)
본 발명의 실시예 1에 대하여 설명한다. 도 1은 본 발명의 실시예 1에 따른 전력용 반도체장치인 플래너 게이트형 IGBT의 부분 단면도이며, 도 7에 나타내는 IGBT셀(54)의 A-A단면에 있어서의 셀 구조를 나타낸 것이다. 도 1에 있어서 종래기술에서 나타낸 도 8과 서로 다른 점은, 게이트 전극(1)을, 게이트 절연막(60)위에 설치된 폴리실리콘 막(1a)과, 이 폴리실리콘 막(1a)위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(1b)을 설치한 구성으로 하고, 이 게이트 전극(1)의 연장 방향(도 1에 있어서는 지면 전후 방향)에 있는 단부를 게이트 배선(53)에 접속하고 있는 것이다. 그 밖의 구성에 대해서는 도 8에 나타낸 것과 동일 또는 상당하는 것이기 때문에 동일한 부호를 붙여 설명은 생략한다.
이러한 도 1의 구조에 의하면, 게이트 전극(1)을, 게이트 절연막(60)위에 설치된 폴리실리콘 막(1a)과, 이 폴리실리콘 막(1a)위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(1b)을 설치한 구성으로 했기 때문에, 게이트 전극(1)의 게이트 저항이 종래에 비해 저감된다. 그 때문에 게이트 배선(53)에 가까운 위치의 IGBT셀(54)과 게이트 배선(53)으로부터 떨어진 위치(예를 들면 게이트 배선간의 중앙위치)의 IGBT셀(54)의 게이트 저항의 차이가 작아진다. 따라서 게이트 배선(53)에 가까운 위치와 게이트 배선(53)으로부터 떨어진 위치의 IGBT 셀(54)에 있어서의 턴오프 시의 분류 언밸런스가 개선되어, 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 전류가 집중하여 발열하지 않게 되므로, 턴오프 내량의 저하를 방지할 수 있다.
또 도프 폴리실리콘 막(1b)과 게이트 절연막(60) 사이에 불순물이 도프 되지 않는 폴리실리콘 막(1a)을 설치하고 있기 때문에, 도프 폴리실리콘 막(1b)에 포함되는 불순물이, 게이트 절연막(60) 또는 n-층(57)으로 자연스럽게 확산되는 즉 오토 도프가 억제된다. 이 때문에 오토 도프에 의해 걱정되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향을 배제할 수 있다.
이에 따라 게이트 배선(53)의 간격이 넓어지는 경우라도, 분류 언밸런스의 개선에 의해 턴오프 내량의 저하가 방지되고, 또한 불순물의 오토 도프의 억제에 의해, 염려되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향도 배제할 수 있게 되므로, 대전류화(고내압화) 및 고신뢰성화의 요구에 따른 플래너형 IGBT를 얻을 수 있다.
(실시예 2)
실시예 1에서는, 게이트 전극(1)을, 게이트 절연막(60)위에 설치된 폴리실리콘 막(1a)과, 이 폴리실리콘 막(1a)위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(1b)을 설치한 구성으로 한 것을 나타냈다. 도 2는 실시예 2를 설명하는 부분 확대도로서, 도 1의 게이트 전극(1)의 부분을 확대한 것에 상당한다. 이 실시예 2가 실시예 1과 서로 다른 점은, 도프 폴리실리콘 막(1b)에 포함 되는 불순물에 농도 구배를 갖는 점이다. 구체적으로는, 도 2에 나타내는 불순물 농도분포와 같이, 도프 폴리실리콘 막(1b)의 두께 방향에 불순물 농도구배를 갖게 하고, 도프 폴리실리콘 막(1b)의 상부에서의 불순물 농도를 가장 높게 하여, 두께 방향, 즉 폴리실리콘 막(1a)을 향해 불순물 농도를 감소시키고, 폴리실리콘 막(1b)에 접촉하는 도프 폴리실리콘 막(1b)의 저부에서의 불순물 농도를 더욱 낮게 또는 제로로 하고 있다. 또한 도 8에 나타낸 것과 동일 또는 상당하는 것에 대해서는 동일한 부호를 붙여 설명은 생략한다.
이러한 도 2의 구조에 의하면, 게이트 전극(1)의 저항이 도 2에 나타내는 저항분포와 같이 되며, 도프 폴리실리콘 막(1b)의 상부에 저저항의 영역을 가짐으로써 실시예 1과 마찬가지로 턴오프 내량의 저하를 방지할 수 있다.
또 폴리실리콘 막(1a)과 접촉하는 도프 폴리실리콘 막(1b)의 저부에 있어서, 도프 폴리실리콘 막(1b)의 불순물 농도를 가장 낮게 또는 제로로 하고 있기 때문에, 도프 폴리실리콘 막(1b)에 포함되는 불순물이 게이트 절연막(60) 또는 n-층(57)으로 자연스럽게 확산되는 오토 도프가, 실시예 1에 비해 더욱 억제된다. 이 때문에 오토 도프에 의해 염려되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향을 더욱 배제할 수 있다.
이에 따라 게이트 배선(53)의 간격이 넓어지는 경우라도, 분류 언밸런스의 개선에 의해 턴오프 내량의 저하가 방지되고, 또한 불순물의 오토 도프의 더욱 억제됨에 따라, 염려되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향도 더 욱 배제할 수 있기 되므로, 보다 대전류화(고내압화) 및 고신뢰성화의 요구에 따른 플래너형 IGBT를 얻을 수 있다.
(실시예 3)
실시예 1에서 나타낸 폴리실리콘 막(1a)과 도프 폴리실리콘 막(1b)으로 이루어지는 게이트 전극(1)은, 도 9에서 나타낸 테라스 게이트 구조를 가지는 플래너 게이트형 IGBT에도 응용가능하다. 도 3은 본 발명의 실시예 3에 따른 전력용 반도체장치인 테라스 게이트 구조를 가진 플래너 게이트형 IGBT의 부분 단면도로서, 도 7에 나타내는 IGBT셀(54)의 A-A단면에 있어서의 셀 구조를 나타낸 것이다. 도 3에 있어서 종래기술에서 나타낸 도 9와 서로 다른 점은, 테라스 게이트부(65)에 있어서, 게이트 전극(2)을, 게이트 절연막(60)위에 설치한 폴리실리콘 막(2a)과, 이 폴리실리콘 막(2a)위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(2b)을 설치한 구성으로 한 점이다. 또한 게이트 전극(2)의 연장 방향(도 3에 있어서는 지면전후 방향)에 있는 단부는 게이트 배선(53)에 접속되어 있다. 그 밖의 구조에 관해서는 도 8 및 도 9에 나타낸 것과 동일 또는 상당하는 것이기 때문에 동일 부호를 붙여 설명은 생략한다.
이러한 도 3의 구조에 의하면, 테라스 게이트부(65)에 있어서, 게이트 전극(2)을, 게이트 절연막(60)위에 설치한 폴리실리콘 막(2a)과, 이 폴리실리콘 막(2a)위에, 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(2b)을 설치한 구성으로 했기 때문에, 게이트 전극(2)의 게이트 저항이 종래에 비해 저감된다. 그 때문에 실시예 1과 마찬가지로 턴오프 내량의 저하를 방지할 수 있다.
또 실시예 1과 마찬가지로, 도프 폴리실리콘 막(2b)에 포함되는 불순물이 게이트 절연막(60) 또는 n-층(57)으로 자연히 확산되는 오토 도프가 억제된다. 이 때문에 오토 도프에 의해 염려되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향을 배제할 수 있다.
이에 따라 게이트 배선(53)의 간격이 넓어지는 경우라도, 분류 언밸런스의 개선에 의해 턴오프 내량의 저하가 방지되고, 또한 불순물의 오토 도프의 억제에 의해, 염려되는 게이트 리크 특성이나 주내압 리크 특성에 대한 영향도 더욱 배제할 수 있기 때문에, 보다 대전류화(고내압화) 및 고신뢰성화의 요구에 따른 플래너형 IGBT를 얻을 수 있다.
(실시예 4)
실시예 3에서는, 테라스 게이트부(65)에 있어서, 게이트 전극(2)을, 게이트 절연막(60)위에 설치한 폴리실리콘 막(2a)과, 이 폴리실리콘 막(2a)위에 폴리실리콘에 불순물을 도프하여 저저항화한 도프 폴리실리콘 막(2b)을 설치한 구성으로 한 것을 나타냈지만, 도프 폴리실리콘 막(2b)에 실시예 2와 같이 불순물 농도구배를 갖도록 해도 된다. 이 경우 실시예 2와 같이, 턴오프 내량의 저하의 방지에 덧붙여서, 도프 폴리실리콘 막(2b)에 포함되는 불순물의 게이트 절연막(60) 또는 n-층(57)으로의 오토 도프가 더욱 억제되므로, 오토 도프에 의해 염려되는 IGBT의 게이트 리크 특성이나 주내압 리크 특성에 대한 영향을 더욱 배제할 수 있기 때문에, 보다 대전류화 및 고신뢰성화의 요구에 따른 플래너 게이트형 IGBT를 얻을 수 있다.
(실시예 5)
본 발명의 실시예 5에 대하여 설명한다. 도 4a, 도 4b는 도 7에 나타내는 IGBT셀(54)의 평면도 및 A-A단면을 나타내는 부분 단면도로서, 본 발명의 실시예 5에 따른 전력용 반도체장치인 더미 트렌치를 가지는 트렌치 게이트형 IGBT의 셀 구조를 도시한 것이다. 또한 도 4a는 이해해 쉽게 하기 위해 이미터 전극(51)을 제거하여 도시하고 있다. 도 4에 있어서, p+콜렉터층(55)(제1도전형의 제1의 반도체층), n+버퍼층(56)(제2도전형의 제2의 반도체층), n-층(57)(제2도전형의 제3의 반도체층), 이미터 전극(51)(제1의 주전극), 콜렉터 전극(63)(제2의 주전극), p베이스층(66)(제1도전형의 제4의 반도체층) 및 더미 트렌치(68)(트렌치(68a), 절연막(68b), 더미 전극(68c))는, 도 10에서 나타낸 것과 동일 또는 상당하는 것이며 동일 부호를 붙여 설명은 생략한다. 3 및 4는 근접하여 설치되고, 나란히 설치된 2개의 트렌치 게이트이며, p베이스층(66)표면에서 n-층(57)에 도달하도록 설치된다. 이 2개의 트렌치 게이트 3 및 4는, 각각 트렌치(3a, 4a)와 트렌치(3a, 4a)의 내면에 설치된 산화막 등의 절연체로 이루어지는 게이트 절연막(3b, 4b) 및 게이트 절연막(3b, 4b)내부를 메우도록 설치된 폴리실리콘등의 도전체로 이루어지는 게이트 전극(3c, 4c)으로 구성되어 있다. 부호 6은 2개의 트렌치 게이트 3 및 4의 각각의 한쪽에만 인접하여 p베이스층(66)의 표면내에 설치된 n+이미터 영역(제2도전형의 제1의 반도체 영역)이다. 도 4에 있어서는, 2개의 트렌치 게이트 3 및 4를 최대한 근 접하여 배치하도록 하기 위해, n+이미터 영역(6)은 2개의 트렌치 게이트 3 및 4의 양쪽 외측에 설치하고 있다. 부호 7은 n+이미터 영역(6)의 일부와 2개의 트렌치 게이트 3 및 4를 덮도록 설치된 층간 절연막, 51은 도 7에서 나타낸 이미터 전극이며, 층간 절연막(7), p베이스층(66), 더미 트렌치(68) 및 n+이미터 영역(6)의 노출부를 덮도록 설치된다. 또한 게이트 전극(3c, 4c)은, 그 연장 방향(도 4a에 있어서는 지면 상하방향, 도 4b에 있어서는 지면 전후 방향)에 있는 단부에서 게이트 배선(53)에 접속되어 있다.
이러한 도 4의 구조에 의하면, 서로 근접하여 설치되고, 나란히 설치된 2개의 트렌치 게이트 3 및 4의 각각 한쪽에만 인접하여, p베이스층(66)표면내에 n+이미터 영역(6)을 설치했기 때문에, 2개의 트렌치 게이트 3 및 4로 하나의 트렌치 게이트와 같이 동작하여, 게이트 전극의 단면적이 실질적으로 증가하므로, 보다 구체적으로는, 게이트 전극의 단면적이 트렌치 게이트(3)의 게이트 전극(3c)의 단면적과 트렌치 게이트(4)의 게이트 전극(4c)의 단면적의 합이 되어 증가(여기에서는 종래에 비해서 약 2배가 된다)하므로, 게이트 저항이 종래에 비해 저감된다. 이 때문에 게이트 배선(53)에 가까운 위치의 IGBT셀(54)과 게이트 배선(53)으로부터 떨어진 위치(예를 들면 게이트 배선간의 중앙위치)의 IGBT셀(54)의 게이트 저항의 차이가 작아진다. 따라서 게이트 배선(53)에 가까운 위치와 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 있어서의 턴오프 시의 분류 언밸런스가 개선되어, 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 전류가 집중하여 발열하지 않게 되므로, 턴오프 내량의 저하를 방지할 수 있다.
또 2개의 트렌치 게이트 3 및 4의 각각에는, 한쪽에만 인접하여 n+이미터 영역(6)을 설치하고 있으므로, 턴온 시에 있어서 n채널이 한쪽에만 형성된다. 따라서 단락시의 전류손실을 낮게 억제할 수 있기 때문에, 더미 트렌치(68)가 없는 경우라도, 단락 내량의 확보가 가능하게 된다. 또한 더미 트렌치(68)를 설치함으로써 단락 내량은 더욱 향상한다.
이에 따라 게이트 배선(53)의 간격이 넓어지는 경우에도, 분류 언밸런스의 개선에 의해 턴오프 내량의 저하가 방지되므로, 대전류화 및 고신뢰성화의 요구에 따른 트렌치 게이트형 IGBT를 얻을 수 있다. 또한 더미 트렌치를 설치함으로써 단락 내량이 더욱 향상되므로, 보다 대전류화 및 고신뢰성화의 요구에 따른 트렌치 게이트형 IGBT를 얻을 수 있다.
(실시예 6)
본 발명의 실시예 6에 대하여 설명한다. 도 5a, 도 5b는 도 7에 나타내는 IGBT셀(54)의 평면도 및 A-A단면을 나타내는 부분 단면도이며, 본 발명의 실시예 6에 따른 전력용 반도체장치인 트렌치 게이트형 IGBT의 셀 구조를 나타낸 것이다. 또한 도 5a는 이해를 쉽게 하기 위해 이미터 전극(51)을 제거하여 나타내고 있다. 도 5에 있어서, p+콜렉터층(55)(제1도전형의 제1의 반도체층), n+버퍼층(56)(제2도전형의 제2의 반도체층), n-층(57)(제2도전형의 제3의 반도체층), 이미터 전극 (51)(제1의 주전극), 콜렉터 전극(63)(제2의 주전극), p베이스층(66)(제1도전형의 제4의 반도체층)은, 도 10에서 나타낸 것과 동일 또는 상당하는 것으로 동일 부호를 붙여 설명은 생략한다. 부호 8은 p베이스층(66)표면에서 n-층(57)에 도달하도록 설치된 트렌치 게이트이며, 이 트렌치 게이트(8)는 트렌치(8a)와 트렌치(8a)의 내면에 설치된 산화막 등의 절연체로 이루어지는 게이트 절연막(8b) 및 게이트 절연막(8b)내부를 메우도록 설치된 폴리실리콘 등의 도전체로 이루어지는 게이트 전극(8c)으로 구성되어 있다. 9는 트렌치 게이트(8)의 한 쪽에만 인접하여 p베이스층(66)의 표면내에 설치된 n+이미터 영역(제2도전형의 제1의 반도체 영역), 10은 n+이미터 영역(9)의 일부와 트렌치 게이트(8)를 덮도록 설치된 층간 절연막, 51은 도 7에서 나타낸 이미터 전극이며, 층간 절연막(10), p베이스층(66) 및 n+이미터 영역(9)의 노출부를 덮도록 설치된다. 또한 게이트 전극(8c)은, 그 연장 방향(도 5a에 있어서는 지면 상하방향, 도 5b에 있어서는 지면 전후 방향)에 있는 단부에서 게이트 배선(53)에 접속되어 있다.
이러한 도 5의 구조에 의하면, 트렌치 게이트(8)의 한쪽에만 인접하여 p베이스층(66)의 표면내에 n+이미터 영역(9)을 설치했기 때문에, 트렌치 게이트(8)에 공급되는 전류가 종래에 비해 저감되므로, 트렌치 게이트(8)의 게이트 전극(8c)의 실효적인 단면적이 커지고, 트렌치 게이트(8)의 게이트 저항은 종래에 비해 저감된다. 그 때문에 게이트 배선(53)에 가까운 위치의 IGBT셀(54)과 게이트 배선(53)으 로부터 떨어진 위치(예를 들면 게이트 배선간의 중앙위치)의 IGBT셀(54)의 게이트 저항의 차이가 작아진다. 따라서 게이트 배선(53)에 가까운 위치와 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 있어서의 턴오프 시의 분류 언밸런스가 개선되어, 게이트 배선(53)으로부터 떨어진 위치의 IGBT셀(54)에 전류가 집중하여 발열하지 않게 되므로, 턴오프 내량의 저하를 방지할 수 있다.
또 트렌치 게이트(8)의 한쪽에만 인접하여 n+이미터 영역(9)을 설치하고 있기 때문에, 턴온 시에 있어서 n채널이 한쪽에만 형성된다. 따라서 단락시의 전류손실을 낮게 억제할 수 있기 때문에, 단락 내량의 확보가 가능하게 된다. 또한 실시예 5에서 나타낸 더미 트렌치(68)를 설치함으로써 단락 내량의 향상이 더욱 가능하게 된다.
이에 따라 게이트 배선(53)의 간격이 넓어지는 경우라도, 분류 언밸런스의 개선에 의해 턴오프 내량의 저하가 방지되므로, 대전류화 및 고신뢰성화의 요구에 따른 트렌치 게이트형 IGBT를 얻을 수 있다. 또한 더미 트렌치를 설치함으로써 단락 내량이 더욱 향상되므로, 보다 대전류화 및 고신뢰성화의 요구에 따른 트렌치 게이트형 IGBT를 얻을 수 있다.
(실시예 7)
실시예 6에서는, 트렌치 게이트(8)의 한쪽에만 인접하여 p베이스층(66)의 표면내에 n+이미터 영역(9)을 설치한 것을 나타냈지만, n+이미터 영역(9)은 트렌치 게이트(8)의 한쪽에만 설치되어 있으면 실시예 6과 동등한 효과를 얻을 수 있다. 예 를 들면 도 6에 나타내는 바와 같이, n+이미터 영역(9)을 소정의 길이를 가지는 제1의 n+이미터 영역(9a)과 제2의 n+이미터 영역(9b)으로서, 트렌치 게이트(8)의 연장 방향(도 6a에 있어서는 지면 상하방향, 도 6b 및 도 6c에 있어서는 지면 전후 방향)에 인접하여 p베이스층(66)의 표면내에 교대로 설치해도 된다. 또한 도 6에 있어서, 도 6a는 도 7에 나타내는 IGBT셀(54)의 평면도이며, 도 6b 및 도 6c는 도 6a에 있어서의 B-B단면 및 C-C단면을 나타내는 부분 단면도이다. 또 도 6에 있어서 실시예 6의 도 5와 동일 또는 상당하는 것에 관해서는 동일 부호를 붙여 설명은 생략한다.
도 1은 본 발명의 실시예 1에 따른 전력용 반도체장치인 플래너 게이트형 IGBT의 부분 단면도이다.
도 2는 본 발명의 실시예 2에 따른 전력용 반도체장치인 플래너 게이트형 IGBT의 부분 확대도이다.
도 3은 본 발명의 실시예 3에 따른 전력용 반도체장치인 플래너 게이트형 IGBT의 부분 단면도이다.
도 4는 본 발명의 실시예 5에 따른 전력용 반도체장치인 트렌치 게이트형 IGBT의 평면도 및 부분 단면도이다.
도 5는 본 발명의 실시예 6에 따른 전력용 반도체장치인 트렌치 게이트형 IGBT의 평면도 및 부분 단면도이다.
도 6은 본 발명의 실시예 7에 따른 전력용 반도체장치인 트렌치 게이트형 IGBT의 평면도 및 부분 단면도이다.
도 7은 종래의 전력용 반도체장치인 IGBT칩을 나타내는 평면도이다.
도 8은 종래의 전력용 반도체장치인 플래너 게이트형 IGBT의 부분 단면도이다.
도 9는 종래의 전력용 반도체장치인 테라스 게이트 구조를 가지는 플래너 게이트형 IGBT의 부분 단면도이다.
도 10은 종래의 전력용 반도체장치인 더미 트렌치 구조를 구비한 트렌치 게이트형 IGBT의 부분 단면도이다.
[부호의 설명]
1 : 게이트 전극 1a : 폴리실리콘 막
1b : 도프 폴리실리콘 막 50 : IGBT칩
51 : 이미터 전극 52 : 게이트 패드
53 : 게이트 배선 54 : IGBT셀
55 : p+콜렉터층 56 : n+버퍼층
57 : n-층 58 : p베이스 영역
59 : n+이미터 영역 60 : 게이트 절연막
61 : 게이트 전극 62 : 층간 절연막
63 : 콜렉터 전극

Claims (3)

  1. 제1도전형의 제1의 반도체층과,
    상기 제1의 반도체층의 한쪽 면 위에 설치된 제2도전형의 제2의 반도체층과,
    상기 제2의 반도체층 위에 설치된 제2도전형의 제3의 반도체층과,
    상기 제3의 반도체층 위에 설치된 제1도전형의 제4의 반도체층과,
    상기 제4의 반도체층의 표면에서 상기 제3의 반도체층내로 그 저부가 도달하도록 하여, 서로 근접하여 설치되고, 나란히 설치된 트렌치와, 이 트렌치의 내면에 설치된 게이트 절연막과, 이 게이트 절연막의 내부를 메우도록 설치된 게이트 전극으로 이루어지는 2개의 트렌치 게이트와,
    상기 2개의 트렌치 게이트의 각각의 한쪽에만 인접하여, 상기 제4의 반도체층의 표면내에 설치된 제2도전형의 제1의 반도체 영역과,
    상기 제4의 반도체층 위에 설치되고, 상기 제1의 반도체 영역과 전기적으로 접속된 제1의 주전극과,
    상기 제4의 반도체층의 표면에서 상기 제3의 반도체층내로 그 저부가 도달하도록 설치된, 트렌치와, 이 트렌치의 내면에 설치된 절연막과, 이 절연막의 내부를 메우도록 설치되어 상기 제1의 주전극과 전기적으로 접속된 더미 전극으로 이루어지는 더미 트렌치와,
    상기 제1의 반도체층의 다른 쪽 면 위에 설치된 제2의 주전극을 구비한 것을 특징으로 하는 전력용 반도체장치.
  2. 제1도전형의 제1의 반도체층과,
    상기 제1의 반도체층의 한쪽 면 위에 설치된 제2도전형의 제2의 반도체층과,
    상기 제2의 반도체층 위에 설치된 제2도전형의 제3의 반도체층과,
    상기 제3의 반도체층 위에 설치된 제1도전형의 제4의 반도체층과,
    상기 제4의 반도체층의 표면에서 상기 제3의 반도체층내로 그 저부가 도달하도록 설치된 트렌치와, 이 트렌치의 내면에 설치된 게이트 절연막과, 이 게이트 절연막의 내부를 메우도록 설치된 게이트 전극으로 이루어지는 트렌치 게이트와,
    상기 트렌치 게이트의 한쪽에만 인접하여 상기 제4의 반도체층의 표면내에 설치된 제2도전형의 제1의 반도체 영역과,
    상기 제4의 반도체층 위에 설치되고, 상기 제1의 반도체 영역과 전기적으로 접속된 제1의 주전극과,
    상기 제4의 반도체층의 표면에서 상기 제3의 반도체층내로 그 저부가 도달하도록 설치된 트렌치와, 이 트렌치의 내면에 설치된 절연막과, 이 절연막의 내부를 메우도록 설치되어 상기 제1의 주전극과 전기적으로 접속된 더미 전극으로 이루어지는 더미 트렌치와,
    상기 제1의 반도체층의 다른 쪽 면 위에 설치된 제2의 주전극을 구비한 것을 특징으로 하는 전력용 반도체장치.
  3. 제 2항에 있어서,
    상기 제1의 반도체 영역은, 상기 트렌치 게이트의 연장 방향으로 소정의 길이를 가지고, 상기 연장 방향에 대하여 교대로 설치한 것을 특징으로 하는 전력용 반도체장치.
KR1020070070999A 2006-09-29 2007-07-16 전력용 반도체장치 KR100882226B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00267137 2006-09-29
JP2006267137A JP5128100B2 (ja) 2006-09-29 2006-09-29 電力用半導体装置

Publications (2)

Publication Number Publication Date
KR20080029767A KR20080029767A (ko) 2008-04-03
KR100882226B1 true KR100882226B1 (ko) 2009-02-06

Family

ID=38573170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070999A KR100882226B1 (ko) 2006-09-29 2007-07-16 전력용 반도체장치

Country Status (4)

Country Link
US (1) US7888733B2 (ko)
EP (2) EP2731142A3 (ko)
JP (1) JP5128100B2 (ko)
KR (1) KR100882226B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500010B2 (en) * 2005-04-07 2009-03-03 Jeffrey Paul Harrang Adaptive file delivery system and method
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP6190206B2 (ja) 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
CN106711204B (zh) * 2015-11-12 2021-01-22 上海联星电子有限公司 Igbt器件及其制作方法
CN106784019B (zh) * 2016-12-20 2020-06-05 西安电子科技大学 一种Ge基固态等离子体PiN二极管及其制备方法
CN108417621A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167716A (ja) * 1994-12-14 1996-06-25 Toshiba Corp 半導体装置及びその製造方法
KR960026962A (ko) * 1994-12-13 1996-07-22 기다오까 다까시 절연 게이트형 반도체 장치 및 그의 제조방법
KR960036120A (ko) * 1995-03-14 1996-10-28 기다오까 다까시 절연게이트형 반도체장치 및 그 제조방법
KR970072199A (ko) * 1996-04-11 1997-11-07 기따오까 다까시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
JPH10150193A (ja) 1996-09-17 1998-06-02 Toshiba Corp 高耐圧半導体装置
JPH10150004A (ja) 1996-11-20 1998-06-02 Toshiba Corp 半導体装置及びその製造方法
KR19980071863A (ko) * 1997-02-28 1998-10-26 클레버터 레슬리 씨. 집적 파워 소자를 가진 집적 광기전 스위치
JPH11274484A (ja) 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2001177093A (ja) * 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP2001203356A (ja) * 2000-01-20 2001-07-27 Toshiba Corp 半導体装置
KR20020077659A (ko) * 2001-04-05 2002-10-12 가부시끼가이샤 도시바 전력용 반도체장치
KR20020082482A (ko) * 2000-11-17 2002-10-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법
KR20020095110A (ko) * 2001-06-11 2002-12-20 가부시끼가이샤 도시바 리서프층을 갖춘 전력용 반도체장치 및 그 제조방법
US6700159B2 (en) 2001-06-27 2004-03-02 Renesas Technology Corp. Semiconductor device comprising trench-isolated transistors
KR20040065224A (ko) * 2001-11-16 2004-07-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트렌치 게이트 반도체 디바이스 및 이의 제조 방법
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP2005259779A (ja) * 2004-03-09 2005-09-22 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
JPH04127574A (ja) * 1990-09-19 1992-04-28 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
JP2647748B2 (ja) * 1990-12-26 1997-08-27 日本ビクター株式会社 Ｍｉｓトランジスタ
JP3227825B2 (ja) * 1991-10-24 2001-11-12 富士電機株式会社 電力用半導体素子およびその製造方法
JP3316027B2 (ja) * 1993-03-16 2002-08-19 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JPH1093077A (ja) 1996-09-19 1998-04-10 Sony Corp 半導体装置とその製造方法
DE19705276A1 (de) 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
JP2000183340A (ja) * 1998-12-15 2000-06-30 Fuji Electric Co Ltd 半導体装置およびその駆動方法
JP4830184B2 (ja) * 1999-08-04 2011-12-07 富士電機株式会社 半導体装置の製造方法
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP2000277749A (ja) * 2000-01-01 2000-10-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US6445037B1 (en) * 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP4566470B2 (ja) 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026962A (ko) * 1994-12-13 1996-07-22 기다오까 다까시 절연 게이트형 반도체 장치 및 그의 제조방법
JPH08167716A (ja) * 1994-12-14 1996-06-25 Toshiba Corp 半導体装置及びその製造方法
KR960036120A (ko) * 1995-03-14 1996-10-28 기다오까 다까시 절연게이트형 반도체장치 및 그 제조방법
KR970072199A (ko) * 1996-04-11 1997-11-07 기따오까 다까시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
JPH10150193A (ja) 1996-09-17 1998-06-02 Toshiba Corp 高耐圧半導体装置
JPH10150004A (ja) 1996-11-20 1998-06-02 Toshiba Corp 半導体装置及びその製造方法
KR19980071863A (ko) * 1997-02-28 1998-10-26 클레버터 레슬리 씨. 집적 파워 소자를 가진 집적 광기전 스위치
JPH11274484A (ja) 1998-03-23 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP2001177093A (ja) * 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP2001203356A (ja) * 2000-01-20 2001-07-27 Toshiba Corp 半導体装置
KR20020082482A (ko) * 2000-11-17 2002-10-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법
KR20020077659A (ko) * 2001-04-05 2002-10-12 가부시끼가이샤 도시바 전력용 반도체장치
KR20020095110A (ko) * 2001-06-11 2002-12-20 가부시끼가이샤 도시바 리서프층을 갖춘 전력용 반도체장치 및 그 제조방법
US6700159B2 (en) 2001-06-27 2004-03-02 Renesas Technology Corp. Semiconductor device comprising trench-isolated transistors
KR20040065224A (ko) * 2001-11-16 2004-07-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트렌치 게이트 반도체 디바이스 및 이의 제조 방법
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP2005259779A (ja) * 2004-03-09 2005-09-22 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008091373A (ja) 2008-04-17
US7888733B2 (en) 2011-02-15
EP1906453A3 (en) 2013-07-10
JP5128100B2 (ja) 2013-01-23
EP2731142A2 (en) 2014-05-14
EP2731142A3 (en) 2016-07-20
EP1906453B1 (en) 2016-03-09
EP1906453A2 (en) 2008-04-02
US20080079069A1 (en) 2008-04-03
KR20080029767A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
KR100882226B1 (ko) 전력용 반도체장치
US11749675B2 (en) Semiconductor device
EP1306905B1 (en) Lateral power MOSFET
CN103367359B (zh) 包括功率晶体管单元和连接线的集成电路
KR101779230B1 (ko) 전력 반도체 디바이스
JP2012064899A (ja) 半導体装置およびその製造方法
JP7327672B2 (ja) 半導体装置
US20130221402A1 (en) Insulated gate bipolar transistor
JP5957171B2 (ja) 半導体装置及びその製造方法
JP2018006360A (ja) 半導体装置
JP4764998B2 (ja) 半導体装置
JP3505220B2 (ja) 絶縁ゲート型半導体装置
US11569373B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7158317B2 (ja) 半導体装置
JP2010062331A (ja) 電力用半導体装置
JP2012142628A (ja) 電力用半導体装置
US20100001315A1 (en) Semiconductor device
US20230088792A1 (en) Semiconductor device
KR102472577B1 (ko) 반도체 장치
US11257937B2 (en) Semiconductor device
JP7256771B2 (ja) 半導体装置
CN116998020A (zh) 半导体装置
US20180286955A1 (en) Semiconductor device
KR20230128846A (ko) 전력 반도체 소자 및 전력 반도체 칩
JP2022018931A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10