JP2008091373A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2008091373A
JP2008091373A JP2006267137A JP2006267137A JP2008091373A JP 2008091373 A JP2008091373 A JP 2008091373A JP 2006267137 A JP2006267137 A JP 2006267137A JP 2006267137 A JP2006267137 A JP 2006267137A JP 2008091373 A JP2008091373 A JP 2008091373A
Authority
JP
Japan
Prior art keywords
semiconductor layer
gate
trench
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006267137A
Other languages
English (en)
Other versions
JP5128100B2 (ja
Inventor
Eisuke Suekawa
英介 末川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006267137A priority Critical patent/JP5128100B2/ja
Priority to EP07008113.8A priority patent/EP1906453B1/en
Priority to EP14150497.7A priority patent/EP2731142A3/en
Priority to US11/747,503 priority patent/US7888733B2/en
Priority to KR1020070070999A priority patent/KR100882226B1/ko
Publication of JP2008091373A publication Critical patent/JP2008091373A/ja
Application granted granted Critical
Publication of JP5128100B2 publication Critical patent/JP5128100B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

【課題】 ゲート配線の間隔が広くなるような場合においても、大電流化及び高信頼性化の要求に応える電力用半導体装置を提供する。
【解決手段】 ｐ＋コレクタ層５５上面に設けられたｎ＋バッファ層５６と、このｎ＋バッファ層５６上に設けられたｎ−層５７と、このｎ−層５７の表面内に選択的に設けられたｐベース領域５８と、このｐベース領域５８の表面内に選択的に設けられたｎ＋エミッタ領域５９と、ｎ−層５７とｐベース領域５８及びｎ＋エミッタ領域５９の一部の上に設けられたゲート絶縁膜６０と、このゲート絶縁膜６０上に設けられたポリシリコン膜１ａとこのポリシリコン膜１ａ上に設けられ不純物がドープされたドープポリシリコン膜からなるゲート電極１と、ｐベース領域５８上に設けられかつｎ＋エミッタ領域５９と電気的に接続されたエミッタ電極と、ｐ＋コレクタ層下面に設けられたコレクタ電極を備えたことを特徴とする。
【選択図】 図１

Description

この発明は、ＭＯＳゲート構造を有する電力用半導体装置に関するもので、特にインバータなどの電力の変換や制御に用いられる絶縁ゲート型バイポーラトランジスタに関するものである。
近年、インバータなどの電力の変換や制御に用いられる電力用半導体装置として絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴ（Insulated Gate Bipolar Transistor）という。）が多く利用されている。そしてこのＩＧＢＴにおいては、より大電流化（高耐圧化）及び高信頼性化の要求が高まっている。
図７は、例えば特許文献１に示されているＩＧＢＴチップの平面図である。図７におけるＩＧＢＴチップ５０おいて、５１はエミッタ電極（第１の主電極）、５２はエミッタ電極５１の周縁の一部に設けられた凹部に形成されたゲートパッド、５３はゲートパッド５２からエミッタ電極５１の周囲及び面内に延設され、エミッタ電極５１を短冊状に分割するように設けられたゲート配線である。そしてゲート配線５３の間には色々なセル構造のＩＧＢＴセル５４が設けられている。
例えば図８は図７のＩＧＢＴセル５４のＡ−Ａ断面を示す部分断面図であり、非特許文献１に示されている一般的なプレーナゲート型ＩＧＢＴのセル構造である。図８において、５５は半導体基板からなるｐ＋コレクタ層（第１導電型の第１の半導体層）、５６はｐ＋コレクタ層５５の一方面上に設けられたｎ＋バッファ層（第２導電型の第２の半導体層）、５７はｎ＋バッファ層５６上に設けられたｎ−層（第２導電型の第３の半導体層）、５８はｎ−層５７の表面内に選択的に設けられたｐベース領域（第１導電型の第１の半導体領域）、５９はｐベース領域５８の表面内に選択的に設けられたｎ＋エミッタ領域（第２導電型の第２の半導体領域）、６０はｎ−層５７とｎ＋エミッタ領域５９の一部及びその間のｐベース領域５８の上に設けられた酸化膜等の絶縁体からなるゲート絶縁膜、６１はゲート絶縁膜６０上に設けられたポリシリコン等の導電体からなるゲート電極、６２はゲート電極６１とゲート絶縁膜６０及びｎ＋エミッタ領域５９の一部を覆うように設けられたシリケートガラス（ＢＰＳＧ）等の絶縁体からなる層間絶縁膜、５１は図７で示したアルミニウム等の導電体からなるエミッタ電極で、層間絶縁膜６２とｐベース領域５８及びｎ＋エミッタ領域５９の一部を覆うように設けられている。６３はｐ＋コレクタ層５５の他方面上に設けられたアルミニウム等の導電体からなるコレクタ電極（第２の主電極）である。なおゲート電極６１の延設方向（図８においては紙面前後方向）の端部はゲート配線５３に接続されている。
また図９は図７のＩＧＢＴセル５４のＡ−Ａ断面を示す部分断面図であり、非特許文献２に示されているテラスゲート構造を有するプレーナゲート型ＩＧＢＴのセル構造である。図９において、図８と相違する点は、ｎ−層５７上に設けられているテラスゲート部６５であり、その特徴は、図８に示す一般的なプレーナゲート型ＩＧＢＴに比してテラスゲート部６５のゲート絶縁膜６０が厚いことである。これによりゲート絶縁膜６０の容量が小さくなるため、帰還容量が低減される。なお図９において図８で示したものと同じ又は相当するものについては同じ符号を付して説明は省略する。
また図１０（ａ），（ｂ）は図７のＩＧＢＴセル５４の平面図及びＡ−Ａ断面を示す部分断面図であり、ゲート動作しないトレンチ（以下、ダミートレンチという。）を有するトレンチゲート型ＩＧＢＴのセル構造を示したもので、例えば特許文献２に相当するものが記載されている。なお図１０（ａ）は理解し易くするためにエミッタ電極５１を除いたものを示してある。図１０において、ｐ＋コレクタ層５５、ｎ＋バッファ層５６、ｎ−層５７、エミッタ電極５１及びコレクタ電極６３は図８で示したものと同じ又は相当するものであり同じ符号を付して説明は省略する。６６はｎ−層５７上に設けられたｐベース層（第１導電型の第４の半導体層）、６７はｐベース層６６表面からｎ−層５７に達するように設けられたトレンチゲートであり、このトレンチゲート６７は、トレンチ６７ａとトレンチ６７ａの内面に設けられた酸化膜などの絶縁体からなるゲート絶縁膜６７ｂ及びゲート絶縁膜６７ｂ内部を埋めるように設けられたポリシリコンなどの導電体からなるゲート電極６７ｃから構成されている。６８はｐベース層６６表面からｎ−層５７に達するように設けられたダミートレンチであり、このダミートレンチ６８は、トレンチ６８ａとトレンチ６８ａの内面に設けられた酸化膜などの絶縁体からなる絶縁膜６８ｂ及び絶縁膜６８ｂ内部を埋めるように設けられかつエミッタ電極５１と電気的に接続されたポリシリコンなどの導電体からなるダミー電極６８ｃから構成されている。６９はトレンチゲート６７の両側に隣接してｐベース層６６の表面内に設けられたｎ＋エミッタ領域、７０はｎ＋エミッタ領域６９の一部とトレンチゲート６７を覆うように設けられた層間絶縁膜、５１は図７で示したエミッタ電極であり層間絶縁膜７０，ｐベース層６６、ダミートレンチ６８及びｎ＋エミッタ領域６９の露出部分を覆うように設けられている。なおダミートレンチを用いるのは、短絡時にＩＧＢＴチップ５０に流れる電流が抑制されるので、短絡耐量（ＳＣＳＯＡ（Short Circuit Safe Operation Area））の確保が可能であり、大電流化に対して有効に機能する点にある。なおゲート電極６７ｃは、その端部がゲート配線５３に接続されている。
特開平８−３１６４７９号公報（第１図） 特開２００２−３５３４５６号公報（第１図） トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．８５ ＣＱ出版株式会社 ２００４年１月１日発行 ｐ４４（図３−１０） パワーデバイス・パワーＩＣハンドブック コロナ社 １９９６年発行 ｐ１５１（図６．２８（ａ））
従来の電力用半導体装置であるＩＧＢＴは、上述したように構成されているのであるが、昨今のＩＧＢＴに対する大電流化（高耐圧化）及び高信頼性化の要求に対して、次のような課題が顕著になっている。
ＩＧＢＴチップ５０においては、ポリシリコン等の導電体で形成されるゲート電極６１，６７ｃのゲート抵抗（図７にＲとして示す。）を抑えるために、図７で示したようにエミッタ電極５１をアルミニウム等の導電体で形成されるゲート配線５３で短冊状に分割するように設けている。しかしながら大電流化及び高信頼性化への対応として、ＩＧＢＴチップ５０が搭載されるＩＧＢＴパッケージにおいては、エミッタ電極５１にボンディングするアルミニウム等の導電体からなるワイヤの数が増加する傾向にある。このためワイヤボンディングの信頼性を向上させるためには、ゲート配線５３の間隔を広くして短冊状に設けられた各々のエミッタ電極５１の面積を広くする必要があるが、反って広くすると、前述したようにゲート電極６１，６７ｃのゲート抵抗に大きな差異が生じてしまう。具体的にはＩＧＢＴセル５４において、ゲート配線５３に近い位置ではゲート抵抗が小さくなり、ゲート配線５３から離れた位置（例えばゲート配線間の中央位置）ではゲート抵抗が大きくなる。そのためターンオフ時に、ゲート配線５３に近い位置と離れた位置のＩＧＢＴセル５４に供給される電流がアンバランス（以下、分流アンバランスという。）になり、ターンオフ速度が遅くなるゲート配線５３から離れた位置のＩＧＢＴセル５４に電流が集中し発熱することによりターンオフ耐量、即ち逆バイアス安全動作領域（ＲＢＳＯＡ（Reverse Biased Safe Operating Area））が低下してしまう。
このゲート電極６１，６７ｃのゲート抵抗を低減させる手段として、ゲート電極６１，６７ｃの材料であるポリシリコンに不純物をドープして低抵抗化したドープポリシリコンを用いることが考えられる。しかしながら図８及び図９に示すプレーナゲート型ＩＧＢＴのゲート電極６１にドープポリシリコンを用いた場合、ドープした不純物がゲート絶縁膜６０及びｎ−層５７にオートドープしてゲートリーク特性や主耐圧リーク特性に影響を与えてしまう。また図１０に示すトレンチゲート型ＩＧＢＴのゲート電極６７ｃにドープポリシリコンを用いた場合、トレンチゲートの幅は非常に狭く形成されているので、ゲート電極６７ｃの断面積は非常に小さくなる。そのため、上述したようにゲート配線５３の間隔が広くなるような場合、ゲート抵抗が増大して分流アンバランスが生じ、ターンオフ耐量が低下してしまう。
この発明は、上記のような課題を解消するためになされたもので、ゲート配線５３の間隔が広くなるような場合においても、分流アンバランスを改善しつつ、大電流化及び高信頼性化の要求に応える電力用半導体装置を提供することを目的とする。
この発明に係る電力用半導体装置は、第１導電型の第１の半導体層の一方面上に設けられた第２導電型の第２の半導体層と、この第２の半導体層上に設けられた第２導電型の第３の半導体層と、この第３の半導体層の表面内に選択的に設けられた第１導電型の第１の半導体領域と、この第１の半導体領域の表面内に選択的に設けられた第２導電型の第２の半導体領域と、第３の半導体層と第１の半導体領域及び第２の半導体領域の一部の上に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極と、第２の半導体領域上に設けられかつ前記第２の半導体領域と電気的に接続された第１の主電極と、第１の半導体層の他方面上に設けられた第２の主電極とを備え、ゲート電極を、ゲート絶縁膜上に設けられたポリシリコン膜と、このポリシリコン膜上にポリシリコンに不純物をドープしたドープポリシリコン膜を設けた構成としたものである。
この発明によれば、ゲート電極を、ゲート絶縁膜上に設けられたポリシリコン膜上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜を設けた構成を有して電力用半導体装置を構成したので、ゲート電極のゲート抵抗が従来に比して低減される。そのためターンオフ時の分流アンバランスが改善され、ターンオフ耐量の低下を招くことがない。加えてドープポリシリコン膜とゲート絶縁膜の間に不純物がドープされていないポリシリコン膜を設けたので、ドープポリシリコン膜を設けたことにより懸念される不純物のゲート絶縁膜及びｎ−層へのオートドープによるゲートリーク特性や主耐圧リーク特性の影響も排除可能となる。よって大電流化及び高信頼性化の要求に応えた電力用半導体装置を得ることが出来る。
実施の形態１
この発明の実施の形態１について説明する。図１はこの発明の実施の形態１に係る電力用半導体装置であるプレーナゲート型ＩＧＢＴの部分断面図であり、図７に示すＩＧＢＴセル５４のＡ−Ａ断面におけるセル構造を示したものである。図１において従来技術で示した図８と相違する点は、ゲート電極１を、ゲート絶縁膜６０上に設けられたポリシリコン膜１ａと、このポリシリコン膜１ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜１ｂを設けた構成とし、このゲート電極１の延設方向（図１においては紙面前後方向）にある端部をゲート配線５３に接続していることである。その他の構成については図８に示したものと同じ又は相当するものであるため同じ符号を付して説明は省略する。
かかる図１の構造によれば、ゲート電極１を、ゲート絶縁膜６０上に設けられたポリシリコン膜１ａと、このポリシリコン膜１ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜１ｂを設けた構成としたので、ゲート電極１のゲート抵抗が従来に比して低減される。そのためゲート配線５３に近い位置のＩＧＢＴセル５４とゲート配線５３から離れた位置（例えばゲート配線間の中央位置）のＩＧＢＴセル５４のゲート抵抗の差が小さくなる。よってゲート配線５３に近い位置とゲート配線５３から離れた位置のＩＧＢＴセル５４におけるターンオフ時の分流アンバランスが改善され、ゲート配線５３から離れた位置のＩＧＢＴセル５４に電流が集中し発熱することが無くなるため、ターンオフ耐量の低下を防止できる。
またドープポリシリコン膜１ｂとゲート絶縁膜６０の間に不純物がドープされていないポリシリコン膜１ａを設けているので、ドープポリシリコン膜１ｂに含まれる不純物が、ゲート絶縁膜６０又はｎ−層５７に自然に拡散するオートドープが抑制される。このためオートドープにより懸念されるゲートリーク特性や主耐圧リーク特性に対する影響を排除することが出来る。
これによりゲート配線５３の間隔が広くなるような場合であっても、分流アンバランスの改善によりターンオフ耐量の低下が防止され、加えて不純物のオートドープの抑制により、懸念されるゲートリーク特性や主耐圧リーク特性に対する影響も排除可能となるため、大電流化（高耐圧化）及び高信頼性化の要求に応えたプレーナ型ＩＧＢＴを得ることができる。
実施の形態２
実施の形態１では、ゲート電極１を、ゲート絶縁膜６０上に設けられたポリシリコン膜１ａと、このポリシリコン膜１ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜１ｂを設けた構成としたものを示した。図２は実施の形態２を説明する部分拡大図であり、図１のゲート電極１の部分を拡大したものに相当する。この実施の形態２が実施の形態１と相違する点は、ドープポリシリコン膜１ｂに含まれる不純物に濃度勾配を持たせたところである。具体的には、図２に示す不純物濃度分布のように、ドープポリシリコン膜１ｂの厚さ方向に不純物濃度勾配を持たせ、ドープポリシリコン膜１ｂの上部での不純物濃度を最も高くして、厚さ方向、即ちポリシリコン膜１ａに向かって不純物濃度を減少させ、ポリシリコン膜１ｂに接触するドープポリシリコン膜１ｂの底部での不純物濃度を最も低く、或いはゼロにしている。なお図８に示したものと同じ又は相当するものについては同じ符号を付して説明は省略する。
かかる図２の構造によれば、ゲート電極１の抵抗が図２に示す抵抗分布のようになり、ドープポリシリコン膜１ｂの上部に低抵抗な領域を有することにより、実施の形態１と同様にターンオフ耐量の低下を防止できる。
またポリシリコン膜１ａと接するドープポリシリコン膜１ｂの底部において、ドープポリシリコン膜１ｂの不純物濃度を最も低く、或いはゼロにしているので、ドープポリシリコン膜１ｂに含まれる不純物がゲート絶縁膜６０又はｎ−層５７に自然に拡散するオートドープが、実施の形態１に比して一層抑制される。このためオートドープにより懸念されるゲートリーク特性や主耐圧リーク特性に対する影響を一層排除することが出来る。
これによりゲート配線５３の間隔が広くなるような場合であっても、分流アンバランスの改善によりターンオフ耐量の低下が防止され、加えて不純物のオートドープの一層の抑制により、懸念されるゲートリーク特性や主耐圧リーク特性に対する影響も一層排除可能となるため、より大電流化（高耐圧化）及び高信頼性化の要求に応えたプレーナ型ＩＧＢＴを得ることができる。
実施の形態３
実施の形態１で示したポリシリコン膜１ａとドープポリシリコン膜１ｂからなるゲート電極１は、図９で示したテラスゲート構造を有するプレーナゲート型ＩＧＢＴにも応用可能である。図３はこの発明の実施の形態３に係る電力用半導体装置であるテラスゲート構造を有したプレーナゲート型ＩＧＢＴの部分断面図であり、図７に示すＩＧＢＴセル５４のＡ−Ａ断面におけるセル構造を示したものである。図３において従来技術で示した図９と相違する点は、テラスゲート部６５において、ゲート電極２を、ゲート絶縁膜６０上に設けたポリシリコン膜２ａと、このポリシリコン膜２ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜２ｂを設けた構成としたところである。なおゲート電極２の延設方向（図３においては紙面前後方向）にある端部はゲート配線５３に接続されている。その他の構造については図８及び図９に示したものと同じ又は相当するものであるため同じ符号を付して説明は省略する。
かかる図３の構造によれば、テラスゲート部６５において、ゲート電極２を、ゲート絶縁膜６０上に設けたポリシリコン膜２ａと、このポリシリコン膜２ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜２ｂを設けた構成としたので、ゲート電極２のゲート抵抗が従来に比して低減される。そのため実施の形態１と同様にターンオフ耐量の低下を防止できる。
また実施の形態１と同様に、ドープポリシリコン膜２ｂに含まれる不純物がゲート絶縁膜６０又はｎ−層５７に自然に拡散するオートドープが抑制される。このためオートドープにより懸念されるゲートリーク特性や主耐圧リーク特性に対する影響を排除できる。
これによりゲート配線５３の間隔が広くなるような場合であっても、分流アンバランスの改善によりターンオフ耐量の低下が防止され、加えて不純物のオートドープの抑制により、懸念されるゲートリーク特性や主耐圧リーク特性に対する影響も一層排除可能となるため、より大電流化（高耐圧化）及び高信頼性化の要求に応えたプレーナ型ＩＧＢＴを得ることができる。
実施の形態４
実施の形態３では、テラスゲート部６５において、ゲート電極２を、ゲート絶縁膜６０上に設けたポリシリコン膜２ａと、このポリシリコン膜２ａ上に、ポリシリコンに不純物をドープして低抵抗化したドープポリシリコン膜２ｂを設けた構成としたものを示したが、ドープポリシリコン膜２ｂに実施の形態２と同様に不純物濃度勾配を持たせてもよい。この場合実施の形態２と同じく、ターンオフ耐量の低下の防止に加え、ドープポリシリコン膜２ｂに含まれる不純物のゲート絶縁膜６０又はｎ−層５７へのオートドープが一層抑制されるため、オートドープにより懸念されるＩＧＢＴのゲートリーク特性や主耐圧リーク特性に対する影響を一層排除することができるため、より大電流化及び高信頼性化の要求に応えたプレーナゲート型ＩＧＢＴを得ることが出来る。
実施の形態５
この発明の実施の形態５について説明する。図４（ａ），（ｂ）は図７に示すＩＧＢＴセル５４の平面図及びＡ−Ａ断面を示す部分断面図であり、この発明の実施の形態５に係る電力用半導体装置であるダミートレンチを有するトレンチゲート型ＩＧＢＴのセル構造を示したものである。なお図４（ａ）は理解し易くするためにエミッタ電極５１を除いたものを示してある。図４において、ｐ＋コレクタ層５５（第１導電型の第１の半導体層）、ｎ＋バッファ層５６（第２導電型の第２の半導体層）、ｎ−層５７（第２導電型の第３の半導体層）、エミッタ電極５１（第１の主電極）、コレクタ電極６３（第２の主電極）、ｐベース層６６（第１導電型の第４の半導体層）及びダミートレンチ６８（トレンチ６８ａ、絶縁膜６８ｂ、ダミー電極６８ｃ）は、図１０で示したものと同じ又は相当するものであり同じ符号を付して説明は省略する。３及び４は互いに近設されかつ並設された２つのトレンチゲートであり、ｐベース層６６表面からｎ−層５７に達するように設けられている。この２つのトレンチゲート３及び４は、それぞれトレンチ３ａ，４ａとトレンチ３ａ，４ａの内面に設けられた酸化膜などの絶縁体からなるゲート絶縁膜３ｂ，４ｂ及びゲート絶縁膜３ｂ，４ｂ内部を埋めるように設けられたポリシリコンなどの導電体からなるゲート電極３ｃ，４ｃから構成されている。６は２つのトレンチゲート３及び４の各々の片側のみに隣接してｐベース層６６の表面内に設けられたｎ＋エミッタ領域（第２導電型の第１の半導体領域）である。図４においては、２つのトレンチゲート３及び４を極力近設させるために、ｎ＋エミッタ領域６は２つのトレンチゲート３及び４の両外側に設けている。７はｎ＋エミッタ領域６の一部と２つのトレンチゲート３及び４を覆うように設けられた層間絶縁膜、５１は図７で示したエミッタ電極であり、層間絶縁膜７、ｐベース層６６、ダミートレンチ６８及びｎ＋エミッタ領域６の露出部を覆うように設けられている。なおゲート電極３ｃ、４ｃは、その延設方向（図４（ａ）においては紙面上下方向、図４（ｂ）においては紙面前後方向）にある端部でゲート配線５３に接続されている。
かかる図４の構造によれば、互いに近設されかつ並設された２つのトレンチゲート３及び４のそれぞれ片側のみに隣接して、ｐベース層６６表面内にｎ＋エミッタ領域６を設けたので、２つのトレンチゲート３及び４でもって１つのトレンチゲートのように動作するようになり、ゲート電極の断面積が実質的に増加するため、より具体的には、ゲート電極の断面積がトレンチゲート３のゲート電極３ｃの断面積とトレンチゲート４のゲート電極４ｃの断面積の和となり増加（ここでは従来に比して約２倍となる。）するため、ゲート抵抗が従来に比して低減される。このためゲート配線５３に近い位置のＩＧＢＴセル５４とゲート配線５３から離れた位置（例えばゲート配線間の中央位置）のＩＧＢＴセル５４のゲート抵抗の差が小さくなる。よってゲート配線５３に近い位置とゲート配線５３から離れた位置のＩＧＢＴセル５４におけるターンオフ時の分流アンバランスが改善され、ゲート配線５３から離れた位置のＩＧＢＴセル５４に電流が集中し発熱することが無くなるため、ターンオフ耐量の低下を防止できる。
また２つのトレンチゲート３及び４の各々には、片側のみに隣接してｎ＋エミッタ領域６を設けているので、ターンオン時においてｎチャネルが片側のみにしか形成されない。よって短絡時の電流損失を低く抑えることができるため、ダミートレンチ６８が無いような場合であっても、短絡耐量の確保が可能になる。さらにダミートレンチ６８を設けることにより短絡耐量は一層向上する。
これによりゲート配線５３の間隔が広くなるような場合であっても、分流アンバランスの改善によりターンオフ耐量の低下が防止されるため、大電流化及び高信頼性化の要求に応えたトレンチゲート型ＩＧＢＴを得ることが出来る。さらにダミートレンチを設けることにより短絡耐量が一層向上するため、より大電流化及び高信頼性化の要求に応えたトレンチゲート型ＩＧＢＴを得ることが出来る。
実施の形態６
この発明の実施の形態６について説明する。図５（ａ），（ｂ）は図７に示すＩＧＢＴセル５４の平面図及びＡ−Ａ断面を示す部分断面図であり、この発明の実施の形態６に係る電力用半導体装置であるトレンチゲート型ＩＧＢＴのセル構造を示したものである。なお図５（ａ）は理解し易くするためにエミッタ電極５１を除いたものを示してある。図５において、ｐ＋コレクタ層５５（第１導電型の第１の半導体層）、ｎ＋バッファ層５６（第２導電型の第２の半導体層）、ｎ−層５７（第２導電型の第３の半導体層）、エミッタ電極５１（第１の主電極）、コレクタ電極６３（第２の主電極）、ｐベース層６６（第１導電型の第４の半導体層）は、図１０で示したものと同じ又は相当するものであり同じ符号を付して説明は省略する。８はｐベース層６６表面からｎ−層５７に達するように設けられたトレンチゲートであり、このトレンチゲート８はトレンチ８ａとトレンチ８ａの内面に設けられた酸化膜などの絶縁体からなるゲート絶縁膜８ｂ及びゲート絶縁膜８ｂ内部を埋めるように設けられたポリシリコンなどの導電体からなるゲート電極８ｃから構成されている。９はトレンチゲート８の片側のみに隣接してｐベース層６６の表面内に設けられたｎ＋エミッタ領域（第２導電型の第１の半導体領域）、１０はｎ＋エミッタ領域９の一部とトレンチゲート８を覆うように設けられた層間絶縁膜、５１は図７で示したエミッタ電極であり、層間絶縁膜１０、ｐベース層６６及びｎ＋エミッタ領域９の露出部を覆うように設けられている。なおゲート電極８ｃは、その延設方向（図５（ａ）においては紙面上下方向、図５（ｂ）においては紙面前後方向）にある端部でゲート配線５３に接続されている。
かかる図５の構造によれば、トレンチゲート８の片側のみに隣接してｐベース層６６の表面内にｎ＋エミッタ領域９を設けたので、トレンチゲート８に供給される電流が従来に比して低減されるため、トレンチゲート８のゲート電極８ｃの実効的な断面積が大きくなり、トレンチゲート８のゲート抵抗は従来に比して低減される。そのためゲート配線５３に近い位置のＩＧＢＴセル５４とゲート配線５３から離れた位置（例えばゲート配線間の中央位置）のＩＧＢＴセル５４のゲート抵抗の差が小さくなる。よってゲート配線５３に近い位置とゲート配線５３から離れた位置のＩＧＢＴセル５４におけるターンオフ時の分流アンバランスが改善され、ゲート配線５３から離れた位置のＩＧＢＴセル５４に電流が集中し発熱することが無くなるため、ターンオフ耐量の低下を防止できる。
またトレンチゲート８の片側のみに隣接してｎ＋エミッタ領域９を設けているので、ターンオン時においてｎチャネルが片側のみにしか形成されない。よって短絡時の電流損失を低く抑えることができるため、短絡耐量の確保が可能になる。さらに実施の形態５で示したようなダミートレンチ６８を設けることにより短絡耐量の一層の向上が可能となる。
これによりゲート配線５３の間隔が広くなるような場合であっても、分流アンバランスの改善によりターンオフ耐量の低下が防止されるため、大電流化及び高信頼性化の要求に応えたトレンチゲート型ＩＧＢＴを得ることが出来る。さらにダミートレンチを設けることにより短絡耐量が一層向上するため、より大電流化及び高信頼性化の要求に応えたトレンチゲート型ＩＧＢＴを得ることが出来る。
実施の形態７
実施の形態６では、トレンチゲート８の片側のみに隣接してｐベース層６６の表面内にｎ＋エミッタ領域９を設けたものを示したが、ｎ＋エミッタ領域９はトレンチゲート８の片側のみに設けられていれば実施の形態６と同等の効果を得ることができる。例えば図６に示すように、ｎ＋エミッタ領域９を所定の長さを有する第１のｎ＋エミッタ領域９ａと第２のｎ＋エミッタ領域９ｂとして、トレンチゲート８の延設方向（図６（ａ）においては紙面上下方向、図６（ｂ）及び図６（ｃ）においては紙面前後方向）に隣接してｐベース層６６の表面内に交互に設けてもよい。なお図６において、図６（ａ）は図７に示すＩＧＢＴセル５４の平面図であり、図６（ｂ）及び図６（ｃ）は図６（ａ）におけるＢ−Ｂ断面及びＣ−Ｃ断面を示す部分断面図である。また図６において実施の形態６の図５と同じ又は相当するものについては同じ符号を付して説明は省略する。
この発明の実施の形態１に係る電力用半導体装置であるプレーナゲート型ＩＧＢＴの部分断面図である。 この発明の実施の形態２に係る電力用半導体装置であるプレーナゲート型ＩＧＢＴの部分拡大図である。 この発明の実施の形態３に係る電力用半導体装置であるプレーナゲート型ＩＧＢＴの部分断面図である。 この発明の実施の形態５に係る電力用半導体装置であるトレンチゲート型ＩＧＢＴの平面図及び部分断面図である。 この発明の実施の形態６に係る電力用半導体装置であるトレンチゲート型ＩＧＢＴの平面図及び部分断面図である。 この発明の実施の形態７に係る電力用半導体装置であるトレンチゲート型ＩＧＢＴの平面図及び部分断面図である。 従来の電力用半導体装置であるＩＧＢＴチップを示す平面図である。 従来の電力用半導体装置であるプレーナゲート型ＩＧＢＴの部分断面図である。 従来の電力用半導体装置であるテラスゲート構造を有するプレーナゲート型ＩＧＢＴの部分断面図である。 従来の電力用半導体装置であるダミートレンチ構造を備えたトレンチゲート型ＩＧＢＴの部分断面図である。
符号の説明
１ ゲート電極、１ａ ポリシリコン膜、１ｂ ドープポリシリコン膜、５０ ＩＧＢＴチップ、５１ エミッタ電極、５２ ゲートパッド、５３ ゲート配線、５４ ＩＧＢＴセル、５５ ｐ＋コレクタ層、５６ ｎ＋バッファ層、５７ ｎ−層、５８ ｐベース領域、５９ ｎ＋エミッタ領域、６０ ゲート絶縁膜、６１ ゲート電極、６２ 層間絶縁膜、６３ コレクタ電極

Claims (9)

  1. 第１導電型の第１の半導体層、
    前記第１の半導体層の一方面上に設けられた第２導電型の第２の半導体層、
    前記第２の半導体層上に設けられた第２導電型の第３の半導体層、
    前記第３の半導体層の表面内に選択的に設けられた第１導電型の第１の半導体領域、
    前記第１の半導体領域の表面内に選択的に設けられた第２導電型の第２の半導体領域、
    前記第３の半導体層と前記第１の半導体領域及び一部の前記第２の半導体領域の上に設けられたゲート絶縁膜、
    前記ゲート絶縁膜上に設けられたポリシリコン膜と、このポリシリコン膜上に設けられ不純物がドープされたドープポリシリコン膜からなるゲート電極、
    前記第１の半導体領域上に設けられ、かつ前記第２の半導体領域と電気的に接続された第１の主電極、
    前記第１の半導体層の他方面上に設けられた第２の主電極、
    を備えたことを特徴とする電力用半導体装置。
  2. 請求項１に記載の電力用半導体装置であって、
    前記ドープポリシリコン膜にドープされた前記不純物は、厚さ方向に濃度勾配を有し、前記濃度勾配は、前記ドープポリシリコン膜の上部において前記不純物濃度が最も高く、前記ドープポリシリコン膜の底部において前記不純物濃度が最も低くなるように設けたことを特徴とする電力用半導体装置。
  3. 請求項１または２のいずれか１項に記載の電力用半導体装置であって、
    前記電力用半導体装置は、前記第３の半導体層上に設けられた前記ゲート絶縁膜の厚さを厚くしたテラスゲート部を備え、
    前記ドープポリシリコン膜は、前記テラスゲート部に位置する前記ポリシリコン膜上にのみ設けたことを特徴とする電力用半導体装置。
  4. 第１導電型の第１の半導体層、
    前記第１の半導体層の一方面上に設けられた第２導電型の第２の半導体層、
    前記第２の半導体層上に設けられた第２導電型の第３の半導体層、
    前記第３の半導体層上に設けられた第１導電型の第４の半導体層、
    前記第４の半導体層の表面から前記第３の半導体層内にその底部が達するようにして、互いに近設されかつ並設された、トレンチと、このトレンチの内面に設けられたゲート絶縁膜と、このゲート絶縁膜の内部を埋めるように設けられたゲート電極からなる２つのトレンチゲート、
    前記２つのトレンチゲートの各々の片側のみに隣接して、前記第４の半導体層の表面内に設けられた第２導電型の第１の半導体領域、
    前記第４の半導体層上に設けられ、かつ前記第１の半導体領域と電気的に接続された第１の主電極、
    前記第１の半導体層の他方面上に設けられた第２の主電極、
    を備えたことを特徴とする電力用半導体装置。
  5. 請求項４に記載の電力用半導体装置であって、
    前記第１の半導体領域は、前記２つのトレンチゲートの両外側に設けたことを特徴とする電力用半導体装置。
  6. 請求項４または５のいずれか１項に記載の電力用半導体装置であって、
    前記電力用半導体装置は、さらに前記第４の半導体層の表面から前記第３の半導体層内にその底部が達するようにして設けられた、トレンチと、このトレンチの内面に設けられた絶縁膜と、この絶縁膜の内部を埋めるように設けられ前記第１の主電極と電気的に接続されたダミー電極からなるダミートレンチを備えたことを特徴とする電力用半導体装置。
  7. 第１導電型の第１の半導体層、
    前記第１の半導体層の一方面上に設けられた第２導電型の第２の半導体層、
    前記第２の半導体層上に設けられた第２導電型の第３の半導体層、
    前記第３の半導体層上に設けられた第１導電型の第４の半導体層、
    前記第４の半導体層の表面から前記第３の半導体層内にその底部が達するようにして設けられた、トレンチと、このトレンチの内面に設けられたゲート絶縁膜と、このゲート絶縁膜の内部を埋めるように設けられたゲート電極からなるトレンチゲート、
    前記トレンチゲートの片側のみに隣接して前記第４の半導体層の表面内に設けられた第２導電型の第１の半導体領域、
    前記第４の半導体層上に設けられ、かつ前記第１の半導体領域と電気的に接続された第１の主電極、
    前記第１の半導体層の他方面上に設けられた第２の主電極、
    を備えたことを特徴とする電力用半導体装置。
  8. 請求項７に記載の電力用半導体装置であって、
    前記第１の半導体領域は、前記トレンチゲートの延設方向に所定の長さを有し、かつ前記延設方向に対して交互に設けたことを特徴とする電力用半導体装置。
  9. 請求項７または８のいずれか１項に記載に電力用半導体装置であって、
    前記電力用半導体装置は、さらに前記第４の半導体層の表面から前記第３の半導体層内にその底部が達するようにして設けられた、トレンチと、このトレンチの内面に設けられた絶縁膜と、この絶縁膜の内部を埋めるように設けられ前記第１の主電極と電気的に接続されたダミー電極からなるダミートレンチを備えたことを特徴とする電力用半導体装置。
JP2006267137A 2006-09-29 2006-09-29 電力用半導体装置 Expired - Fee Related JP5128100B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006267137A JP5128100B2 (ja) 2006-09-29 2006-09-29 電力用半導体装置
EP07008113.8A EP1906453B1 (en) 2006-09-29 2007-04-20 Power semiconductor device
EP14150497.7A EP2731142A3 (en) 2006-09-29 2007-04-20 Power semiconductor device
US11/747,503 US7888733B2 (en) 2006-09-29 2007-05-11 Power semiconductor device
KR1020070070999A KR100882226B1 (ko) 2006-09-29 2007-07-16 전력용 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267137A JP5128100B2 (ja) 2006-09-29 2006-09-29 電力用半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012100787A Division JP2012142628A (ja) 2012-04-26 2012-04-26 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2008091373A true JP2008091373A (ja) 2008-04-17
JP5128100B2 JP5128100B2 (ja) 2013-01-23

Family

ID=38573170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267137A Expired - Fee Related JP5128100B2 (ja) 2006-09-29 2006-09-29 電力用半導体装置

Country Status (4)

Country Link
US (1) US7888733B2 (ja)
EP (2) EP1906453B1 (ja)
JP (1) JP5128100B2 (ja)
KR (1) KR100882226B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500010B2 (en) * 2005-04-07 2009-03-03 Jeffrey Paul Harrang Adaptive file delivery system and method
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
CN106711204B (zh) * 2015-11-12 2021-01-22 上海联星电子有限公司 Igbt器件及其制作方法
CN106784019B (zh) * 2016-12-20 2020-06-05 西安电子科技大学 一种Ge基固态等离子体PiN二极管及其制备方法
CN108417621A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
JPH04127574A (ja) * 1990-09-19 1992-04-28 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
JPH04225281A (ja) * 1990-12-26 1992-08-14 Victor Co Of Japan Ltd Ｍｉｓトランジスタ
JPH0685268A (ja) * 1991-10-24 1994-03-25 Fuji Electric Co Ltd 電力用半導体素子およびその製造方法
JPH06268213A (ja) * 1993-03-16 1994-09-22 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2000277749A (ja) * 2000-01-01 2000-10-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2001111052A (ja) * 1999-08-04 2001-04-20 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP2002110985A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3288878B2 (ja) * 1994-12-14 2002-06-04 株式会社東芝 半導体装置
US6001678A (en) 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
JPH10150193A (ja) 1996-09-17 1998-06-02 Toshiba Corp 高耐圧半導体装置
JPH1093077A (ja) 1996-09-19 1998-04-10 Sony Corp 半導体装置とその製造方法
JPH10150004A (ja) 1996-11-20 1998-06-02 Toshiba Corp 半導体装置及びその製造方法
DE19705276A1 (de) 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
TW421850B (en) * 1997-02-28 2001-02-11 Int Rectifier Corp A process for fabricating semiconductor device in a silicon substrate of one conductive type
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JP3523056B2 (ja) 1998-03-23 2004-04-26 株式会社東芝 半導体装置
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
JP2000183340A (ja) * 1998-12-15 2000-06-30 Fuji Electric Co Ltd 半導体装置およびその駆動方法
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP2001177093A (ja) * 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP3884206B2 (ja) * 2000-01-20 2007-02-21 株式会社東芝 半導体装置
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
US6445037B1 (en) * 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
GB0028031D0 (en) * 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP2003007872A (ja) 2001-06-27 2003-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4566470B2 (ja) 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
GB0127479D0 (en) * 2001-11-16 2002-01-09 Koninl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP4676708B2 (ja) * 2004-03-09 2011-04-27 新電元工業株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
JPH04127574A (ja) * 1990-09-19 1992-04-28 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
JPH04225281A (ja) * 1990-12-26 1992-08-14 Victor Co Of Japan Ltd Ｍｉｓトランジスタ
JPH0685268A (ja) * 1991-10-24 1994-03-25 Fuji Electric Co Ltd 電力用半導体素子およびその製造方法
JPH06268213A (ja) * 1993-03-16 1994-09-22 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2001111052A (ja) * 1999-08-04 2001-04-20 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2000277749A (ja) * 2000-01-01 2000-10-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP2002110985A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1906453A3 (en) 2013-07-10
US7888733B2 (en) 2011-02-15
EP1906453B1 (en) 2016-03-09
EP2731142A3 (en) 2016-07-20
KR100882226B1 (ko) 2009-02-06
EP2731142A2 (en) 2014-05-14
JP5128100B2 (ja) 2013-01-23
KR20080029767A (ko) 2008-04-03
US20080079069A1 (en) 2008-04-03
EP1906453A2 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
JP5128100B2 (ja) 電力用半導体装置
US11610884B2 (en) Semiconductor device
US6362505B1 (en) MOS field-effect transistor with auxiliary electrode
JP6219704B2 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
KR101319470B1 (ko) 반도체 장치
JP2005228851A (ja) Ｉｇｂｔモジュール
JP2011086746A (ja) 半導体装置
WO2010125639A9 (ja) 電力用半導体装置
JP2018198266A (ja) 半導体装置
JP5957171B2 (ja) 半導体装置及びその製造方法
JP2022108230A (ja) 半導体装置
JP7325301B2 (ja) 半導体装置およびその製造方法
US11769823B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7061954B2 (ja) 半導体装置
JP2018006360A (ja) 半導体装置
JP2012142628A (ja) 電力用半導体装置
JP4529355B2 (ja) 半導体装置
JP3293603B2 (ja) 電力用半導体装置
JP4846400B2 (ja) 半導体装置
JP7474214B2 (ja) 半導体装置
US20230088792A1 (en) Semiconductor device
TW201336071A (zh) 半導體結構及其形成方法
JP2022143238A (ja) 半導体装置
US20140159105A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5128100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees