CN108417621A - 绝缘栅双极型晶体管及其形成方法 - Google Patents

绝缘栅双极型晶体管及其形成方法 Download PDF

Info

Publication number
CN108417621A
CN108417621A CN201710073772.1A CN201710073772A CN108417621A CN 108417621 A CN108417621 A CN 108417621A CN 201710073772 A CN201710073772 A CN 201710073772A CN 108417621 A CN108417621 A CN 108417621A
Authority
CN
China
Prior art keywords
region
grid structure
well region
bipolar transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710073772.1A
Other languages
English (en)
Inventor
袁雷兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710073772.1A priority Critical patent/CN108417621A/zh
Priority to US15/882,354 priority patent/US10505012B2/en
Publication of CN108417621A publication Critical patent/CN108417621A/zh
Priority to US16/680,653 priority patent/US10861955B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种绝缘栅双极型晶体管及其形成方法，其中，晶体管包括：衬底，所述衬底包括：器件区和集电区，所述器件区包括：控制区和关断区；位于所述控制区和关断区衬底中的漂移区，所述漂移区与所述集电区接触；位于所述控制区和关断区衬底中的阱区；位于所述控制区的第一栅极结构，所述第一栅极结构与所述漂移区和阱区接触；位于所述控制区衬底中的发射区，所述发射区位于所述第一栅极结构一侧和两侧，所述漂移区与所述发射区以所述阱区隔离，所述发射区与所述关断区的阱区电连接；位于所述集电区衬底中的集电区。所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。

Description

绝缘栅双极型晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种绝缘栅双极型晶体管及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管。然而，晶体管尺寸的急剧减小对晶体管的性能提出更高的要求。
在中大功率的开关电源装置中，绝缘栅双极型晶体管(Insulated Gate Bipolartransistor，IGBT)由于其控制驱动电路简单、工作频率较高、容量较大的特点，在现代电力电子技术中得到了越来越广泛的应用。
绝缘栅双极型晶体管是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管，因此，可以把其看作是MOS输入的达林顿管。它融和了这两种器件的优点，既具有MOSFET器件高输入阻抗、驱动简单和快速的优点，又具有双极型器件低导通压降及容量大的优点。
然而，现有技术形成的绝缘栅双极型晶体管存在关断拖尾时间长、关断能耗大的问题。
发明内容
本发明解决的问题是提供一种绝缘栅双极型晶体管及其形成方法，能够缩短绝缘栅双极型晶体管的关断拖尾时间，降低关断能耗。
为解决上述问题，本发明提供一种绝缘栅双极型晶体管，包括：衬底，所述衬底包括：器件区和集电区，所述器件区和集电区在垂直于所述衬底表面的方向上叠层设置，所述器件区衬底包括：控制区和关断区，所述控制区和关断区在平行于所述衬底表面的方向上设置；位于所述控制区和关断区衬底中的漂移区，所述漂移区与所述集电区接触；位于所述控制区和关断区衬底中的阱区，所述阱区与漂移区接触；位于所述控制区内的第一栅极结构，所述第一栅极结构与所述漂移区和阱区接触；位于所述控制区阱区中的发射区，所述发射区位于所述第一栅极结构一侧或两侧的衬底中，所述漂移区与所述发射区以所述阱区隔离，所述发射区与所述关断区的阱区电连接。
可选的，所述发射区与漂移区中具有第一掺杂离子，所述第一掺杂离子为N型离子；所述阱区和集电区中具有第二掺杂离子，所述第二掺杂离子为P型离子。
可选的，所述漂移区和所述阱区沿垂直于所述衬底表面的方向重叠，所述漂移区位于所述阱区与所述集电区之间；所述第一栅极结构贯穿所述控制区的阱区，且位于所述控制区的漂移区中。
可选的，所述第一栅极结构位于所述漂移区表面；所述阱区位于所述第一栅极结构两侧的漂移区中，所述发射区位于所述第一栅极结构两侧的阱区中。
可选的，还包括：连接所述发射区与所述关断区的阱区的金属结构。
可选的，还包括：位于所述控制区第一栅极结构上的介质层，所述介质层暴露出所述关断区的阱区以及所述发射区，所述金属结构位于所述关断区的阱区表面、所述发射区表面以及所述控制区的介质层上。
可选的，所述金属结构的材料为铜或铝。
可选的，所述衬底还包括：连接区，所述连接区与所述器件区沿平行于所述第一栅极结构延伸方向设置，所述第一栅极结构延伸至所述连接区。
可选的，还包括：连接所述连接区第一栅极结构的栅极连接结构。
可选的，所述栅极连接结构包括：连接所述连接区第一栅极结构的栅极线；连接所述栅极线的栅极金属结构。
可选的，还包括：位于所述关断区的第二栅极结构，所述第二栅极结构与所述发射区电连接。
可选的，所述第二栅极结构位于所述关断区的漂移区表面；所述关断区的阱区位于所述第二栅极结构两侧的漂移区中；或者，所述漂移区和所述阱区沿垂直于所述衬底表面的方向层叠设置，所述漂移区位于所述阱区与所述集电区之间，所述第二栅极结构贯穿所述关断区的阱区，且位于所述关断区的漂移区中。
可选的，所述第二栅极结构包括：栅极；位于所述栅极和阱区之间，以及栅极和漂移区之间的栅介质层。
相应的，本发明还提供一种绝缘栅双极型晶体管的形成方法，包括：提供衬底，所述衬底包括器件区，所述器件区包括控制区和关断区，所述控制区和关断区沿平行于所述衬底表面的方向上设置，所述控制区和关断区衬底中具有漂移区；形成阱区和第一栅极结构，所述阱区位于所述控制区和关断区衬底中，所述阱区与所述漂移区接触，所述第一栅极结构位于所述控制区，所述第一栅极结构与所述漂移区和所述阱区接触；在所述控制区的阱区中形成发射区，所述发射区位于所述第一栅极结构一侧或两侧的衬底中，所述漂移区与所述发射区之间以所述阱区隔离，所述发射区与所述关断区的阱区电连接；在所述衬底中形成集电区，所述器件区和集电区在垂直于所述衬底表面的方向上叠层设置，所述集电区与所述漂移区接触。
可选的，还包括：在所述关断区形成第二栅极结构，所述第二栅极结构与所述发射区电连接。
可选的，所述衬底还包括：连接区，所述连接区和器件区沿平行于所述衬底表面的方向设置，所述第一栅极结构延伸至所述连接区；形成所述第一栅极结构和第二栅极结构的步骤包括：对所述漂移区和阱区进行刻蚀，在所述控制区和连接区衬底中形成第一沟槽，并在所述关断区衬底中形成第二沟槽；在所述第一沟槽中形成第一栅极结构；在所述第二沟槽中形成第二栅极结构。
可选的，还包括：在所述连接区形成连接第一栅极结构的栅极连接结构。
可选的，还包括：在所述关断区的阱区表面和发射区表面形成金属结构。
可选的，形成所述金属结构的步骤包括：形成覆盖所述第一栅极结构的介质层，所述介质层暴露出所述发射区和关断区的阱区；在所述控制区介质层上、发射区表面和关断区的阱区表面形成金属结构。
可选的，所述金属结构的材料为铜或铝。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的绝缘栅双极型晶体管中，由于所述发射区用于接低电平，且所述发射区与所述关断区阱区电连接，则使所述关断区阱区接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
进一步，所述发射区与所述关断区的阱区通过金属结构连接，所述金属结构与所述关断区的阱区接触面上产生肖特基势垒。所述阱区中的第一掺杂离子为P型离子，则当所述金属结构接低电位时，金属栅极结构上的电子能够越过所述肖特基势垒进入所述阱区中。在关断所述绝缘栅双极型晶体管的过程中，所述金属结构接低电平，所述阱区与金属结构形成的结正向导通，则金属结构上的电子很容易输入所述阱区中，进而与所述漂移区中的空穴复合，从而能够增加所形成的绝缘栅双极型晶体管的关断速度，降低关断能耗。
进一步，在所述关断区内具有第二栅极结构，且所述第二栅极结构与所述发射区电连接。由于所述发射区用于接低电位，从而使所述第二栅极结构用于接低电位。在关断所述绝缘栅双极型晶体管时，所述第二栅极结构能够将所述漂移区中的空穴抽出，从而能够增加所述绝缘栅双极型晶体管的关断速度，降低绝缘栅双极型晶体管的关断能耗。
进一步，所述第一栅极结构和第二栅极结构位于所述阱区和漂移区中，能够使沟道形成于所述第一栅极结构的侧壁，从而使沟道沿垂直于所述衬底表面的方向延伸，从而能够提高所形成绝缘栅双极型晶体管的集成度，且能够增加第一栅极结构和第二栅极结构对载流子的控制能力。
进一步，所述第二栅极结构位于所述阱区和漂移区中，能够增加第二栅极结构与阱区和漂移区的接触面积，从而增加第二栅极结构对空穴的抽取能力，从而能够降低关断功耗。
本发明技术方案提供的绝缘栅双极型晶体管的形成方法中，由于所述发射区用于接低电平，且所述发射区与所述关断区阱区电连接，则使所述关断区阱区接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
附图说明
图1是一种绝缘栅双极型晶体管的结构示意图；
图2至图13是本发明绝缘栅双极型晶体管的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有技术的绝缘栅双极型晶体管存在诸多问题，例如：关断拖尾时间长，关断能耗较高。
现结合现有技术的半导体结构，分析现有技术的绝缘栅双极型晶体管的关断拖尾时间长，关断能耗较高的原因：
图1是一种绝缘栅双极型晶体管的结构示意图。
所述绝缘栅双极型晶体管包括：衬底，所述衬底包括第一区a和第二区b，所述第一区a和第二区b在垂直于所述衬底表面的方向上层叠设置；位于所述衬底第一区a中的阱区111和漂移区100，所述漂移区100和阱区111在垂直于所述衬底表面的方向上层叠设置，所述漂移区100位于所述阱区111和第二区b之间；位于所述漂移区100中的栅极结构120，且所述栅极结构120贯穿所述阱区111；位于所述栅极结构120一侧或两侧阱区111中的发射区110；连接所述发射区110的电连接结构141；位于所述第二区b衬底中的集电区130。
其中，所述绝缘栅双极型晶体管由MOSFET和双极型晶体管复合而成。双极型晶体管的发射极为MOSFET，所述集电区130和所述漂移区100分别为所述双极型晶体管的集电极和基极。所述MOSFET包括栅极结构120、阱区111和发射区110，所述栅极结构120控制所述MOSFET沟道的开启和关断。
当绝缘栅双极型晶体管开启时，MOSFET的沟道打开，同时集电区130向漂移区100注入空穴，从而使绝缘栅双极型晶体管导通。由于绝缘栅双极型晶体管可以通过电子和空穴两种载流子导电，因此，绝缘栅双极型晶体管具有导通压降小、电流大的优点。且绝缘栅双极型晶体管通过栅极电压控制绝缘栅双极型晶体管的导通，具有输入阻抗大和驱动功率小的优点。
绝缘栅双极型晶体管在关断时，通过控制栅极结构120上的电压，抽取漂移区100中的空穴，使沟道关闭；同时，集电区130向漂移区100注入的空穴量减少，从而使绝缘栅双极型晶体管关断。因此，关断能耗取决于栅极结构120抽取空穴的能力，以及注入到漂移区100的空穴的减少速率。然而，现有的绝缘栅双极型晶体管存在关断拖尾时间长、关断能耗大的问题。
为了降低关断能耗，一种方法是对所述衬底集电区130进行电子辐照，增加所述集电区130的缺陷，从而降低集电区130中空穴的浓度，进而能够降低集电区130向漂移区100注入的空穴的浓度，进而减小关断拖尾时间，降低关断能耗。然而，对所述衬底集电区130进行电子辐照，增加所述集电区130中的缺陷，容易增加漏电流。
另一种降低关断能耗的方法是，降低部分所述集电区130的空穴浓度，从而减少集电区130向漂移区130注入的空穴，从而降低关断能耗。然而该方法在形成所述集电区130的过程中，需要使用光罩，以所述光罩为掩膜对第二区域b衬底进行离子注入，形成集电区130。然而，由于光罩的制造工艺复杂，且成本较高，从而导致绝缘栅双极型晶体管的形成工艺难度较大。
为解决所述技术问题，本发明提供了一种绝缘栅双极型晶体管，包括：衬底，所述衬底包括：器件区和集电区，所述器件区和集电区在垂直于所述衬底表面的方向上叠层设置，所述器件区衬底包括：控制区和关断区，所述控制区和关断区在平行于所述衬底表面的方向上设置；位于所述控制区和关断区衬底中的漂移区，所述漂移区与所述集电区接触；位于所述控制区和关断区衬底中的阱区，所述阱区与漂移区接触；位于所述控制区内的第一栅极结构，所述第一栅极结构与所述漂移区和阱区接触；位于所述控制区阱区中的发射区，所述发射区位于所述第一栅极结构一侧或两侧的衬底中，所述漂移区与所述发射区以所述阱区隔离，所述发射区与所述关断区的阱区电连接。
其中，由于所述发射区用于接低电平，且所述发射区与所述关断区阱区电连接，则使所述关断区阱区接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图13是本发明绝缘栅双极型晶体管的形成方法一实施例各步骤的结构示意图。
请参考图2和图3，图3是图2沿切割线5-6的剖面图，提供衬底200，所述衬底200包括：器件区I，所述器件区I包括：控制区A和关断区B，所述控制区A和关断区B沿平行于所述衬底200表面的方向设置，所述控制区A和关断区B衬底200中具有漂移区210。
所述器件区I用于形成漂移区、后续形成阱区和发射区；所述关断区B用于降低绝缘栅双极型晶体管关断能耗，减少关断拖尾时间。
本实施例中，所述衬底200还包括连接区N，所述连接区N与器件区I沿平行于衬底200表面方向设置。
所述连接区N用于后续形成栅极连接结构，实现第一栅极结构之间的电连接。
本实施例中，所述衬底200为平面衬底。具体的，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料还可以为锗或硅锗。
本实施例中，所述衬底200中具有第一掺杂离子。所述第一掺杂离子的类型为N型离子，例如磷离子或砷离子。
所述衬底200部分区域用做所形成绝缘栅双极型晶体管的漂移区210。所述漂移区210中具有所述第一掺杂离子。
后续形成阱区和第一栅极结构，所述阱区位于所述控制区A和关断区B衬底中，所述阱区与所述漂移区210接触；所述第一栅极结构位于所述控制区A，所述第一栅极结构与所述漂移区210和所述阱区接触。本实施例中，形成所述阱区和第一栅极结构的步骤如图4和图5所示。
请参考图4，图4是在图3基础上的示图，在所述控制区A和关断区B衬底200中形成阱区220。
本实施例中，所述阱区220与所述漂移区210沿垂直于所述衬底200表面的方向层叠设置。
本实施例中，通过对所述控制区A和关断区B衬底进行离子注入，在所述衬底200中注入第二掺杂离子，形成所述阱区220。
本实施例中，所述阱区220中第二掺杂离子为P型离子，例如硼离子或BF2-离子。
如果所述阱区220中的第二掺杂离子的浓度过高，容易增加所形成的绝缘栅双极型晶体管的开启电压，增加开启能耗，因此，所述阱区220中的第二掺杂离子的浓度较低。具体的，本实施例中，所述阱区220中第二掺杂离子的浓度为9E16atoms/cm-3～1.1E17atoms/cm-3。
请参考图5、图6和图7，图5是在图2基础上的示图，图6是图5沿切割线1-2的剖面图，图7是图5沿切割线3-4的剖面图，在所述控制区A形成第一栅极结构231，所述第一栅极结构231与所述漂移区210接触。
所述第一栅极结构231用于控制所形成绝缘栅双极型晶体管的开启和关断。
本实施例中，所述第一栅极结构231位于所述控制区A的阱区220和漂移区210中，所述第一栅极结构231贯穿所述阱区220，且与所述漂移区210接触。在其他实施例中，所述第一栅极结构还可以位于所述控制区的漂移区表面，所述阱区位于所述第一栅极结构两侧的漂移区中。
所述第一栅极结构231位于所述阱区220和漂移区210中，能够使沟道形成于所述第一栅极结构231的侧壁，从而使沟道沿垂直于所述衬底200表面的方向延伸，从而能够提高所形成绝缘栅双极型晶体管的集成度，且能够增加第一栅极结构231对载流子的控制能力。
本实施例中，所述第一栅极结构231延伸至所述连接区N衬底200中。
本实施例中，所述形成方法还包括：在所述关断区B形成第二栅极结构232，所述第二栅极结构232用于与后续形成的发射区电连接。
在所述关断区B形成第二栅极结构232，所述第二栅极结构232用于与后续的发射区电连接。由于发射区用于接低电位，从而使所述第二栅极结构232用于接低电位。在关断所述绝缘栅双极型晶体管时，所述第二栅极结构232能够将所述漂移区210中的空穴抽出，从而能够增加所述绝缘栅双极型晶体管的关断速度，降低绝缘栅双极型晶体管的关断能耗。
本实施例中，所述第二栅极结构232位于所述关断区B的阱区220和漂移区210中，所述第二栅极结构232贯穿所述阱区220，且与所述漂移区210接触。在其他实施例中，所述第二栅极结构还可以位于所述关断区的漂移区表面，所述阱区位于所述第二栅极结构两侧的漂移区中。
所述第二栅极结构232位于所述阱区220和漂移区210中，能够增加第二栅极结构232与阱区220和漂移区210的接触面积，从而增加第二栅极结构232对空穴的抽取能力，从而能够降低关断功耗。
本实施例中，所述第二栅极结构232仅位于所述器件区I。
本实施例中，形成所述第一栅极结构231和第二栅极结构232的步骤包括：对所述阱区220和漂移区210进行刻蚀，在所述控制区A的阱区220和漂移区210中，以及所述连接区N衬底200中形成第一沟槽，并在所述关断区B的阱区220和漂移区210中形成第二沟槽；在所述第一沟槽中形成第一栅极结构231，并在所述第二沟槽中形成第二栅极结构232。
具体的，本实施例中，在所述第一沟槽中形成第一栅极结构231，并在所述第二沟槽中形成第二栅极结构232的步骤包括：在所述第一沟槽、第二沟槽中，以及所述器件区I阱区220上和所述连接区N衬底200上形成栅极结构层；去除所述器件区I阱区220上的栅极结构层。
本实施例中，在形成所述第一栅极结构231和第二栅极结构232的过程中，保留所述连接区N衬底200上的栅极结构层，形成第一栅极结构231的栅极线241。
本实施例中，所述第一栅结构231和第二栅极结构232包括：栅极；位于栅极和阱区220之间，以及栅极和漂移区210之间的栅介质层。
具体的，所述栅介质层位于所述第一沟槽和第二沟槽侧壁和底部表面；所述栅极位于所述栅介质层表面。
本实施例中，所述栅介质层的材料为氧化硅。所述栅极的材料为多晶硅。在其他实施了例中，所述栅极的材料还可以为多晶锗。
请参考图8和图9，图8是在图5基础上的示图，图9是图8沿切割线21-22的剖面图，在所述控制区A的阱区220中形成发射区250，所述发射区250位于所述第一栅极结构231一侧或两侧的衬底中，所述漂移区210与所述发射区250以所述阱区220隔离，所述发射区250与所述关断区B的阱区220电连接。
所述发射区250与所述关断区B的阱区250电连接。由于所述发射区250用于接低电平，则使所述关断区B阱区220接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区B阱区220会从所述漂移区210中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
本实施例中，形成所述发射区250的步骤包括：以所述第一栅极结构231为掩膜，在所述第一栅极结构231一侧或两侧的阱区220中注入第二掺杂离子，形成发射区250。
本实施例中，所述发射区250仅位于所述控制区A。
本实施例中，所述第二掺杂离子为N型离子，例如磷离子或砷离子。
请参考图10和图11，图10是在图9基础上的示图，图11是在图7基础上的示图，在所述衬底200(如图9所示)中形成集电区230，所述器件区I和集电区230在垂直于所述衬底200表面的方向上叠层设置，所述集电区230与所述漂移区210接触。
本实施例中，通过对所述衬底200进行离子注入，在所述衬底200中注入第一掺杂离子，形成集电区230。
本实施例中，所述漂移区210位于所述阱区220和集电区230之间。
本实施例中，所述集电区230中的第一掺杂离子为P型离子，例如硼离子或BF2-离子。
请参考图12和图13，图12是在图10基础上的示图，图13是在图11基础上的示图，形成连接所述关断区B阱区220和所述发射区250的金属结构251。
所述金属结构251能够使关断区B阱区220和所述发射区250电连接，从而使关断区B阱区220接低电压，进而减少绝缘栅双极型晶体管的关断拖尾时间，降低关断能耗。
本实施例中，所述关断区B阱区220与所述金属结构251接触，且由于所述阱区220中的第一掺杂离子浓度较低，所述金属结构251与关断区B阱区220在接触面上产生肖特基势垒。所述阱区220中的第一掺杂离子为P型离子，在关断所述绝缘栅双极型晶体管的过程中，所述金属结构251上接低电平，则金属结构251上的电子很容易输入所述阱区220中，进而与所述漂移区210中的空穴复合，从而能够增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
本实施例中，所述金属结构251还与所述第二栅极结构232连接，从而使第二栅极结构232与发射区250电连接，从而使第二栅极结构232能够抽漂移区210中的空穴，缩短关断拖尾时间。
本实施例中，形成所述金属结构251的步骤包括：形成覆盖所述第一栅极结构231的介质层240，所述介质层240暴露出所述关断区B阱区220和所述发射区250；在所述关断区B阱区220表面和所述发射区250表面以及所述控制区A介质层240上形成金属结构251。
本实施例中，所述介质层240还暴露出所述第二栅极结构232，所述金属结构251还位于所述第二栅极结构232表面。
本实施例中，所述金属结构251的材料为铜。在其他实施例中，所述金属结构的材料还可以为铝。
本实施例中，所述形成方法还包括：形成连接所述栅极线241的栅极金属结构242。所述栅极金属结构242与所述栅极线241构成栅极连接结构。
本实施例中，所述介质层240还覆盖所述栅极线241，且所述连接区N介质层240中具有开口，所述开口底部暴露出部分所述栅极线241。形成所述栅极金属结构242的步骤包括：在所述开口中以及所述连接区B介质层240上形成栅极金属结构242，所述栅极金属结构242与所述金属结构251不接触。
本实施例中，所述金属结构251和所述栅极金属结构242的材料为铜。在其他实施例中，所述金属结构和所述栅极金属结构的材料还可以为铝。
综上，本实施例提供的绝缘栅双极型晶体管的形成方法中，由于所述发射区用于接低电平，且所述发射区与所述关断区阱区电连接，则使所述关断区阱区接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
进一步，在所述衬底的关断区具有第二栅极结构，且所述第二栅极结构与所述发射区电连接。由于所述发射区用于接低电位，从而使所述第二栅极结构用于接低电位。在关断所述绝缘栅双极型晶体管时，所述第二栅极结构能够将所述漂移区中的空穴抽出，从而能够增加所述绝缘栅双极型晶体管的关断速度，降低绝缘栅双极型晶体管的关断能耗。
继续参考图12和图13，本发明实施例还提供一种绝缘栅双极型晶体管，包括：衬底200，所述衬底包括：器件区I和集电区230，所述器件区I和集电区230在垂直于所述衬底表面的方向上叠层设置，所述器件区：控制区A和关断区B，所述控制区A和关断区B在平行于所述衬底表面的方向上设置；位于所述控制区A和关断区B衬底中的阱区220；位于所述控制区A和关断区B衬底中的漂移区210，所述漂移区210与所述集电区230接触；位于所述控制区A的第一栅极结构231，所述第一栅极结构231与所述漂移区210接触；位于所述控制区A衬底200中的发射区250，所述发射区250与所述第一栅极结构231接触，所述漂移区210与所述发射区250以所述阱区220隔离，所述发射区250与所述关断区B的阱区220电连接。
本实施例中，所述绝缘栅双极型晶体管还包括：连接所述发射区250与所述关断区B的阱区220的金属结构251。
所述绝缘栅双极型晶体管还包括：位于所述控制区A第一栅极结构231上的介质层240，所述介质层240暴露出所述关断区B的阱区220以及所述发射区250，所述金属结构251位于所述关断区B阱区220表面、所述发射区250表面以及所述控制区A的介质层240上。
所述衬底还包括：连接区，所述连接区与所述器件区I沿平行于所述第一栅极结构231延伸方向设置，所述第一栅极结构231延伸至所述连接区。
所述绝缘栅双极型晶体管还包括：连接所述连接区第一栅极结构231的栅极连接结构。
本实施例中，所述栅极连接结构包括：连接所述连接区第一栅极结构231的栅极线241；连接所述栅极线241的栅极金属结构242。
所述绝缘栅双极型晶体管还包括：位于所述关断区B的第二栅极结构232，所述第二栅极结构232与所述发射区250电连接。
本实施例中的绝缘栅双极型晶体管与形成方法的实施例形成的绝缘栅双极型晶体管的结构相同，在此不多做赘述。
综上，本发明实施例提供的绝缘栅双极型晶体管中，由于所述发射区用于接低电平，且所述发射区与所述关断区阱区电连接，则使所述关断区阱区接低电平。在关断所述绝缘栅双极型晶体管的过程中，所述关断区阱区会从所述漂移区中抽取空穴，从而增加所形成绝缘栅双极型晶体管的关断速度，降低关断能耗。
进一步，所述发射区与所述关断区的阱区通过金属结构连接，所述金属结构与所述关断区的阱区接触面上产生肖特基势垒。所述阱区中的第一掺杂离子为P型离子，则当所述金属结构接低电位时，金属栅极结构上的电子能够越过所述肖特基势垒进入所述阱区中。在关断所述绝缘栅双极型晶体管的过程中，所述金属结构接低电平，所述阱区与金属结构形成的结正向导通，则金属结构上的电子很容易输入所述阱区中，进而与所述漂移区中的空穴复合，从而能够增加所形成的绝缘栅双极型晶体管的关断速度，降低关断能耗。
进一步，在所述关断区内具有第二栅极结构，且所述第二栅极结构与所述发射区电连接。由于所述发射区用于接低电位，从而使所述第二栅极结构用于接低电位。在关断所述绝缘栅双极型晶体管时，所述第二栅极结构能够将所述漂移区中的空穴抽出，从而能够增加所述绝缘栅双极型晶体管的关断速度，降低绝缘栅双极型晶体管的关断能耗。
进一步，所述第一栅极结构和第二栅极结构位于所述阱区和漂移区中，能够使沟道形成于所述第一栅极结构的侧壁，从而使沟道沿垂直于所述衬底表面的方向延伸，从而能够提高所形成绝缘栅双极型晶体管的集成度，且能够增加第一栅极结构和第二栅极结构对载流子的控制能力。
进一步，所述第二栅极结构位于所述阱区和漂移区中，能够增加第二栅极结构与阱区和漂移区的接触面积，从而增加第二栅极结构对空穴的抽取能力，从而能够降低关断功耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
衬底，所述衬底包括：器件区和集电区，所述器件区和集电区在垂直于所述衬底表面的方向上叠层设置，所述器件区衬底包括：控制区和关断区，所述控制区和关断区在平行于所述衬底表面的方向上设置；
位于所述控制区和关断区衬底中的漂移区，所述漂移区与所述集电区接触；
位于所述控制区和关断区衬底中的阱区，所述阱区与漂移区接触；
位于所述控制区内的第一栅极结构，所述第一栅极结构与所述漂移区和阱区接触；
位于所述控制区阱区中的发射区，所述发射区位于所述第一栅极结构一侧或两侧的衬底中，所述漂移区与所述发射区以所述阱区隔离，所述发射区与所述关断区的阱区电连接。
2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述发射区与漂移区中具有第一掺杂离子，所述第一掺杂离子为N型离子；
所述阱区和集电区中具有第二掺杂离子，所述第二掺杂离子为P型离子。
3.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述漂移区和所述阱区沿垂直于所述衬底表面的方向重叠，所述漂移区位于所述阱区与所述集电区之间；所述第一栅极结构贯穿所述控制区的阱区，且位于所述控制区的漂移区中。
4.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一栅极结构位于所述漂移区表面；所述阱区位于所述第一栅极结构两侧的漂移区中，所述发射区位于所述第一栅极结构两侧的阱区中。
5.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括：连接所述发射区与所述关断区的阱区的金属结构。
6.如权利要求5所述的绝缘栅双极型晶体管，其特征在于，还包括：位于所述控制区第一栅极结构上的介质层，所述介质层暴露出所述关断区的阱区以及所述发射区，所述金属结构位于所述关断区的阱区表面、所述发射区表面以及所述控制区的介质层上。
7.如权利要求5所述的绝缘栅双极型晶体管，其特征在于，所述金属结构的材料为铜或铝。
8.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述衬底还包括：连接区，所述连接区与所述器件区沿平行于所述第一栅极结构延伸方向设置，所述第一栅极结构延伸至所述连接区。
9.如权利要求8所述的绝缘栅双极型晶体管，其特征在于，还包括：连接所述连接区第一栅极结构的栅极连接结构。
10.如权利要求9所述的绝缘栅双极型晶体管，其特征在于，所述栅极连接结构包括：连接所述连接区第一栅极结构的栅极线；连接所述栅极线的栅极金属结构。
11.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括：位于所述关断区的第二栅极结构，所述第二栅极结构与所述发射区电连接。
12.如权利要求11所述的绝缘栅双极型晶体管，其特征在于，所述第二栅极结构位于所述关断区的漂移区表面；所述关断区的阱区位于所述第二栅极结构两侧的漂移区中；
或者，所述漂移区和所述阱区沿垂直于所述衬底表面的方向层叠设置，所述漂移区位于所述阱区与所述集电区之间，所述第二栅极结构贯穿所述关断区的阱区，且位于所述关断区的漂移区中。
13.如权利要求11所述的绝缘栅双极型晶体管，其特征在于，所述第二栅极结构包括：栅极；位于所述栅极和阱区之间，以及栅极和漂移区之间的栅介质层。
14.一种绝缘栅双极型晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括器件区，所述器件区包括控制区和关断区，所述控制区和关断区沿平行于所述衬底表面的方向上设置，所述控制区和关断区衬底中具有漂移区；
形成阱区和第一栅极结构，所述阱区位于所述控制区和关断区衬底中，所述阱区与所述漂移区接触，所述第一栅极结构位于所述控制区，所述第一栅极结构与所述漂移区和所述阱区接触；
在所述控制区的阱区中形成发射区，所述发射区位于所述第一栅极结构一侧或两侧的衬底中，所述漂移区与所述发射区之间以所述阱区隔离，所述发射区与所述关断区的阱区电连接；
在所述衬底中形成集电区，所述器件区和集电区在垂直于所述衬底表面的方向上叠层设置，所述集电区与所述漂移区接触。
15.如权利要求14所述的绝缘栅双极型晶体管的形成方法，其特征在于，还包括：在所述关断区形成第二栅极结构，所述第二栅极结构与所述发射区电连接。
16.如权利要求15所述的绝缘栅双极型晶体管的形成方法，其特征在于，所述衬底还包括：连接区，所述连接区和器件区沿平行于所述衬底表面的方向设置，所述第一栅极结构延伸至所述连接区；
形成所述第一栅极结构和第二栅极结构的步骤包括：对所述漂移区和阱区进行刻蚀，在所述控制区和连接区衬底中形成第一沟槽，并在所述关断区衬底中形成第二沟槽；在所述第一沟槽中形成第一栅极结构；在所述第二沟槽中形成第二栅极结构。
17.如权利要求16所述的绝缘栅双极型晶体管的形成方法，其特征在于，还包括：在所述连接区形成连接第一栅极结构的栅极连接结构。
18.如权利要求14所述的绝缘栅双极型晶体管的形成方法，其特征在于，还包括：在所述关断区的阱区表面和发射区表面形成金属结构。
19.如权利要求18所述的绝缘栅双极型晶体管的形成方法，其特征在于，形成所述金属结构的步骤包括：形成覆盖所述第一栅极结构的介质层，所述介质层暴露出所述发射区和关断区的阱区；在所述控制区介质层上、发射区表面和关断区的阱区表面形成金属结构。
20.如权利要求18所述的绝缘栅双极型晶体管的形成方法，其特征在于，所述金属结构的材料为铜或铝。
CN201710073772.1A 2017-02-10 2017-02-10 绝缘栅双极型晶体管及其形成方法 Pending CN108417621A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710073772.1A CN108417621A (zh) 2017-02-10 2017-02-10 绝缘栅双极型晶体管及其形成方法
US15/882,354 US10505012B2 (en) 2017-02-10 2018-01-29 Insulated gate bipolar transistors and fabrication methods thereof
US16/680,653 US10861955B2 (en) 2017-02-10 2019-11-12 Fabrication methods of insulated gate bipolar transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710073772.1A CN108417621A (zh) 2017-02-10 2017-02-10 绝缘栅双极型晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN108417621A true CN108417621A (zh) 2018-08-17

Family

ID=63106382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710073772.1A Pending CN108417621A (zh) 2017-02-10 2017-02-10 绝缘栅双极型晶体管及其形成方法

Country Status (2)

Country Link
US (2) US10505012B2 (zh)
CN (1) CN108417621A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079069A1 (en) * 2006-09-29 2008-04-03 Mitsubishi Electric Corporation Power semiconductor device
US20140054644A1 (en) * 2012-08-21 2014-02-27 Rohm Co., Ltd. Semiconductor device
CN104319287A (zh) * 2014-10-31 2015-01-28 无锡同方微电子有限公司 一种沟槽栅型半导体器件结构及其制作方法
CN104916672A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
CN106796955B (zh) * 2014-09-30 2020-05-26 三菱电机株式会社 半导体装置
DE102015213630B4 (de) * 2015-07-20 2018-10-25 Infineon Technologies Ag Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6260605B2 (ja) * 2015-11-19 2018-01-17 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079069A1 (en) * 2006-09-29 2008-04-03 Mitsubishi Electric Corporation Power semiconductor device
US20140054644A1 (en) * 2012-08-21 2014-02-27 Rohm Co., Ltd. Semiconductor device
CN104916672A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置及其制造方法
CN104319287A (zh) * 2014-10-31 2015-01-28 无锡同方微电子有限公司 一种沟槽栅型半导体器件结构及其制作方法

Also Published As

Publication number Publication date
US10861955B2 (en) 2020-12-08
US20180233576A1 (en) 2018-08-16
US10505012B2 (en) 2019-12-10
US20200083348A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN106653836A (zh) 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
CN101345243A (zh) 半导体器件
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN108258039A (zh) 电导率调制漏极延伸mosfet
CN105932055A (zh) 一种平面栅igbt及其制作方法
US10319845B2 (en) Insulated gate bipolar transistor and fabrication method thereof
CN105023943A (zh) 一种纵向rc-igbt器件
CN109103240A (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
CN102623495A (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
CN103050523A (zh) 绝缘栅双极型晶体管及其制造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN108417621A (zh) 绝缘栅双极型晶体管及其形成方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110504168B (zh) 一种多槽栅横向高压功率器件制造方法
CN108346692A (zh) 功率半导体器件及其制造方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN106206291A (zh) 一种rc‑ligbt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180817