JP2001177093A - 絶縁ゲート型半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチＩＧＢＴ等の絶縁ゲート型半導体装
置において、一部のゲート酸化膜の不良により、半導体
装置全体が使用不能となる。 【解決手段】 ゲート電極１４と、複数のゲート電極１
４に共通に電圧を印加するゲート配線ＧＬとの間をヒュ
ーズ部１８で接続する。ヒューズ部１８は、アルミニウ
ムで低抵抗に構成されると同時に、狭隘部２２を有す
る。ゲート酸化膜１２に欠陥が生じると、ゲート電極１
４とゲート配線ＧＬとの間で流れるリーク電流が増大す
る。すると狭隘部２２はその電気抵抗により発熱し、溶
断され、不良を生じたゲート電極１４がゲート配線ＧＬ
から切り離される。これにより、残る正常なゲート電極
１４によって半導体装置の動作を継続することができ
る。狭隘部２２の断面積、長さは、破壊リーク電流によ
って瞬間的に溶断するという条件や通常時の電圧降下が
素子の動作に影響しないといった条件を考慮して定めら
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁ゲート型半導
体装置に関し、特に、複数の絶縁ゲート電極が共通のゲ
ート配線に接続された絶縁ゲート型半導体装置に関す
る。

【０００２】

【従来の技術】絶縁ゲート電極は、絶縁膜を介して半導
体基板領域に対向配置され、当該電極に印加される電圧
によって、電極に対向した半導体領域の電位を制御する
ものである。この絶縁ゲート電極を用いた半導体装置
（絶縁ゲート型半導体装置）としては、絶縁ゲート型バ
イポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bip
olar Transistor）や、溝型ＭＯＳＦＥＴ（Ｕ−ＭＯＳ
ＦＥＴ：U-grooved Metal Oxide Semiconductor Field
Effect Transistor）などがある。これら絶縁ゲート型
半導体装置においては、エミッタ電極が接続された半導
体領域とコレクタ電極が接続された半導体領域との間に
配置された半導体領域に対向して絶縁ゲート電極が設け
られる。絶縁ゲート電極はそれに印加される電圧に応じ
て、その対向する半導体領域にチャネルを形成し、エミ
ッタ電極とコレクタ電極との間に流れる電流を制御す
る。

【０００３】絶縁ゲート電極の構造としては、例えばプ
レーナ型ＭＯＳＦＥＴのように半導体基板の主面に酸化
膜等の絶縁膜を介してゲート電極を配置するものや、上
述のＵ−ＭＯＳＦＥＴのように半導体基板の主面にトレ
ンチを設け、そのトレンチの壁面に絶縁膜を形成した
後、トレンチに電極材料を埋め込んでゲート電極とする
トレンチゲートがある。これらのうちトレンチゲートを
用いた半導体装置は集積度を高くすることができるなど
の利点を有し、その研究、開発が進められている。

【０００４】図６は、特開平７−２３５６７２号公報に
開示されたトレンチゲートを有する従来のＩＧＢＴの上
面図である。ＩＧＢＴの上面にはチップの一辺の中央部
に隣接するように矩形のゲートパッドＧＰが設けられ、
ゲートパッドＧＰには、一体的に形成されたゲート配線
ＧＬが接続されている。ゲート配線ＧＬはＩＧＢＴの上
面の外周に沿って配設されるとともに、チップの一辺側
から対向する辺に向かって櫛歯状に延びるにように配設
されている。ゲート配線ＧＬに包囲された領域には、そ
の一部にセンスパッドＳＰが、また残る部分にはエミッ
タ電極１が設けられる。これらゲート配線ＧＬ、ゲート
パッドＧＰ、センスパッドＳＰ及びエミッタ電極は導電
体、例えばアルミニウムで構成される。

【０００５】エミッタ電極の下の半導体基板にはＩＧＢ
Ｔ素子で構成されるユニットセルが、櫛歯状のゲート配
線ＧＬに直交するストライプ状に多数配列されている。
図７は、図６に示すＩＧＢＴにおけるセル領域ＣＲの一
部領域２を示す上面図であり、トレンチの配設構造を説
明するものである。トレンチ３は互いに等間隔に並んだ
ストライプ状に形成される。トレンチ３はその壁面に絶
縁膜を形成された後、ゲート電極４を埋め込まれる。こ
のゲート電極４はトレンチ３の両端に形成されているゲ
ート配線ＧＬに電気的に接続される。ゲート配線ＧＬに
は多数のゲート電極４が接続され、これらゲート電極４
はゲートパッドＧＰに印加される電圧を共通に供給され
る。言い換えれば、１つのトレンチに埋め込まれたゲー
ト電極４はゲート配線ＧＬを介して、ゲートパッドのみ
ならず他の多数のゲート電極４とも電気的に結合されて
いる。

【０００６】

【発明が解決しようとする課題】上述のような絶縁ゲー
ト型半導体装置では、ゲート電極と半導体基板とに介在
する絶縁膜に不良が生じると、ゲート電極と半導体基板
との間に大きな電流が定常的又は断続的に流れる。その
結果、ゲート電圧を制御する駆動回路の負担が増大し、
当該駆動回路の故障の原因となるという問題があった。
また、多数のゲート電極がゲート配線を介して互いに電
気的に接続されている半導体装置では、ある１つのゲー
ト電極に生じた絶縁膜不良部分を流れる電流によって、
他の正常な状態のゲート電極へ印加されるべき駆動電力
まで失われる。その結果、不良ゲート電極と共通のゲー
ト配線に接続された多数のゲート電極がチャネルを制御
できなくなり、スイッチング動作等を行うことができな
くなるという問題があった。

【０００７】このような絶縁膜不良はプレーナ構造のゲ
ート電極よりもトレンチ構造のゲート電極において比較
的多く発生している。トレンチゲートは、基板の溝に埋
め込まれた構造であるため、その製造工程において異物
が溝内部に集積しやすく、そのことがゲート酸化膜等の
絶縁膜の均一な形成に障害となる。また単位面積当たり
のゲート本数を増加させるため、トレンチの幅の微細化
が図られる傾向が、ますますトレンチ内部の清浄化を困
難にする。これまでのプロセスの研究、改良によって溝
内への異物の付着は低減され、例えば溝全体にわたって
劣化したゲート酸化膜が形成されるようなことは希とな
ってきている。しかし、多数の溝のうちいずれかにおい
てゲート酸化膜の劣化箇所が発生する確率は無視できる
ほど小さくはない。

【０００８】具体的にはゲート酸化膜の劣化箇所の多く
は、溝内に形成された酸化膜に形成された一個乃至数個
の点状の欠陥である。絶縁膜として期待される耐圧以下
のある電圧をゲート電極に印加すると、点状の欠陥が存
在する箇所にてゲート酸化膜の破壊が起こる。一旦、ゲ
ート酸化膜が破壊されると、その部分では絶縁性が失わ
れ、ゲート電極と半導体基板とが導通状態となり、これ
ら両者間で電流が容易に流れるようになる。絶縁が保た
れた正常な状態では、ゲート酸化膜を介したゲート電極
と半導体基板との間のリーク電流は、通常の測定器の測
定限界以下（通常、チップ１個において１ｎＡ以下）で
ある。しかし一旦、酸化膜が破壊されると、欠陥を生じ
たゲート１本のみで１００μＡ乃至１０ｍＡ以上の電流
が流れるようになる。

【０００９】以上のような溝内の酸化膜の欠陥を皆無に
することは困難であり、トレンチゲートを有する絶縁ゲ
ート型半導体装置の製造歩留まりを低下させる要因とな
っている。また、プレーナ型の絶縁ゲート型半導体装置
においてはプロセス技術の向上によって、上述したトレ
ンチゲート構造の絶縁ゲート型半導体装置より酸化膜の
欠陥発生はかなり低減されてきているが、これも皆無と
はいえない。

【００１０】本発明は上記問題点を解消するためになさ
れたもので、ゲート絶縁膜に不良箇所が生じても、駆動
回路やチップの広範囲への悪影響を回避でき、高い製造
歩留まりを得ることができる絶縁ゲート型半導体装置を
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明に係る絶縁ゲート
型半導体装置は、各絶縁ゲートとゲート配線とを接続す
るヒューズ部を有し、前記ヒューズ部はゲート絶縁膜の
絶縁不良時に半導体基板領域と前記絶縁ゲート電極との
間で流れるリーク電流による発熱で断線するものであ
る。

【００１２】本発明によれば、一部のゲート電極のゲー
ト絶縁膜に絶縁不良によって、ゲート配線と半導体基板
との間が短絡しても、当該不良を有するゲート電極に流
れる大きなリーク電流によってヒューズ部が瞬間的に断
線し、当該ゲート電極がゲート配線から切り離される。
よって、ゲート配線と半導体基板との間の短絡が短時間
に解消され、他の正常なゲート電極によるスイッチング
や電流量制御等の動作が保証される。本発明の好適な態
様は、前記ヒューズ部がアルミニウムで構成される絶縁
ゲート型半導体装置である。アルミニウムは特に融点が
低く、また高温において酸化することにより、短時間で
断線が達成され、不良ゲート電極が半導体装置全体に及
ぼす影響を特に有効に抑制することができる。

【００１３】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００１４】［実施形態１］ 〈構造〉 第１の実施形態に係る絶縁ゲート型半導体装
置であるトレンチＩＧＢＴの構造を以下説明する。本ト
レンチＩＧＢＴのチップの概略の上面図は図６と基本的
に同様の構成となる。すなわち、チップ内に互いに平行
なゲート配線が櫛歯状に配設され、これらゲート配線Ｇ
Ｌは共通のゲートパッドＧＰに接続され、ここに印加さ
れる電圧をゲート電極に伝達する。

【００１５】図１は、本トレンチＩＧＢＴのゲート配線
ＧＬ間に配設されるゲート電極の概略の構成を示す上面
図である。また図２は本トレンチＩＧＢＴの立体構造を
示す模式的な斜視図であり、図１に示す直線Ａ−Ａ’に
沿った断面を正面として見た図である。ゲート配線ＧＬ
間には、ストライプ状の多数のトレンチ１０がゲート配
線ＧＬに直交する方向に互いに平行に設けられる。トレ
ンチ１０の寸法は、一般的に幅１μｍ程度、深さ３〜６
μｍ、長さ１〜１０ｍｍである。このようなトレンチ１
０が、１つのチップ内に数μｍ間隔で数百〜数千本、形
成される。

【００１６】このトレンチ１０はその壁面にゲート酸化
膜１２を形成された後、ゲート電極１４を埋め込まれ
る。ゲート酸化膜１２は厚さ１００ｎｍ程度であり、熱
酸化によって形成される。ゲート電極１４の両端上面に
はゲート電極１４と一体に形成されるコンタクト部１６
が設けられる。本トレンチＩＧＢＴにおいては、ゲート
電極１４とゲート配線ＧＬとは離隔して配置され、ゲー
ト電極１４のコンタクト部１６とゲート配線ＧＬとを橋
渡しするようにヒューズ部１８が形成される。なお、ゲ
ート電極１４の上部には層間絶縁膜２０が設けられ、こ
の層間絶縁膜２０に開けられたコンタクトホールを介し
てヒューズ部１８はコンタクト部１６と電気的接触をす
る。ちなみに層間絶縁膜２０は、さらにこの上部に積層
されるエミッタ電極（図示せず）とゲート電極１４との
間の電気的絶縁を確保するために設けられる。ヒューズ
部１８は各ゲート電極１４ごとに互いに分離されて設け
られる。

【００１７】ゲート電極１４とゲート配線ＧＬとの間を
流れる電流は通常は極めて小さいが、ゲート酸化膜１２
に絶縁不良箇所が生じると大きなリーク電流が流れ得
る。ヒューズ部１８は、通常はゲート配線ＧＬの電圧変
動を速やかにゲート電極１４に伝達するとともに、所定
値以上の電流が流れると自ら断線するように構成され
る。

【００１８】このヒューズ部１８は、目的とする電流導
通時に発熱を生じて破断するように、断面積の小さい部
分を含んでいる。通常時にはゲート電極１４とゲート配
線ＧＬとの間の電気抵抗は小さく保たれる必要があるた
め、この断面積の小さい部分はヒューズ部１８の全長の
一部に限定されるのが一般的である。すなわち、ヒュー
ズ部１８は、基本的にはその長さ方向の途中がくびれた
形状に形成される。このくびれた部分、すなわち狭隘部
２２の寸法に関する条件については後述する。

【００１９】ヒューズ部１８は破断する際に熱等のエネ
ルギーを発するため、このエネルギーによって近傍の基
板や配線が損傷しないようにレイアウト上の配慮をする
ことが望ましい。例えばＩＧＢＴ素子が配置される活性
領域における下地酸化膜が薄く、狭隘部２２が破断時に
発するエネルギーによって当該領域の下地酸化膜やその
下の半導体基板が悪影響を被るおそれがあるような場合
には、狭隘部２２は通常、活性領域周辺に設けられる厚
い下地酸化膜を有する領域に配置することが望ましい。

【００２０】ヒューズ部１８はアルミニウムを用いて形
成される。ヒューズに用いられる材料としては、ニッケ
ル・クロムあるいはチタン・タングステンなどが知られ
ているが、これらの合金は融点が１２００℃以上と高
く、また電気抵抗も１００μΩcm程度と高い。そのため
回路上の電気抵抗を調整するための抵抗体としては使用
できるが、本装置のヒューズ部１８の材料としては適し
ていない。すなわち、本装置のヒューズ部１８は、第１
にその幅が小さくてもゲート配線ＧＬ上の駆動電圧を円
滑にゲート電極１４に伝達できるように、電気抵抗が小
さいことが望ましい。また第２にゲート電極１４相互の
間隔を微細化しても、ヒューズ部１８切断の際の熱が隣
接する正常なゲート電極１４のヒューズ部１８に影響を
与えないように、低温で破断することが望ましい。この
ような観点から、本装置ではヒューズ部１８の材料とし
てアルミニウムを採用している。

【００２１】ちなみにアルミニウムの電気抵抗率は２．
８μΩcmであり、金、銀、銅などとともに最も低い部類
に属する。またアルミニウムの融点は６５９℃であり、
他の金属と比較して低い。さらに５００℃付近で酸化さ
れ絶縁体となるため、その温度到達後、急速に溶断が進
む。よってゲート酸化膜１２の欠陥により所定値以上の
電流が流れ始めてから、極めて短時間でその欠陥を生じ
たゲート電極１４を切り離すことができるという点で
も、アルミニウムはヒューズ部１８の材料として好適で
ある。

【００２２】なお、ここでは、ゲート配線ＧＬはヒュー
ズ部１８とは別のアルミニウム層で形成される。ヒュー
ズ部１８、ゲート配線ＧＬを構成するアルミニウム層を
それぞれ第１Ａｌ層、第２Ａｌ層と称すると、第１Ａｌ
層の上にはＳｉ０_２やポリイミド等からなる層間絶縁膜
２４が積層され、その層間絶縁膜２４の上に第２Ａｌ層
が形成される。ゲート配線ＧＬとヒューズ部１８とはこ
の層間絶縁膜２４に形成されたコンタクトホールを介し
て互いに電気的に接続される。

【００２３】また、半導体基板は、コレクタ電極に接続
されるｐ^＋コレクタ層３０の上に、ｎ^＋バッファ層３
２、ｎ⁻エピタキシャル層３４、ｐボディー層３６が形
成される。ｐボディー層３６の表面側には、トレンチ１
０の両脇に沿ってｎ^＋エミッタ領域３８が形成される。
トレンチ１０は半導体部分の表面からｎ⁻エピタキシャ
ル層３４に達する深さにまで形成される。ｎ^＋エミッタ
領域３８とｐボディー層３６とに接触するようにエミッ
タ電極が形成される。この半導体基板に形成される構成
自体は従来より知られたトレンチＩＧＢＴと基本的に同
様であり、この構成によって、エミッタ電極とコレクタ
電極との間で流れる電流をゲート電極１４に印加される
電圧によってスイッチング制御することができる。

【００２４】〈ヒューズ部の切断〉 次にヒューズ部１
８が熱によって破断する現象について述べる。例えば、
幅１μｍ、高さ１μｍ、長さ１μｍのアルミニウム部材
に１ｍＡの電流が流れた場合（すなわち電流密度１×１
０^５Ａ／cm^２である場合）の発熱量は、計算上、毎秒３
０ｎＪである。この部材から周囲への熱の伝達が行われ
ない場合、当該アルミニウム部材の温度が融点に対応す
る６６０℃に達するまでの時間は電流導通開始から０．
０１３秒である。よって、周囲への熱伝導が抑制された
状態でのヒューズ部１８の瞬断に要する電流密度は１×
１０^５Ａ／cm^２程度であるとすることができる。

【００２５】実際には、ヒューズ部１８の下面は酸化膜
を介して半導体基板に熱的に結合され、また上面もシリ
コン酸化膜等で覆われており、周囲への熱伝導が生じ
る。その影響を考慮に入れると、ヒューズ部１８の破断
に要する電流密度は、上述の計算結果よりも大きな値と
なり、その値はおよそ５×１０^６Ａ／cm^２である。

【００２６】ゲート電極１４と半導体基板との間のリー
ク電流は、ゲート酸化膜１２が正常である場合には測定
限界以下であり、１ｃｍ×１ｃｍサイズのチップにおい
てはそのチップ全体でも１ｎＡ以下である。しかし、ゲ
ート酸化膜１２に欠陥がある場合には、欠陥の存在する
１つのゲート電極１４だけで１００μＡ〜１０ｍＡ以上
のリーク電流（以下、破壊リーク電流と称する）が発生
する。その大きさは個々の欠陥によって異なる。ゲート
電圧は通常は１０〜２０Ｖ程度の低電圧であるが、かか
る低電圧においても一気に大電流の破壊リーク電流が流
れる場合もある。一方でゲート酸化膜１２に欠陥が存在
しても初期においては破壊リーク電流は小電流である場
合もある。一旦、発生した破壊リーク電流は、ゲート電
圧を上昇させるにつれて増大する。市販される製品の半
導体装置においては、信頼性を確保するため、例えばサ
ージ電圧、不注意などによる大きなゲート電圧が印加さ
れても半導体装置に異常が生じないことが要求され、例
えば５０Ｖ前後の耐圧を保証することもある。そのよう
な高電圧では、欠陥破壊初期の低電圧時には低電流（１
００μＡ程度）であった破壊リーク電流も、ほとんどの
場合、桁違いに大きくなる（１０ｍＡ）。

【００２７】このように、ゲート酸化膜１２に欠陥が存
在する場合とゲート酸化膜１２が正常な状態である場合
とではリーク電流に大きな差異が存在する。正常なゲー
ト酸化膜１２を有するゲート電極１４に接続されたヒュ
ーズ部１８はゲート電極１４に流出入する少量の電荷を
スムーズに通す。その一方で、欠陥を有するゲート電極
１４に接続されたヒューズ部１８は、大きな破壊リーク
電流（１０ｍＡ以上）が流れることにより瞬断され、そ
の破壊リーク電流が持続的に流れることを阻止する。

【００２８】〈ヒューズ部の寸法〉 次に上述したヒュ
ーズ部１８の破断を好適に起こさせるために課されるヒ
ューズ部１８の寸法条件を具体的に説明する。

【００２９】まず、第１の寸法条件として、瞬間的に破
断を生じる電流密度を得るための条件を説明する。

【００３０】上述したように、アルミニウムで形成され
たヒューズ部１８が瞬間的に切断されるための電流密度
は５×１０^６Ａ／cm^２以上である。破壊リーク電流が１
０ｍＡである場合に、この電流密度に関する条件を満た
すヒューズ部１８の狭隘部２２の断面積Ｓは次式により
与えられる。

【００３１】

【数１】 １０ｍＡ／Ｓ≧５×１０^６Ａ／cm^２ ………（１） ヒューズ部１８の断面が幅Ｗ（単位：ｃｍ）、厚さＤ
（単位：ｃｍ）の矩形である場合、（１）式から次式を
得る。

【００３２】

【数２】 Ｓ＝Ｗ・Ｄ≦２×１０^−９cm^２ ………（２） この式から、例えば幅Ｗが１μｍである場合、厚さＤは
０．２μｍ以下とすべきことが分かる。１０ｍＡより小
さい破壊リーク電流を生じるゲート酸化膜の欠陥を有す
るゲート電極１４をゲート配線ＧＬから分断したい場合
には、（１）式又は（２）式に基づいて、ヒューズ部１
８の狭隘部２２の断面積寸法をさらに小さく形成すれば
よい。

【００３３】なお、ここでは電流密度５×１０^６Ａ／cm
^２での破断に要する時間をもって十分であるとしている
が、より短時間での破断を要求される場合には、より大
きな電流密度を（１）式の右辺に設定してヒューズ部１
８の狭隘部２２の断面積寸法を決定すればよい。反対
に、より長い時間での破断で十分である場合には、より
小さな電流密度を設定して断面積寸法を決定することが
できる。

【００３４】但し、電流密度を例えば３×１０^６Ａ／cm
^２程度まで下げると、切断に要する時間は大幅に長くな
り、１００秒前後を要するようになる。しかも、このよ
うな長時間の場合の断線現象は、ヒューズ部１８の純粋
な溶融によってよりもエレクトロマイグレーション（El
ectro Migration、以下ＥＭと略記する）に起因するも
のとなる。このＥＭは、ヒューズ部１８を形成するアル
ミニウムの粒径の影響や、狭隘部２２の断面寸法に関す
る非線形な影響を受ける。よって、所望の電流密度で確
実に破断が生じるための寸法設定が複雑になる可能性が
ある。これに対して、溶融によって破断を生じるような
電流密度での寸法設定は、ヒューズ部１８を構成するア
ルミニウム膜の製造プロセスに対する配慮は特に不要で
あり、また（１）式又は（２）式に表される線形な関係
に基づいて行われるため容易である。

【００３５】また、上述の電流密度の値５×１０^６Ａ／
cm^２は、通常のシリコン基板を用い、しかもヒューズ部
１８が基板に接している場合における熱伝導を想定した
ものである。よって、異なる熱伝導条件においては、瞬
断に要する電流密度も異なり、例えば熱絶縁性が向上さ
れた状態では、５×１０^６Ａ／cm^２以下の電流密度でも
ヒューズ部１８を瞬間的に切断し得る。

【００３６】続いて第２の寸法条件は、正常なゲート電
極１４に接続されたヒューズ部１８が駆動時の電流によ
ってＥＭを起こさないという点から課されるものであ
る。すなわち、破壊リーク電流を生じない正常なゲート
電極１４を駆動する際のヒューズ部１８の狭隘部２２に
おける電流密度がＥＭの許容電流密度を越えないことが
必要である。ＥＭの許容電流密度は、アルミニウムの場
合、０．５×１０^５Ａ／cm^２と言われている。正常時の
リーク電流を１ｎＡとすると、第２の寸法条件は次式で
表される。

【００３７】

【数３】 １ｎＡ／Ｓ≦０．５×１０^５Ａ／cm^２ ………（３） すなわち、

【数４】 Ｓ＝Ｗ・Ｄ≧２×１０^−１４cm^２ ………（４） である。（４）式より、例えば幅Ｗが２ｎｍである場
合、厚さＤは１ｎｍ以上であることが要求される。ここ
で、現状の通常の半導体製造法において作成できるヒュ
ーズ部１８の最小寸法は幅に関してはサブミクロン
（０．１μｍ）のオーダーであり、また厚さに関しては
数ｎｍである。よって、この第２の条件は、実際のヒュ
ーズ部１８の形成に際しては一般的には満たされてお
り、寸法決定に際して当該条件を考慮する必要が生じる
場合は基本的にはない。

【００３８】次の第３の寸法条件を述べる。ヒューズ部
１８を設けることによりゲート電極１４を駆動する際の
配線抵抗が上昇することは望ましくない。第３の寸法条
件は、この観点からのものであり、ヒューズ部１８の電
気抵抗はゲート電極１４の電気抵抗に比して十分に小さ
いという条件である。

【００３９】通常、１本のトレンチの幅ｗは０．１〜２
μｍ、深さｄは２〜１０μｍ、長さｌは１〜１０ｍｍで
ある。ここではゲート電極１４をポリシリコンで形成す
る場合を考察する。ポリシリコンの比抵抗ρpolyは、１
〜１０ｍΩcmである。この条件の範囲内において、１本
のトレンチに埋め込まれたゲート電極１４の抵抗が最小
となるのは、トレンチの幅ｗが２μｍ、深さｄが１０μ
ｍ、長さｌが１ｍｍ、ポリシリコンの比抵抗ρpolyが１
μΩcmの場合であり、このときゲート電極１４の電気抵
抗は０．５ｋΩとなる。例えば、この場合についての第
３の寸法条件を具体的に説明する。

【００４０】

【数５】 ρAL・Ｌ／（Ｗ・Ｄ）≦０．５ｋΩ ………（５） ここでρALはヒューズ部１８を構成するアルミニウムの
比抵抗であり、この値として純粋なアルミニウムについ
ての２．８×１０^−６Ωcmを用いると、

【数６】 Ｌ／（Ｗ・Ｄ）≦１．８×１０^８ｃｍ^−１ ………（６） となる。Ｗ・Ｄとして（２）式の上限値２×１０^−９cm
^２を代入すると、

【数７】Ｌ≦０．３６ｃｍ ………（７） を得る。

【００４１】また、Ｗ・Ｄとして（４）式の下限値２×
１０^−１４cm^２を代入すると、

【数８】Ｌ≦３．６×１０^−６ｃｍ ………（８） を得る。

【００４２】よって、ゲート電極１４の電気抵抗が最小
となる場合において、上述の第１、第２の寸法条件をも
考慮に入れたヒューズ部１８の狭隘部２２の長さＬは、
０．３６ｃｍ以下の範囲で、その断面積Ｓ（＝Ｗ・Ｄ）
の大きさに応じて選択される。

【００４３】〈製造方法〉 本実施形態に係るトレンチ
ＩＧＢＴの製造プロセス、特にヒューズ部１８に関わる
工程について説明する。

【００４４】本トレンチＩＧＢＴの基板部分の構造は基
本的に従来と同様のプロセスにより形成することができ
る。ここではゲート電極１４形成までのプロセスの一例
を簡単に説明する。ｐ^＋コレクタ層３０を構成するシリ
コンｐ^＋基板の上に、ｎ^＋バッファ層３２（例えば厚さ
１０〜２０μｍ）及びｎ⁻エピタキシャル層３４（例え
ば厚さ５０〜１００μｍ）がそれぞれエピタキシャル成
長法により形成される。ｐボディー層３６（例えば厚さ
２〜５μｍ）はｎ⁻エピタキシャル層３４の表面に不純
物を熱拡散することにより形成される。このｐボディー
層３６の表面にフォトレジスト膜が形成され、このフォ
トレジスト膜をパターニングして、ｎ^＋エミッタ領域３
８を形成するためのマスクが形成される。このマスクを
用いて不純物を導入し、ｎ^＋エミッタ領域３８（例えば
拡散深さ０．５〜１μｍ程度）がストライプ状に形成さ
れる。

【００４５】ｎ^＋エミッタ領域３８の長手方向の中心線
に沿ってトレンチ１０が形成される。このトレンチ１０
は、ｐボディー層３６より１〜３μｍ程度深い深さを有
し、またその幅は１μｍ程度、長さは１〜１０ｍｍ程度
に形成される。その後、拡散炉などを用いて基板表面を
酸化することにより、トレンチ１０の内側にはゲート酸
化膜１２（例えば厚さ１００ｎｍ程度）が形成される。
トレンチ１０の内部には、ＣＶＤ（Chemical Vapor Dep
osition）により、ゲート電極１４となるポリシリコン
が堆積される。トレンチ１０両端のコンタクト部１６と
なる部分をマスクして、ポリシリコンはＲＩＥ（Reacti
ve Ion Etching）又はＣＤＥ（ChemicalDry Etching）
によりエッチバックされる。これにより、トレンチ１０
以外に堆積した不要なポリシリコンが取り除かれ、基板
上面の露出、平坦化が達成される。

【００４６】以上がゲート電極１４形成までの概略の工
程である。続いて、本半導体装置の特徴であるヒューズ
部１８の形成に関わる工程を説明する。ポリシリコンの
表面には熱酸化によるシリコン酸化膜が形成され、ポリ
シリコン内部をその後の工程における汚染等から保護す
る。また、基板上面は、プラズマＣＶＤ等の方法による
ＳｉＯ_２やスピンナー等の方法によるポリイミドなどで
覆われ、これをパターニングして、トレンチ１０を覆う
ようにストライプ状の層間絶縁膜２０が設けられる。層
間絶縁膜２０はコンタクト部１６の上部にてコンタクト
孔を開けられる。

【００４７】次にスパッタ法又は蒸着法により、基板上
に第１Ａｌ層が成膜される。第１Ａｌ層の上にはレジス
トが塗布され、これをフォトリソグラフィによりパター
ニングする。これにより形成されたレジストパターンを
マスクとしてＲＩＥによる加工を行い、ヒューズ部１８
が形成される。ヒューズ部１８の一方端は、層間絶縁膜
２０に開けられたコンタクトホールの上を覆い、当該コ
ンタクトホールを介してコンタクト部１６と電気的に接
触する。

【００４８】第１Ａｌ層の上には、層間絶縁膜２４が形
成される。層間絶縁膜２４のパターニングを行った後、
その上にスパッタ法又は蒸着法により第２Ａｌ層が成膜
される。この第２Ａｌ層をパターニングしてゲート配線
ＧＬ、ゲートパッドＧＰ及びエミッタ電極（図示せず）
が形成される。ヒューズ部１８とゲート配線ＧＬとが重
なり合う部分の層間絶縁膜２４にはコンタクト孔が設け
られ、これを介してゲート配線ＧＬはヒューズ部１８に
電気的に接触し、ゲート配線ＧＬとゲート電極１４とが
接続される。

【００４９】なお、ここで第２Ａｌ層に代えて、他の導
電層を用い、ゲート配線ＧＬ等を構成することもでき
る。例えば、チタンなどの下地金属を成膜し、パターニ
ングした後、銅などの金属を電解メッキなどの方法によ
り下地金属の上に成膜する方法が可能である。

【００５０】以上のプロセスにより、トレンチＩＧＢＴ
のウェハーは完成し、これをダイシングしてチップに切
断し、モジュール等に実装され、本半導体装置が完成す
る。上述のプロセスには必要に応じて最新のプロセスを
取り入れることができる。例えば、層間絶縁膜を平坦化
するためにＣＭＰ（Chemical Physical Polishing）を
用いたり、また絶縁膜として酸化膜以外に他の高誘電率
薄膜（Ｔａ_２Ｏ_５、ＳｒＴｉＯ_３等）および低誘電率薄
膜（水素、シルセスキオサン等）を使用することが挙げ
られる。

【００５１】［実施形態２］第１の実施形態に係る半導
体装置であるトレンチＩＧＢＴはヒューズ部１８とゲー
ト配線ＧＬとがそれぞれ第１Ａｌ層、第２Ａｌ層にて形
成されるものであった。これに対して第２の実施形態に
係るトレンチＩＧＢＴは、ヒューズ部とゲート配線ＧＬ
とが同一層にて形成されるものである。本半導体装置の
上面のおおまかなパターンは上記実施形態の図１に示す
ものと同様である。図３は本トレンチＩＧＢＴの立体構
造を示す模式的な斜視図であり、第１の実施形態におけ
る図２に相当する図である。図３において、第１の実施
形態と同一の構成要素には同一の符号を付し、説明を簡
略にする。

【００５２】本半導体装置においては、ヒューズ部５０
とゲート配線ＧＬとが一つのＡｌ層をパターニングする
ことにより一体に形成される。その製造プロセスを以下
に説明する。ゲート電極１４が形成されるまでの工程は
第１の実施形態と同様であるので、その説明を省略し、
それ以降の概略の工程を説明する。

【００５３】まず、スパッタ法又は蒸着法によりアルミ
ニウム膜（第１ＡＬ層）を形成する。さらにレジストを
塗布した後、これをフォトリソグラフィによりパターニ
ングする。このレジストをマスクとして第１Ａｌ層をＲ
ＩＥ又はウェットエッチによりエッチング加工する。こ
のときレジストがヒューズ部５０とゲート配線ＧＬとを
共通にカバーすることにより、ヒューズ部５０とゲート
配線ＧＬとが一体となったパターンで形成される。な
お、この第１Ａｌ層を用いて、ゲートパッドＧＰも同時
に形成することができる。

【００５４】次いで、基板上面にはプラズマＣＶＤなど
の方法によるＳｉＯ_２又はスピンナー等の方法によるポ
リイミド等からなる層間絶縁膜（図示せず）が形成され
る。この層間絶縁膜の上にはレジストが形成され、これ
をパターニングして形成されたマスクによって、層間絶
縁膜をＲＩＥにより加工する。これにより層間絶縁膜に
第１Ａｌ層へのコンタクト孔や、基板のｎ^＋エミッタ領
域３８が露出する開口が形成される。これに積層してア
ルミニウム膜（第２ＡＬ層）が成膜される。この第２Ａ
ｌ層をパターニングして、エミッタ電極等が形成され
る。層間絶縁膜はゲート電極１４の上をカバーすること
によりゲート電極１４とエミッタ電極との間の耐圧を確
保することができる。また、この第２Ａｌ層と第１Ａｌ
層とは、層間絶縁膜に開けられた上記コンタクト孔を介
して電気的接触を取ることができる。このようにしてウ
ェハーが完成され、ダイシングされモジュールに実装さ
れ本半導体装置が完成される。

【００５５】本実施形態では、ゲート電極１４の上部を
カバーする層間絶縁膜２０を設ける工程や、ヒューズ部
１８とゲート配線ＧＬとの間の層間絶縁膜２４にコンタ
クト孔を開ける工程を省略することができ、製造コスト
を低減することが可能である。

【００５６】［実施形態３］第３の実施形態に係るトレ
ンチＩＧＢＴは、ゲート配線ＧＬをポリシリコンで形成
するものである。図４は本トレンチＩＧＢＴの立体構造
を示す模式的な斜視図であり、第１の実施形態における
図２に相当する図である。図４において、第１の実施形
態と同一の構成要素には同一の符号を付し、説明を簡略
にする。

【００５７】本半導体装置においては、ゲート配線ＧＬ
がゲート電極１を形成するのと同じ、ポリシリコンをパ
ターニングすることにより形成される。ゲート配線ＧＬ
は幅を広く形成することができるので、アルミニウムに
代えてポリシリコンを用いても、抵抗の増加の影響は小
さい。

【００５８】ゲート配線ＧＬその製造プロセスを以下に
説明する。ゲート電極１４を構成するポリシリコンがＣ
ＶＤで堆積されるまでの工程は第１の実施形態と同様で
あるので、その説明を省略し、それ以降の概略の工程を
説明する。

【００５９】ポリシリコンをエッチバックする際に、ゲ
ート配線ＧＬが形成される部分もマスクされる。これに
よりコンタクト部１６と同時にゲート配線ＧＬが形成さ
れる。ポリシリコンの上に、スパッタ法又は蒸着法によ
りアルミニウム膜（第１ＡＬ層）が形成される。このア
ルミニウム膜をパターニングして、ヒューズ部７０が形
成される。

【００６０】次いで、基板上面には層間絶縁膜（図示せ
ず）が形成される。この層間絶縁膜はパターニングさ
れ、ゲート配線ＧＬへのコンタクト孔や、基板のｎ^＋エ
ミッタ領域３８が露出する開口が形成される。これに積
層してアルミニウム膜（第２ＡＬ層）が成膜される。こ
の第２Ａｌ層をパターニングして、エミッタ電極等が形
成される。層間絶縁膜はゲート電極１４の上をカバーす
ることによりゲート電極１４とエミッタ電極との間の耐
圧を確保することができる。また、この第２Ａｌ層とポ
リシリコン層とは、層間絶縁膜に開けられた上記コンタ
クト孔を介して電気的接触を取ることができる。このよ
うにしてウェハーが完成され、ダイシングされモジュー
ルに実装され本半導体装置が完成される。

【００６１】本実施形態では、ヒューズ部７０がゲート
電極１４、ゲート配線ＧＬと層間絶縁膜を介さずに直接
積層されコンタクトするので工程が簡単となり、製造コ
ストを低減することが可能である。

【００６２】［実施形態４］図５は第４の実施形態に係
る半導体装置であるトレンチＩＧＢＴの立体構造を示す
模式的な斜視図であり、第３の実施形態における図４に
相当する図である。図５において、上記各実施形態と同
一の構成要素には同一の符号を付し、説明を簡略にす
る。

【００６３】本半導体装置においては、第３の実施形態
と同様、ヒューズ部９０はアルミニウムで形成される。
ヒューズ部９０の狭隘部２２及びさらにゲート電極１４
側の部分は、上記各実施形態と同様に各ゲート電極１４
ごとに分離している。しかし、狭隘部２２よりゲート配
線ＧＬ側の部分は複数のゲート電極１４ごとに連なって
いることを特徴とする。図５に示す例では、隣接する２
つのゲート電極１４に接続されるヒューズ部が一体に形
成されている。本構成では狭隘部２２よりゲート配線Ｇ
Ｌ側においてはヒューズ部９０の幅が広くなることによ
り、この部分での電気抵抗が減少し、素子の駆動能力が
高められる。また通電される電流密度が減少することに
より、ＥＭに対する耐性を向上させることができる。図
５においては、２つのゲート電極１４に対応するヒュー
ズ部が一体化された例を示したが、より多くのゲート電
極１４に対応するヒューズ部を一体化した構成も可能で
ある。

【００６４】また、ここでは第３の実施形態のヒューズ
部の構造において、隣接するいくつかのゲート電極１４
に対応するヒューズ部を互いに一体化する例を示した
が、第１、第２の実施形態のヒューズ部の構造におい
て、同様のヒューズ部の一体化を行うこともでき、本実
施形態と同様の効果を得ることができる。

【００６５】

【発明の効果】本発明の半導体装置によれば、破壊リー
ク電流によって速やかに破断するヒューズ部によってゲ
ート電極とゲート配線とが接続されることにより、ゲー
ト絶縁膜に絶縁不良を有するゲート電極がゲート配線か
ら切り離される。よって、ゲート配線に過大な電流が流
れ続けることが防止され、半導体装置全体に影響する故
障や駆動回路の故障を回避することができる効果が得ら
れる。また、正常なゲート電極の動作が保証されること
により、一部のゲート電極の不良によって半導体装置を
使用できなくなることが回避され、半導体装置の製造歩
留まりが向上する効果が得られる。

【図面の簡単な説明】

【図１】 第１の実施形態に係るトレンチＩＧＢＴのゲ
ート配線ＧＬ間に配設されるゲート電極の概略の構成を
示す上面図である。

【図２】 第１の実施形態に係るトレンチＩＧＢＴの立
体構造を示す模式的な斜視図である。

【図３】 第２の実施形態に係るトレンチＩＧＢＴの立
体構造を示す模式的な斜視図である。

【図４】 第３の実施形態に係るトレンチＩＧＢＴの立
体構造を示す模式的な斜視図である。

【図５】 第４の実施形態に係るトレンチＩＧＢＴの立
体構造を示す模式的な斜視図である。

【図６】 トレンチゲートを有する従来のＩＧＢＴの上
面図である。

【図７】 トレンチゲートを有する従来のＩＧＢＴにお
けるセル領域ＣＲの一部領域の上面図であり、トレンチ
の配設構造を説明する図である。

【符号の説明】

１０ トレンチ、１２ ゲート酸化膜、１４ ゲート電
極、１６ コンタクト部、１８，５０，７０，９０ ヒ
ューズ部、２０ 層間絶縁膜、２２ 狭隘部、３８ ｎ
^＋エミッタ領域。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 共通のゲート配線に接続された複数の絶
   縁ゲート電極を有し、当該絶縁ゲート電極はゲート絶縁
   膜を介して対向した半導体基板領域の電位を制御する絶
   縁ゲート型半導体装置において、 前記各絶縁ゲートと前記ゲート配線とを接続するヒュー
   ズ部を有し、 前記ヒューズ部は前記ゲート絶縁膜の絶縁不良時に前記
   半導体基板領域と前記絶縁ゲート電極との間で流れるリ
   ーク電流による発熱で断線すること、 を特徴とする絶縁ゲート型半導体装置。
2. 【請求項２】 請求項１記載の絶縁ゲート型半導体装置
   において、 前記ヒューズ部はアルミニウムで構成されることを特徴
   とする絶縁ゲート型半導体装置。