KR100808997B1 - 퓨즈 소자 및 그 절단 방법 - Google Patents

퓨즈 소자 및 그 절단 방법 Download PDF

Info

Publication number
KR100808997B1
KR100808997B1 KR1020060012908A KR20060012908A KR100808997B1 KR 100808997 B1 KR100808997 B1 KR 100808997B1 KR 1020060012908 A KR1020060012908 A KR 1020060012908A KR 20060012908 A KR20060012908 A KR 20060012908A KR 100808997 B1 KR100808997 B1 KR 100808997B1
Authority
KR
South Korea
Prior art keywords
wiring
contact
wiring portion
contact portion
fuse
Prior art date
Application number
KR1020060012908A
Other languages
English (en)
Other versions
KR20070025917A (ko
Inventor
사토시 오츠카
도요지 사와다
마사토 스가
준 나가야마
모토노부 사토
다카시 스즈키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070025917A publication Critical patent/KR20070025917A/ko
Application granted granted Critical
Publication of KR100808997B1 publication Critical patent/KR100808997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

본 발명은 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있는 동시에, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있는 퓨즈 소자 및 그 절단 방법을 제공하는 것을 목적으로 한다.
실리콘층을 포함하는 배선부(14)와, 배선부(14)의 일단 측에 접속된 콘택트부(20b)와, 배선부(14)의 타단 측에 접속된 콘택트부(20a)를 갖는 퓨즈 소자에 있어서, 콘택트부(20b)로부터 콘택트부(20a)에 배선부(14)를 통하여 전류를 흘리고, 콘택트부(20a)의 금속 재료를 실리콘층 중으로 마이그레이션(migration)시킴으로써, 배선부(14)와 콘택트부(20a) 사이의 접속 저항을 변화시킨다.
소자 분리막, 콘택트 플러그, 배선부, 콘택트부, 퓨즈 소자,

Description

퓨즈 소자 및 그 절단 방법{FUSE AND METHOD DISCONNECTING THE FUSE}
도 1은 본 발명의 제 1 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도.
도 2는 본 발명의 제 1 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도.
도 3은 퓨즈 회로의 일례를 나타내는 회로도.
도 4는 본 발명의 제 1 실시예에 의한 퓨즈의 절단 방법을 나타내는 개략적인 단면도.
도 5는 본 발명의 제 1 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도(그 1).
도 6은 본 발명의 제 1 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도(그 2).
도 7은 본 발명의 제 2 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도.
도 8은 본 발명의 제 2 실시예에 의한 다른 퓨즈의 절단 방법을 나타내는 개략적인 단면도.
도 9는 본 발명의 제 3 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도.
도 10은 본 발명의 제 3 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적 인 단면도.
도 11은 본 발명의 제 4 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도.
도 12는 본 발명의 제 4 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도.
도 13은 본 발명의 제 5 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도.
도 14는 본 발명의 제 6 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도.
도 15는 본 발명의 제 6 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도.
도 16은 본 발명의 제 7 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘 기판
12 : 소자 분리막
14 : 퓨즈
16 : 층간 절연막
18 : 컨택트홀
20 : 콘택트 플러그
22 : 메탈 배선
24 : 폴리 실리콘막
26 : 금속 실리사이드막
28 : 절연막
30 : 퓨즈 소자
32, 34 : 센스용 트랜지스터
36 : 퓨즈 절단용 트랜지스터
40 : SOI기판
42 : 매립 절연막
44 : SOI층
본 발명은 퓨즈 소자 및 그 절단 방법에 관한 것으로, 특히 전기적으로 절단하여 회로를 재구성할 수 있는 퓨즈 소자 및 그 절단 방법에 관한 것이다.
DRAM이나 SRAM 등의 메모리 디바이스나 로직 디바이스 등의 반도체 장치는 다수의 소자로 구성되지만, 제조 공정 상의 여러가지 요인에 의해 일부의 회로나 메모리 셀이 정상 동작하지 않는 경우가 있다. 이 경우, 일부의 회로나 메모리 셀의 불량에 의해 장치 전체를 불량으로 취급한다면, 제조 수율을 저하시켜 나아가서는 제조 비용의 증가에도 영향을 준다. 이 때문에, 최근의 반도체 장치에서는 불 량 회로나 불량 메모리 셀을 미리 준비해 둔 용장(冗長) 회로나 용장 메모리 셀로 전환하여 양품(良品)으로 함으로써, 불량품을 구제하는 것이 행하여지고 있다.
또한, 다른 기능을 갖는 복수의 회로를 일체로 하여 구성한 후에 장치 기능을 전환하는 반도체 장치나, 소정의 회로를 구성한 후에 장치 특성을 조정하는 반도체 장치도 존재한다.
종래, 이러한 반도체 장치의 재구축은 반도체 장치에 미리 복수의 퓨즈 소자를 구비한 퓨즈 회로를 실장해 두고, 동작 시험 등의 뒤에 상기 퓨즈를 절단함으로써 행하여지고 있다.
퓨즈를 절단하는 방법으로서는, 퓨즈를 구성하는 폴리 실리콘층에 고전류를 흘려서 자기 발열시켜 퓨즈를 용단(溶斷)하는 방법이나, 폴리 실리콘층과 실리사이드층의 적층막으로 이루어지는 퓨즈에 전류를 흘림으로써 실리사이드를 응집시켜서 퓨즈의 저항을 증대시키는 방법(예를 들면 특허문헌 1 참조) 등이 알려져 있다.
[특허문헌 1] 일본국 특표평 11-512879호 공보.
그러나, 퓨즈에 전류를 흘려서 용단하는 방법은, 폴리 실리콘을 용단하기 위해서 대전류가 필요하고, 이것을 제어하는 트랜지스터나 전류를 공급하는 배선 등이 커져 버려, 퓨즈 회로의 축소화가 곤란하였다. 또한, 용단 시에 폴리 실리콘층의 폭발이 일어나 퓨즈 상의 층간 절연막에 크랙이 들어가는 경우가 있다. 크랙이 성장하면, 최악일 경우, 퓨즈 근방에 있는 배선층까지 크랙이 연장되어 배선층을 단선시키는 등의 문제를 야기한다. 층간 절연막의 크랙을 방지하기 위해서는 가드 링을 설치하는 것이 유효하지만, 퓨즈 회로의 면적이 커져버린다.
또한, 실리사이드를 응집시키는 방법에서는, 실리사이드층을 사용하여 퓨즈를 구성하는 것이 불가결하다. 또한, 응집하는 것은 실리사이드층뿐이며, 하층에는 폴리 실리콘층이 그대로 잔존한다. 이 때문에, 퓨즈 부분의 저항 상승은 10배 정도가 되어 퓨즈의 절단 판정이 곤란하였다.
본 발명의 목적은 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있는 동시에, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있는 퓨즈 소자 및 그 절단 방법을 제공하는 것에 있다.
본 발명의 하나의 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 것을 특징으로 하는 퓨즈 소자가 제공된다.
또한, 본 발명의 다른 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자로서, 절단 후에는 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내에 이동해 있어, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되어 있는 것을 특징으로 하는 퓨즈 소자가 제공된다.
또한, 본 발명의 또 다른 관점에 의하면, 실리콘층과 상기 실리콘층 위에 형 성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자로서, 절단 후에는 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하고 있어, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 퓨즈 소자가 제공된다.
또한, 본 발명의 또 다른의 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서, 상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 제 2 콘택트부의 상기 금속 재료를 상기 실리콘층 중으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법이 제공된다.
또한 본 발명의 또 다른의 관점에 의하면, 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 갖는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서, 상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 금속 실리사이드층을 구성하는 금속 재료를 상기 제 1 콘택트부 측으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법이 제공된다.
[제 1 실시예]
본 발명의 제 1 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 1 내지 도 6을 사용하여 설명한다.
도 1은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 2는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이며, 도 3은 퓨즈 회로의 일레를 나타내는 회로도이고, 도 4는 본 실시예에 의한 퓨즈 절단 방법을 나타내는 개략적인 단면도이며, 도 5 및 도 6은 본 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도이다.
처음에, 본 실시예에 의한 퓨즈 소자의 구조에 대해서 도 1 및 도 2를 사용하여 설명한다.
실리콘 기판(10)의 주(主) 표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘으로 이루어지는 배선부(14)가 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b) (제 1 콘택트부), 배선부(14) 및 콘택트 플러그(20a)(제 2 콘택트부)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다. 또 한, 메탈 배선(22a)은 음극 측의 배선이며, 메탈 배선(22b)은 양극 측의 배선인 것으로 한다.
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)와, 배선부(14)의 일단 측에 접속된 콘택트 플러그(20b)(제 1 콘택트부)와, 배선부(14)의 타단 측에 접속된 콘택트 플러그(20a)(제 2 콘택트부)를 갖는 것에 주된 특징이 있다. 본 실시예에 의한 퓨즈 소자는 배선부와 콘택트부 사이의 접속 저항을 변화시키는 것이며, 배선부와 콘택트부를 가짐으로써 퓨즈로서 기능한다. 이 점이, 폴리 실리콘 배선이나 폴리 사이드 배선 자체의 저항치를 변화시키는 종래의 퓨즈 소자와는 다르다.
도 1 및 도 2에 나타내는 퓨즈 소자는, 예를 들면 도 3에 나타낸 바와 같은 퓨즈 기입용 회로에 일체로 구성되어 있고, 필요에 따라서 프로그래밍된다. 도 3에 나타낸 바와 같이, 퓨즈 소자(30)의 양단에는 센스용 트랜지스터(32, 34)가 각각 접속되어 있다. 퓨즈 소자(30)와 센스용 트랜지스터(32)의 접속 단자는 퓨즈 절단용 트랜지스터(36)를 통하여 접지되어 있다. 퓨즈 소자(30)와 센스용 트랜지스터(32)의 접속 단자는 퓨즈를 절단할 때에 소정의 전압을 인가하는 퓨즈 절단용 제어 회로가 접속되어 있다.
다음에, 본 실시예에 의한 퓨즈 절단 방법에 대해서 도 3 및 도 4를 사용하여 설명한다. 또한, 본원 명세서에서, 퓨즈를 「절단」한다는 것은 퓨즈를 프로그래밍하는 것을 의미하는 것이며, 전기적으로 완전히 분리하는 것 외에 접속 저항을 높게 하는 것도 포함한다.
퓨즈 절단 시에는 퓨즈 소자(30)의 양단에 접속된 센스용 트랜지스터(32, 34)를 오프 상태로 한다. 이 상태에서, 예를 들면 500μsec 정도 동안, 퓨즈 절단용 트랜지스터(36)의 게이트 단자에 제어 전압을 인가하고, 퓨즈 절단용 트랜지스터(36)를 온 상태로 한다.
이때, 퓨즈 절단용 제어 회로로부터 소정의 전압을 출력함으로써, 퓨즈 절단용 제어 회로로부터 퓨즈 소자(30) 및 퓨즈 절단용 트랜지스터(36)를 통하여 접지 전위로 향하는 전류 경로가 형성되어, 퓨즈 소자(30)에 전류가 흐른다.
퓨즈 소자에 메탈 배선(22b)으로부터 메탈 배선(22a)으로 향하는 전류를 흘림으로써, 단면적이 좁은 콘택트 플러그(20a)와 배선부(14)의 콘택트부에서는 저항 가열에 의해 온도가 상승한다. 본원 발명자들이 시뮬레이션을 행한 결과에서는, O.1㎛ 지름의 콘택트부에 전류치 4mA의 전류를 흘렸을 경우, 콘택트부의 온도는 순간적으로 100O℃ 정도로 되어 있는 것도 추찰(推察)되었다.
이러한 고온 상태가 되면, 음극 측의 콘택트 플러그(20a)를 구성하는 텅스텐(W)의 일렉트로 마이그레이션이 발생하여, 배선부(14) 내로 이동한다(도 4 참조). 본원 발명자 등이 단면 TEM 관찰 및 EDX 분석을 행한 결과, 500μsec의 구동에 의해 음극 측의 콘택트 플러그(20a) 중 텅스텐이 모두 배선부(14) 중으로 이동하는 것이 판명되었다.
이러한 텅스텐의 마이그레이션에 의해, 음극 측의 콘택트 플러그(20a)와 배선부(14)는 단선(斷線) 상태가 되고, 메탈 배선(22a)과 메탈 배선(22b) 사이의 전기적 접속은 절단된다. 이에 따라, 퓨즈 소자의 절단이 완료한다. 본원 발명자 등이 퓨즈 절단 전후에서의 저항치의 변화를 측정한 결과, 퓨즈 절단 후의 저항치 는 약 6자리수 정도 상승하고 있었다.
퓨즈 절단용 제어 회로로부터 출력하는 전압은, 콘택트 플러그(20a)와 배선부(14) 사이의 콘택트부를 흐르는 전류의 전류 밀도가 5×106A·㎝-2 이상, 5×108A·㎝-2 이하가 되도록, 퓨즈 절단용 트랜지스터(36)의 사이즈, 배선부(14)의 길이, 콘택트 면적 등에 따라 적당하게 설정한다. 전류 밀도를 5×106A·㎝-2 이상으로 하는 것은, 그 이하의 전류 밀도에서는 콘택트 플러그의 메탈 재료를 충분히 마이그레이션할 수 없기 때문이며, 전류 밀도를 5×108A·㎝-2 이하로 하는 것은, 그 이상의 전류 밀도에서는 배선부(14)가 용단되어 버려 층간 절연막(16) 등에 크랙이 들어가는 등의 불량이 발생할 우려가 있기 때문이다.
또한, 퓨즈 절단 시에는 5초 이하의 펄스 전류를 사용하는 것이 바람직하다. 5초를 넘는 펄스 전류를 사용하면, 퓨즈 영역을 넘어서 주변 소자의 온도가 상승하여 특성 변동을 발생시킬 우려가 있기 때문이다.
배선부(14)의 구성 재료는 폴리 실리콘의 외에 아모포스(amorphous) 실리콘이나 실리콘 게르마늄 등이어도 좋다.
이상의 순서에 의한 퓨즈 소자의 절단은 500μsec 정도로 매우 짧은 시간에 완료하기 때문에, 온도 상승은 배선부(14)의 국소 영역만으로 억제할 수 있다. 이에 따라, 주변 소자에의 영향을 방지할 수 있다. 또한, 종래법과 같은 용융 폭발이 아닌 마이그레이션을 이용하고 있기 때문에, 층간 절연막(16)에 크랙이 발생하 지 않는다. 따라서, 가드링 등의 크랙 방지를 설치할 필요가 없어 퓨즈 소자의 사이즈를 축소할 수 있다. 또한, 크랙에 의한 퓨즈 소자 근방의 배선 절단 등의 위험도 없고, 퓨즈 소자의 신뢰성을 향상시킬 수 있다. 또한, 폴리 실리콘으로 이루어지는 배선부(14)와 콘택트 플러그(20)만으로 퓨즈 소자를 구성하기 때문에, 여분의 공정을 추가하지 않고 퓨즈 소자를 실현시킬 수 있어, 제조 비용을 저감할 수 있다.
다음에, 본 실시예에 의한 퓨즈 소자의 제조 방법에 대해서 도 5 및 도 6을 사용하여 설명한다.
우선, 실리콘 기판(1O) 위에, 예를 들면 STI(Shallow Trench Isolation)법에 의해, 활성 영역을 확정하는 소자 분리막(12)을 형성한다(도 5(a)).
다음에, 전체 면에 예를 들면 CVD법에 의해, 예를 들면 막두께 150㎚의 폴리 실리콘막을 퇴적한다. 또한, 폴리 실리콘막 대신에 아모포스 실리콘을 퇴적하여도 좋다.
다음에, 포토리소그래피 및 드라이 에칭에 의해 폴리 실리콘막을 패터닝하고, 소자 분리막(12) 위에 폴리 실리콘막으로 이루어지는 배선부(14)를 형성한다(도 5(b)). 퓨즈의 사이즈는, 예를 들면 폭을 0.20㎛, 길이를 0.60㎛로 한다.
또한, 본 실시예에 의한 퓨즈 소자에서, 배선부(14)를 소자 분리막(12) 위에 배치하고 있는 것은, 퓨즈 절단 시의 열효율을 향상하기 위해서이다. 즉, 배선부(14)를 소자 분리막(12) 위에 형성함으로써, 배선부(14)에 전류를 흘림으로써 발생한 열이 기판을 통하여 식는 것을 억제할 수 있기 때문에, 배선부(14)의 온도가 올 라가기 쉬어져 퓨즈를 용이하게 절단할 수 있다.
다음에, 배선부(14)가 형성된 실리콘 기판(10) 위에, 예를 들면 CVD법에 의해, 예를 들면 막두께 700㎚의 실리콘 산화막을 퇴적한다. 이 후, CMP법에 의해 평탄화를 행하고, 실리콘 기판 상에서 300㎚의 막두께가 되도록 한다. 이에 따라, 실리콘 산화막으로 이루어지는 층간 절연막(16)을 형성한다.
또한, 배선부(14) 위에 형성되는 층간 절연막(16)은 SiO2, SiON, SiN, PSG, BPSG 등의 비교적 강도가 있는 절연막에 의해 구성하는 것이 바람직하다. 층간 절연막(16)을 강도가 낮은 저유전율막이나 다공질막에 의해 구성했을 경우, 본 실시예에 의한 퓨즈의 절단 방법을 적용했을 경우에도, 퓨즈의 절단 시에 크랙 등의 데미지가 들어가 배선을 절단하는 등의 불량을 야기할 우려가 있기 때문이다.
다음에, 포토리소그래피 및 드라이에칭에 의해, 층간 절연막(16)에 배선부(14)의 양단부에 도달하는 컨택트홀(18a, 18b)을 형성한다(도 5(c)). 컨택트홀(18a, 18b)의 지름은, 예를 들면 0.1㎛로 한다.
다음에, 전체 면에 예를 들면 스퍼터법 또는 CVD법에 의해, 예를 들면 막두께 5㎚의 Ti막과 예를 들면 막두께 10㎚의 TiN막을 퇴적하고, Ti막 및 TiN막으로 이루어지는 밀착층을 형성한다.
다음에, 밀착층 위에 예를 들면 CVD법에 의해, 예를 들면 막두께 300㎚의 텅스텐막을 퇴적한다.
다음에, 예를 들면 CMP(Chemical Mechanical Polishing:화학적 기계적 연마) 법에 의해, 층간 절연막(16)의 표면이 노출할 때까지 텅스텐막 및 밀착층을 연마하고, 컨택트홀(18a)에 매립되는 밀착층 및 텅스텐막으로 이루어지는 콘택트 플러그(20a)와, 컨택트홀(18b)에 매립되는 밀착층 및 텅스텐막으로 이루어지는 콘택트 플러그(20b)를 형성한다(도 6(a)).
다음에, 콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에, 통상의 배선층의 제조 프로세스에 의해 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)을 형성한다(도 6(b)).
메탈 배선(22a, 22b)은 도전막을 퇴적하여 패터닝함으로써 형성된, 예를 들면 알루미늄 등으로 이루어지는 배선이어도 좋고, 소위 다마신법에 의해 형성된, 예를 들면 구리 등으로 이루어지는 배선이어도 좋다. 다마신법을 사용할 경우, 콘택트 플러그(20)와 메탈 배선(22)을 일체로 형성하여도 좋다. 이 경우, 배선층의 구성 재료인 구리 등이 마이그레이션에 의해 이동하고, 이로써 퓨즈를 절단할 수 있다.
이 후, 필요에 따라, 메탈 배선(22a, 22b)에 접속되는 상층의 배선층 등을 형성하고, 퓨즈 소자를 완성한다.
이와 같이, 본 실시예에 의하면, 폴리 실리콘막으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 폴리 실리콘 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다.
[제 2 실시예]
본 발명의 제 2 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 7 및 도 8을 사용하여 설명한다. 또한, 도 1 내지 도 6에 나타내는 제 1 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 7은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이고, 도 8은 본 실시예에 의한 다른 퓨즈의 절단 방법을 나타내는 개략적인 단면도이다.
처음에, 본 실시예에 의한 퓨즈 소자의 구조에 대해서 도 7을 사용하여 설명한다.
실리콘 기판(10)의 주표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층 간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)가 폴리 실리콘막(24)과 금속 실리사이드막(26)의 적층막으로 이루어지는 폴리 사이드 구조를 갖는 점을 제외하고, 제 1 실시예에 의한 퓨즈 소자와 같다. 제 1 실시예에 의한 퓨즈 절단 방법은 본 실시예의 퓨즈 소자와 같이 폴리 사이드 구조를 갖는 배선부(14)의 경우에도 적용할 수 있다.
로직 반도체 장치 등의 고속 동작이 중요시되는 디바이스에서는, 게이트 저항을 내리기 위해서 폴리 사이드 구조의 게이트 전극을 사용하는 경우가 있다. 통상, 퓨즈 소자의 배선부(14)는 게이트 전극과 동시에 형성하기 때문에, 배선부(14)를 게이트 전극과 같은 폴리 사이드 구조로 구성한다면, 로직 반도체 장치의 제조 공정을 복잡하게 하지 않고 퓨즈 소자를 형성할 수 있다. 따라서, 폴리 사이드 구조의 배선부(14)를 절단 가능한 본 발명의 퓨즈 절단 방법은 매우 유효하다.
폴리 사이드 구조의 배선부(14)의 경우, 폴리 실리콘막(24) 위에 금속 실리사이드막(26)이 형성되어 있어도, 콘택트 플러그(20a) 중의 텅스텐이 일렉트로 마이그레이션에 의해 폴리 실리콘막(24) 중으로 마이그레이션할 때에 장애가 되지 않 는다. 또한, 금속 실리사이드막(26)을 구성하는 금속 원소(예를 들면, 코발트 실리사이드의 경우, 코발트)도 또한 마이그레이션에 의해 양극 측으로 이동한다. 따라서, 폴리 사이드 구조의 배선부(14)의 경우에도, 콘택트 플러그(20a)와 배선부(14) 사이의 접속을 용이하게 절단할 수 있고, 퓨즈 절단 전후에서의 저항 변동을 크게할 수 있다.
배선부(14)를 구성하는 폴리 실리콘막(24)에는 불순물을 첨가하지 않는 것이 바람직하다. 이렇게 함으로써, 퓨즈 절단 후의 저항치를 더 크게 할 수 있고, 회로 마진을 넓힐 수 있다.
또한, 폴리 사이드 구조의 배선부(14)를 사용할 경우, 퓨즈 절단용 트랜지스터(36)의 사이즈, 배선부(14)의 길이, 콘택트 면적 등을 적당하게 설정함으로써, 금속 실리사이드막(26)을 구성하는 금속 재료(예를 들면, 코발트 실리사이드의 경우, 코발트)의 마이그레이션만을 야기하는 것도 가능하다. 즉, 도 8에 나타낸 바와 같이, 음극 측의 금속 실리사이드막(26)이 양극 측으로 이동하여 콘택트 플러그(20a)로부터 이간함으로써, 음극 측의 콘택트 플러그(20a)와 배선부(14) 사이의 콘택트 저항이 상승하기 때문에, 퓨즈를 절단할 수 있다.
금속 실리사이드의 금속 재료를 마이그레이션에 의해 이동시키는 경우, 음극 측의 콘택트 플러그(20a)와 접속하는 폴리 실리콘막(24)의 폭은 콘택트 플러그(20) 폭의 10배 이하인 것이 바람직하다.
또한, 폴리 실리콘막(24) 상의 금속 실리사이드막(26)은 폴리 실리콘막(24) 위에 퇴적하게 하여도 좋고, 통상의 샐리사이드 프로세스 등에 의해 형성하게 하여 도 좋다.
이와 같이, 본 실시예에 의하면, 폴리 사이드 구조의 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 폴리 실리콘 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 또한, 배선부의 금속 실리사이드막을 구성하는 금속 재료를 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다.
[제 3 실시예]
본 발명의 제 3 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 9 및 도 10을 사용하여 설명한다. 또한, 도 1 내지 도 8에 나타내는 제 1 및 제 2 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 9는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 10은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다.
실리콘 기판(10)의 주표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)의 일단부(도면 우측)의 폭은 타단부(도면 좌측)의 폭보다도 넓게 되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 배선부(14)의 상기 일단부 측에는 상기 타단부 측보다도 많은 콘택트 플러그(20b)가 형성되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 대응하는 상기 일단부(도면 우측)의 폭이 배선부(14)의 음극 측에 대응하는 상기 타단부(도면 좌측)의 폭보다도 넓게 되어 있고, 배선부(14)에 접속하는 콘택트 플러그(20b)의 수가 배선부(14)에 접속하는 콘택트 플러그(20a)의 수보다도 많게 되어 있는 것에 특징이 있다.
이렇게 하여 퓨즈 소자를 구성함으로써, 양극 측에서의 배선부(14)와 메탈 배선(22b) 사이의 콘택트 면적이 증가하여 접속 저항이 저감되고, 온도 상승을 억 제할 수 있다.
즉, 양극 측의 콘택트 수를 음극 측의 콘택트 수의 2배 이상으로 함으로써, 양극 측에 있는 콘택트의 저항은 1/2 이하가 된다. 발열량은 전류치를 I, 저항을 R로 하여, I2×R로 표시하므로, 콘택트를 2배로 하면 발열량은 1/2이 되어, 양극 측에서의 메탈 이동을 방지할 수 있다. 콘택트 수를 증가하는 대신에, 플러그(20b)의 면적을 증가함으로써, 배선부(14)와 콘택트 플러그(20b) 사이의 콘택트 면적을 증가시켜도 좋다. 또한, 양극 측의 배선부(14)의 폭을 2배 이상으로 하는 것에 의해서도 양극 측에서의 발열량을 1/2로 할 수 있다.
따라서, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b) 방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 불량이 발생하는 것을 방지할 수 있다.
이와 같이, 본 실시예에 의하면, 양극 측 배선부의 폭을 음극 측 배선부의 폭보다도 넓히는 동시에, 배선부에 접속하는 양극 측의 콘택트 면적을 음극 측의 콘택트 면적보다도 넓게 함으로써, 양극 측에서의 배선부의 방열(放熱) 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.
[제 4 실시예]
본 발명의 제 4 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 11 및 도 12를 사용하여 설명한다. 또한, 도 1 내지 도 10에 나타내는 제 1 내지 제 3 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 11은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 12는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다.
실리콘 기판(10)의 주표면에는 활성 영역(12a)을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)는 그 일단부(도면 우측)가 절연막(28)을 통하여 실리콘 기판(10)의 활성 영역(12a) 위에 형성되어 있고, 타단부(도면 좌측)가 소자 분리막(12) 위에 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그(20a)를 통하여 배선부(14)의 상기 타단부에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 상기 일단부에 접속된 메탈 배선(22b)이 형성되어 있다.
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 대응하는 일단부가 활성 영역(12a) 위에 연장하고 있는 것에 특징이 있다.
활성 영역(12a) 위에 연장하는 배선부(14)는 트랜지스터의 게이트 절연막과 동시에 형성된 얇은 절연막(28)을 통하여 실리콘 기판(10) 위에 형성된다. 이 때문에, 활성 영역(12a) 위에 배선부(14)를 형성함으로써, 소자 분리막(12) 위에 배선부(14)를 형성할 경우와 비교하여, 배선부(14)에서 발생한 열을 실리콘 기판(10) 방향으로 용이하게 발산할 수 있다.
따라서, 이렇게 하여 퓨즈 소자를 구성함으로써, 배선부(14)의 양극 측에서의 방열 효율을 높일 수 있고, 온도 상승을 억제할 수 있다. 이에 따라, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b)방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 등의 불량이 발생하는 것을 방지할 수 있다.
또한, 배선부(14)가 연장하는 활성 영역의 면적은 퓨즈 절단 시에 배선부(14)에서 발열한 열이 퍼지는 정도로 큰 것이 바람직하다. 일례로서는 배선부(14)의 폭 0.30㎛에 대하여 활성 영역(12a)의 폭을 0.50㎛로 한다. 또한, 음극 측의 온도 상승을 방해하지 않도록, 활성 영역(12a)은 배선부(14)의 중간보다도 양극 측에 위치시키는 것이 바람직하다.
이와 같이, 본 실시예에 의하면, 양극 측의 배선부를 활성 영역 위에 형성하므로, 양극 측의 방열 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.
[제 5 실시예]
본 발명의 제 5 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 13을 사용하여 설명한다. 또한, 도 1 내지 도 12에 나타내는 제 1 내지 제 4 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 13은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이다.
본 실시예에 의한 퓨즈 소자는 메탈 배선(22)의 평면적인 형상이 다른 것 이외에는, 도 7 및 도 8에 나타내는 제 2 실시예에 의한 퓨즈 소자와 같다. 즉, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 접속된 메탈 배선(22b)의 폭이 음극 측에 접속된 메탈 배선(22a)의 폭보다도 크게 되어 있는 것에 특징이 있다.
이렇게 하여 퓨즈 소자를 구성함으로써, 배선부(14)의 양극 측에서의 방열 효율을 높일 수 있고 온도 상승을 억제할 수 있다. 이에 따라, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b) 방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 등의 불량이 발생하는 것을 방지할 수 있다.
음극 측의 메탈 배선(22a)의 폭은 퓨즈 절단 시의 전류에서 용단되지 않도록 콘택트 폭의 2배 정도인 것이 바람직하다. 다만, 너무 굵으면 콘택트에서의 발열이 메탈 배선(22a)을 통하여 발산되어 버리기 때문에, 5배 이하로 하는 것이 바람직하다. 한편, 양극 측의 메탈 배선(22b)의 폭은 양극에서의 메탈 이동을 방지하기 위해, 음극 측의 메탈 배선(22a) 폭의 2배 이상의 폭으로 하는 것이 바람직하다.
이와 같이, 본 실시예에 의하면, 양극 측의 메탈 배선의 폭을 음극 측의 메탈 배선의 폭보다도 넓게 함으로써, 양극 측에서의 배선부의 방열 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.
[제 6 실시예]
본 발명의 제 6 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 14 및 도 15를 사용하여 설명한다. 또한, 도 1 내지 도 13에 나타내는 제 1 내지 제 5 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 14는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 15는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다.
실리콘 기판(10)의 주표면에는 활성 영역(12a)을 획정하는 소자 분리막(12)이 형성되어 있다. 활성 영역(12a)은 퓨즈 소자의 일부를 이루는 것이며, 도 14에 나타낸 바와 같이, 한 방향으로 긴 직사각형 모양의 평면 형상을 갖고 있다. 또한, 본원 명세서에서는 퓨즈 소자의 일부를 구성하는 활성 영역(12a)의 부분을 「배선부」라고 표현하는 경우도 있다.
소자 분리막(12)이 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 활성 영역(12a)의 단부(端部)에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b)(제 1 콘택트부), 활성 영역(12a)(배선부) 및 콘택트 플러그(20a)(제 2 콘택트부)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그 (20a)를 통하여 활성 영역(12a)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 활성 영역(12a)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.
이와 같이, 본 실시예의 퓨즈 소자는 활성 영역(12a)으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 콘택트 플러그(20b)(제 1 콘택트부)와, 배선부의 타단부에 접속된 콘택트 플러그(20a)(제 2 콘택트부)를 갖는 것에 주된 특징이 있다.
실리콘 기판(10)을 통한 전류 경로를 갖는 퓨즈 소자의 경우에도, 제 1 실시예의 경우와 같이, 소정의 값 이상의 전류 밀도로 전류를 흘림으로써, 콘택트 플러그(20a)로부터 실리콘 기판(10) 중으로의 텅스텐의 마이그레이션이 발생한다. 따라서, 이러한 텅스텐의 마이그레이션에 의해 음극 측의 콘택트 플러그(20a)는 단선 상태가 되고, 메탈 배선(22a)과 메탈 배선(22b) 사이의 전기적 접속을 절단할 수 있다.
이와 같이, 본 실시예에 의하면, 활성 영역의 실리콘층으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))(으)로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 실리콘층 중에 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다.
[제 7 실시예]
본 발명의 제 7 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 16을 사용하여 설명한다. 또한, 도 1 내지 도 15에 나타내는 제 1 내지 제 6 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.
도 16은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면이다.
본 실시예에 의한 퓨즈 소자는 기판으로서 SOI기판(40)을 사용하고 있는 것 이외에는 제 6 실시예에 의한 퓨즈 소자와 같다.
SOI기판(40)은 그 표면에 매립 절연층(42)과, 매립 절연층(42) 위에 형성된 SOI층(44)을 갖고 있다. SOI층(44)에는 밑면에서 매립 절연층(42)에 접속된 소자 분리막(12)이 설치되어 있다. 소자 분리막(12)에 의해 획정된 활성 영역(12a)에는 제 6 실시예와 같은 퓨즈 소자가 형성되어 있다.
SOI기판(40)을 사용하여 이와 같이 퓨즈 소자를 구성함으로써, 퓨즈 소자의 전류 경로가 되는 활성 영역(12a)은, 소자 분리막(12) 및 매립 절연층(42)에 의해 완전히 둘러싸인다. 따라서, 퓨즈 절단 시에 콘택트 플러그(20a)로부터 메탈이 활성 영역(12a) 내에 유입되어도, 그 메탈을 퓨즈 영역 내에 머물게 할 수 있다. 이에 따라, 메탈이 주변 소자까지 도달하여 특성 열화를 초래하는 것을 방지할 수 있다.
본 실시예에 의한 퓨즈 소자의 구조는, 특히 콘택트 메탈로서 실리콘 중의 확산 계수가 높은 재료, 예를 들면 구리를 사용하는 것과 같은 경우에 매우 유효하다.
이와 같이, 본 실시예에 의하면, 퓨즈 소자를 SOI기판 위에 형성하므로, 제 1 배선을 활성 영역의 실리콘층에 형성하는 경우에도, 실리콘층 내에 유입한 금속 재료가 주변 소자까지 도달하여 특성 열화를 초래하는 것을 방지할 수 있다.
[변형 실시예]
본 발명은 상기 실시예에 한정되지 않고 여러 가지 변형이 가능하다.
예를 들면, 상기 제 2 내지 제 5 실시예에서는, 배선부(14)를 폴리 실리콘막과 금속 실리사이드막이 적층된 폴리 사이드 구조로 하였지만, 제 1 실시예와 같은 폴리 실리콘 단층의 배선부(14)를 사용하여도 좋다.
또한, 상기 제 3 실시예에서는 제 2 실시예의 퓨즈 소자에서, 배선부(14)의 양극 측에 접속되는 콘택트 플러그(20b)의 수를 음극 측에 접속되는 콘택트 플러그(20a)의 수보다도 많게 하였지만, 제 4 내지 제 7 실시예의 퓨즈 소자에서 배선부(14) 또는 활성 영역(12a)의 양극 측에 접속되는 콘택트 플러그(20b)의 수를 음극 측에 접속되는 콘택트 플러그(20a)의 수보다도 많게 하여도 좋다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.
또한, 상기 제 4 실시예에서는 제 2 실시예의 퓨즈 소자에서, 배선부(14)의 양극 측의 일부분을 활성 영역(12a) 위에 형성했지만, 제 5 실시예의 퓨즈 소자에서 배선부(14)의 양극 측의 일부분을 활성 영역(12a) 위에 형성하도록 하여도 좋 다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.
또한, 상기 제 5 실시예에서는 제 2 실시예의 퓨즈 소자에서, 양극 측의 메탈 배선(22b)의 폭을 음극 측의 메탈 배선(22a)의 폭보다도 넓게 했지만, 제 6 및 제 7 실시예의 퓨즈 소자에서 양극 측의 메탈 배선(22b)의 폭을 음극 측의 메탈 배선(22a)의 폭보다도 넓게 하여도 좋다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.
또한, 상기 제 1 내지 제 7 실시예에서는 콘택트 플러그(20a, 20b)는 층간 절연막(16)에 매립된 텅스텐 플러그로 하였지만, 구리 등의 다른 배선 재료로 이루어지는 콘택트 플러그에 의해 구성하여도 좋다. 또한, 콘택트 플러그(20a, 20b)는 메탈 배선(22a, 22b)과 일체로 형성된 배선층의 비어부여도 좋다. 콘택트 플러그는 전류를 흘림으로써 마이그레이션 하는 메탈 재료, 예를 들면 텅스텐, 구리, 알루미늄 등을 포함하는 도전성 재료로 구성하면 좋다.
또한, 상기 제 6 및 제 7 실시예에서는 활성 영역(12a)에 의해 퓨즈 소자의 배선부의 일부를 구성했지만, 활성 영역(12a) 위에 금속 실리사이드막을 형성하고, 제 2 실시예에 기재한 바와 같이 이 금속 실리사이드막을 구성하는 메탈 재료를 마이그레이션하여 퓨즈 소자의 저항치를 변화시켜도 좋다.
또한, 콘택트 플러그에는 티탄(Ti), 질화 티탄(TiN), 텅스텐, 질화 텅스텐(WN), 탄탈(Ta), 질화 탄탈(TaN) 등의 배리어 메탈을 설치하여도 좋다.
이상 상술한 바와 같이, 본 발명의 특징을 정리하면 이하와 같다.
(부기 1) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되 고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 특에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 것을 특징으로 하는 퓨즈 소자.
(부기 2) 부기 1 기재의 퓨즈 소자에 있어서,
상기 배선부는 상기 실리콘층 위에 형성된 금속 실리사이드층을 더 갖는 것을 특징으로 하는 퓨즈 소자.
(부기 3) 부기 1 또는 2 기재의 퓨즈 소자에 있어서,
상기 제 1 콘택트부와의 접속 영역에서의 상기 배선부의 폭은, 상기 제 2 콘택트부와의 접속 영역에서의 상기 배선부의 폭보다도 넓은 것을 특징으로 하는 퓨즈 소자.
(부기 4) 부기 1 내지 3 중 어느 하나에 기재된 퓨즈 소자에 있어서,
상기 배선부와 상기 제 1 콘택트부의 콘택트 면적은, 상기 배선부와 상기 제 2 콘택트부의 콘택트 면적보다도 넓은 것을 특징으로 하는 퓨즈 소자.
(부기 5) 부기 1 내지 4 중 어느 하나에 기재된 퓨즈 소자에 있어서,
상기 배선부와 상기 제 1 콘택트부의 접속 영역 및 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 것을 특징으로 하는 퓨즈 소자.
(부기 6) 부기 1 내지 4 중 어느 하나에 기재된 퓨즈 소자에 있어서,
상기 배선부와 상기 제 1 콘택트부의 접속 영역은 활성 영역 위에 형성되어 있고, 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성 되어 있는 것을 특징이라고 하는 퓨즈 소자.
(부기 7) 부기 1내지 6 중 어느 하나에 기재된 퓨즈 소자에 있어서,
상기 제 1 콘택트부에 접속된 제 1 배선의 폭이 상기 제 2 콘택트부에 접속된 제 2 배선의 폭보다도 넓은 것을 특징으로 하는 퓨즈 소자.
(부기 8) 부기 1 내지 7 중 어느 하나에 기재된 퓨즈 소자에 있어서,
상기 제 1 콘택트부에 접속된 제 1 배선은 상기 제 2 콘택트부에 접속된 제 2 배선보다도 두꺼운 것을 특징으로 하는 퓨즈 소자.
(부기 9) 부기 7 또는 8 기재의 퓨즈 소자에 있어서,
상기 제 1 배선과 상기 제 1 콘택트부 및 상기 제 2 배선과 상기 제 2 콘택트부는 일체로 형성되어 있는 것을 특징으로 하는 퓨즈 소자.
(부기 10) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자로서,
절단 후에는, 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내로 이동하여, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되어 있는 것을 특징으로 하는 퓨즈 소자.
(부기 11) 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자로서,
절단 후에는, 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하여, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 퓨즈 소자.
(부기 12) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서,
상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 제 2 콘택트부의 상기 금속 재료를 상기 실리콘층 중으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.
(부기 13) 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 갖는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서,
상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 금속 실리사이드층을 구성하는 금속 재료를 상기 제 1 콘택트부에 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.
(부기 14) 부기 12 또는 13 기재의 퓨즈의 절단 방법에 있어서,
상기 콘택트부에서의 전류 밀도가 5×106A·㎝-2 이상, 5×108A·㎝-2 이하가 되도록, 상기 제 1 배선으로부터 상기 제 2 배선으로 흘리는 전류치를 설정하는 것을 특징으로 하는 퓨즈의 절단 방법.
(부기 15) 부기 12 내지 14 중 어느 하나에 기재된 퓨즈의 절단 방법에 있어서,
상기 제 1 배선으로부터 상기 제 2 배선에 흘리는 전류를 5초 이하의 펄스 전류로 하는 것을 특징으로 하는 퓨즈의 절단 방법.
본 발명에 의하면, 실리콘층을 포함하는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서, 제 2 콘택트부의 금속 재료를 실리콘층 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시의 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전하게 분리할 수 있으므로, 퓨즈 절단 전후에 있어서 큰 저항 변화를 얻을 수 있다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 실리콘층을 포함하는 배선부와,
    상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와,
    상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며,
    상기 제 1 콘택트부와의 접속 영역에서의 상기 배선부의 폭은, 상기 제 2 콘택트부와의 접속 영역에서의 상기 배선부의 폭보다도 넓은 것을 특징으로 하는 퓨즈 소자.
  4. 실리콘층을 포함하는 배선부와,
    상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와,
    상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며,
    상기 배선부와 상기 제 1 콘택트부의 콘택트 면적은 상기 배선부와 상기 제 2 콘택트부의 콘택트 면적보다도 넓은 것을 특징으로 하는 퓨즈 소자.
  5. 실리콘층을 포함하는 배선부와,
    상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와,
    상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며,
    상기 배선부와 상기 제 1 콘택트부의 접속 영역 및 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 것을 특징으로 하는 퓨즈 소자.
  6. 실리콘층을 포함하는 배선부와,
    상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와,
    상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며,
    상기 배선부와 상기 제 1 콘택트부의 접속 영역은 활성 영역 위에 형성되어 있고, 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 것을 특징으로 하는 퓨즈 소자.
  7. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하는 퓨즈 소자로서,
    상기 퓨즈 소자의 절단 후에는, 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내로 이동하여, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되어 있는 것을 특징으로 하는 퓨즈 소자.
  8. 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 포함하는 퓨즈 소자로서,
    상기 퓨즈 소자의 절단 후에는, 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하여, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 퓨즈 소자.
  9. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하는 퓨즈 소자의 절단 방법으로서,
    상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 제 2 콘택트부의 상기 금속 재료를 상기 실리콘층 중에 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.
  10. 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 포함하는 퓨즈 소자의 절단 방법으로서,
    상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 금속 실리사이드층을 구성하는 금속 재료를 상기 제 1 콘택트부 측으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.
  11. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 배선부는 상기 실리콘층 위에 형성된 금속 실리사이드층을 더 포함하는 것을 특징으로 하는 퓨즈 소자.
  12. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며, 상기 제 1 콘택트부와의 접속 영역에서의 상기 배선부의 폭은, 상기 제 2 콘택트부와의 접속 영역에서의 상기 배선부의 폭보다도 넓은 퓨즈 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  13. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며, 상기 배선부와 상기 제 1 콘택트부의 콘택트 면적은 상기 배선부와 상기 제 2 콘택트부의 콘택트 면적보다도 넓은 퓨즈 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  14. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며, 상기 배선부와 상기 제 1 콘택트부의 접속 영역 및 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 퓨즈 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  15. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하며, 상기 배선부와 상기 제 1 콘택트부의 접속 영역은 활성 영역 위에 형성되어 있고, 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 퓨즈 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 배선부는 상기 실리콘층 위에 형성된 금속 실리사이드층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  17. 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고 금속 재료를 포함하여 이루어지는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하여 이루어지는 제 2 콘택트부를 포함하는 퓨즈 소자를 구비하는 반도체 장치로서,
    상기 퓨즈 소자의 절단 후에는, 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내로 이동하여, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되는 것을 특징으로 하는 반도체 장치.
  18. 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 포함하는 퓨즈 소자를 구비하는 반도체 장치로서,
    상기 퓨즈 소자의 절단 후에는, 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하여, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 반도체 장치.
KR1020060012908A 2005-09-05 2006-02-10 퓨즈 소자 및 그 절단 방법 KR100808997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00255977 2005-09-05
JP2005255977A JP4480649B2 (ja) 2005-09-05 2005-09-05 ヒューズ素子及びその切断方法

Publications (2)

Publication Number Publication Date
KR20070025917A KR20070025917A (ko) 2007-03-08
KR100808997B1 true KR100808997B1 (ko) 2008-03-05

Family

ID=37859009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012908A KR100808997B1 (ko) 2005-09-05 2006-02-10 퓨즈 소자 및 그 절단 방법

Country Status (5)

Country Link
US (1) US20070090486A1 (ko)
JP (1) JP4480649B2 (ko)
KR (1) KR100808997B1 (ko)
CN (1) CN100495697C (ko)
TW (1) TWI311808B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4861060B2 (ja) 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP5142565B2 (ja) 2007-03-20 2013-02-13 三洋電機株式会社 太陽電池の製造方法
US20080258255A1 (en) * 2007-04-23 2008-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electromigration Aggravated Electrical Fuse Structure
KR101354585B1 (ko) * 2007-08-07 2014-01-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4575407B2 (ja) 2007-08-08 2010-11-04 株式会社東芝 記憶装置
KR101219437B1 (ko) 2007-09-03 2013-01-11 삼성전자주식회사 전기적 퓨즈 소자
JP5103666B2 (ja) * 2008-02-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
US9263384B2 (en) * 2008-05-13 2016-02-16 Infineon Technologies Ag Programmable devices and methods of manufacture thereof
JP5430879B2 (ja) 2008-06-03 2014-03-05 ルネサスエレクトロニクス株式会社 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
US8003474B2 (en) * 2008-08-15 2011-08-23 International Business Machines Corporation Electrically programmable fuse and fabrication method
US8294239B2 (en) * 2008-09-25 2012-10-23 Freescale Semiconductor, Inc. Effective eFuse structure
JP5638188B2 (ja) * 2008-10-17 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US20100117190A1 (en) * 2008-11-13 2010-05-13 Harry Chuang Fuse structure for intergrated circuit devices
JP5518322B2 (ja) * 2008-12-02 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
CN101752344B (zh) * 2008-12-08 2012-11-21 联华电子股份有限公司 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8344428B2 (en) 2009-11-30 2013-01-01 International Business Machines Corporation Nanopillar E-fuse structure and process
JP5581520B2 (ja) 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8896088B2 (en) * 2011-04-27 2014-11-25 International Business Machines Corporation Reliable electrical fuse with localized programming
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
JP5853720B2 (ja) 2012-01-20 2016-02-09 株式会社ソシオネクスト 電気ヒューズ
US8847350B2 (en) * 2012-08-30 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-via fuse
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
CN105097772A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及电子装置
KR20160009514A (ko) * 2014-07-15 2016-01-26 황보연 캐릭터 아이덴티티 거래 중개 장치 및 그 방법
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6780349B2 (ja) * 2016-07-29 2020-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2018055742A (ja) * 2016-09-28 2018-04-05 エイブリック株式会社 不揮発性半導体記憶装置
JP7266467B2 (ja) * 2019-06-14 2023-04-28 ローム株式会社 ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11512879A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション シリサイド凝集ヒューズ装置
KR20050072167A (ko) * 2004-01-02 2005-07-11 삼성전자주식회사 퓨즈 보호장치 및 퓨즈의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3474530A (en) * 1967-02-03 1969-10-28 Ibm Mass production of electronic devices
US3675090A (en) * 1968-11-04 1972-07-04 Energy Conversion Devices Inc Film deposited semiconductor devices
US3717852A (en) * 1971-09-17 1973-02-20 Ibm Electronically rewritable read-only memory using via connections
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
US4420766A (en) * 1981-02-09 1983-12-13 Harris Corporation Reversibly programmable polycrystalline silicon memory element
JPS58123759A (ja) * 1982-01-18 1983-07-23 Fujitsu Ltd 半導体記憶装置
JPS60201598A (ja) * 1984-03-23 1985-10-12 Fujitsu Ltd 半導体集積回路
US4606781A (en) * 1984-10-18 1986-08-19 Motorola, Inc. Method for resistor trimming by metal migration
JPS6477141A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Semiconductor device
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
US6828652B2 (en) * 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
DE10260818B4 (de) * 2002-12-23 2015-07-23 Infineon Technologies Ag Verfahren zum Einstellen eines Wiederstands in einer integrierten Schaltung und Schaltungsaufbau
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US7298639B2 (en) * 2005-05-04 2007-11-20 International Business Machines Corporation Reprogrammable electrical fuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11512879A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション シリサイド凝集ヒューズ装置
KR20050072167A (ko) * 2004-01-02 2005-07-11 삼성전자주식회사 퓨즈 보호장치 및 퓨즈의 제조방법

Also Published As

Publication number Publication date
KR20070025917A (ko) 2007-03-08
TW200713558A (en) 2007-04-01
TWI311808B (en) 2009-07-01
US20070090486A1 (en) 2007-04-26
JP2007073576A (ja) 2007-03-22
JP4480649B2 (ja) 2010-06-16
CN100495697C (zh) 2009-06-03
CN1929125A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
KR100808997B1 (ko) 퓨즈 소자 및 그 절단 방법
JP3256603B2 (ja) 半導体装置及びその製造方法
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
KR100461247B1 (ko) 에스오아이의 안티 퓨즈를 형성하는 방법 및 그 구조체
US8035191B2 (en) Contact efuse structure
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US6534841B1 (en) Continuous antifuse material in memory structure
CN101061584B (zh) 电可编程熔丝及其制造方法
CN1992255B (zh) 半导体结构、电熔线及其形成方法
US20090243032A1 (en) Electrical fuse structure
US8237457B2 (en) Replacement-gate-compatible programmable electrical antifuse
JPH06302775A (ja) 半導体装置及びその製造方法
WO2006121828A2 (en) One time programmable memory cell
KR100875165B1 (ko) 반도체 소자 및 제조 방법
CN101752344A (zh) 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
CN101785092B (zh) 不触及金属层的接触熔断器
TWI453898B (zh) 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法
JP5696620B2 (ja) ヒューズ、半導体装置、半導体装置の製造方法
JP2003115537A (ja) アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法
US7759669B2 (en) Phase change memory element with phase-change electrodes
CN112599495A (zh) 半导体熔丝结构以及制造该半导体熔丝结构的方法
US9196527B2 (en) Fuse structure for high integrated semiconductor device
US20180090542A1 (en) Phase-change memory cell
US8164156B2 (en) Fuse structure for high integrated semiconductor device
CN110556380B (zh) 熔丝单元、熔丝位单元结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 12