KR100808997B1 - Fuse and method disconnecting the fuse - Google Patents
Fuse and method disconnecting the fuse Download PDFInfo
- Publication number
- KR100808997B1 KR100808997B1 KR1020060012908A KR20060012908A KR100808997B1 KR 100808997 B1 KR100808997 B1 KR 100808997B1 KR 1020060012908 A KR1020060012908 A KR 1020060012908A KR 20060012908 A KR20060012908 A KR 20060012908A KR 100808997 B1 KR100808997 B1 KR 100808997B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- contact
- wiring portion
- contact portion
- fuse
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Fuses (AREA)
Abstract
본 발명은 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있는 동시에, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있는 퓨즈 소자 및 그 절단 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a fuse element and a method of cutting the same, which can prevent cracking of the interlayer insulating film without increasing the fuse circuit and at the same time obtain a large resistance change before and after cutting the fuse.
실리콘층을 포함하는 배선부(14)와, 배선부(14)의 일단 측에 접속된 콘택트부(20b)와, 배선부(14)의 타단 측에 접속된 콘택트부(20a)를 갖는 퓨즈 소자에 있어서, 콘택트부(20b)로부터 콘택트부(20a)에 배선부(14)를 통하여 전류를 흘리고, 콘택트부(20a)의 금속 재료를 실리콘층 중으로 마이그레이션(migration)시킴으로써, 배선부(14)와 콘택트부(20a) 사이의 접속 저항을 변화시킨다. A fuse element having a wiring portion 14 including a silicon layer, a contact portion 20b connected to one end side of the wiring portion 14, and a contact portion 20a connected to the other end side of the wiring portion 14; In this case, a current flows from the contact portion 20b to the contact portion 20a through the wiring portion 14, and the metal material of the contact portion 20a is migrated into the silicon layer, thereby providing the wiring portion 14 with the wiring portion 14. The connection resistance between the contact portions 20a is changed.
소자 분리막, 콘택트 플러그, 배선부, 콘택트부, 퓨즈 소자, Device isolation film, contact plug, wiring part, contact part, fuse element,
Description
도 1은 본 발명의 제 1 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도. 1 is a plan view showing the structure of a fuse element according to a first embodiment of the present invention;
도 2는 본 발명의 제 1 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도. 2 is a schematic cross-sectional view showing the structure of a fuse element according to a first embodiment of the present invention;
도 3은 퓨즈 회로의 일례를 나타내는 회로도. 3 is a circuit diagram illustrating an example of a fuse circuit.
도 4는 본 발명의 제 1 실시예에 의한 퓨즈의 절단 방법을 나타내는 개략적인 단면도. 4 is a schematic cross-sectional view showing a method of cutting a fuse according to a first embodiment of the present invention.
도 5는 본 발명의 제 1 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도(그 1). Fig. 5 is a cross sectional view of the manufacturing method of the fuse device according to the first embodiment of the present invention (No. 1).
도 6은 본 발명의 제 1 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도(그 2). Fig. 6 is a cross sectional view (No. 2) showing a method for manufacturing a fuse element according to the first embodiment of the present invention.
도 7은 본 발명의 제 2 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도. 7 is a schematic cross-sectional view showing the structure of a fuse element according to a second embodiment of the present invention;
도 8은 본 발명의 제 2 실시예에 의한 다른 퓨즈의 절단 방법을 나타내는 개략적인 단면도. 8 is a schematic cross-sectional view showing a method of cutting another fuse according to a second embodiment of the present invention.
도 9는 본 발명의 제 3 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도. 9 is a plan view showing the structure of a fuse element according to a third embodiment of the present invention;
도 10은 본 발명의 제 3 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적 인 단면도. 10 is a schematic cross-sectional view showing the structure of a fuse element according to a third embodiment of the present invention;
도 11은 본 발명의 제 4 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도. Fig. 11 is a plan view showing the structure of a fuse element according to a fourth embodiment of the present invention.
도 12는 본 발명의 제 4 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도. 12 is a schematic cross-sectional view showing the structure of a fuse element according to a fourth embodiment of the present invention.
도 13은 본 발명의 제 5 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도. 13 is a plan view showing the structure of a fuse device according to a fifth embodiment of the present invention;
도 14는 본 발명의 제 6 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도. 14 is a plan view showing the structure of a fuse element according to a sixth embodiment of the present invention;
도 15는 본 발명의 제 6 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도. 15 is a schematic cross-sectional view showing the structure of a fuse element according to a sixth embodiment of the present invention;
도 16은 본 발명의 제 7 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도. Fig. 16 is a schematic sectional view showing the structure of a fuse element according to the seventh embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings
10 : 실리콘 기판10: silicon substrate
12 : 소자 분리막12: device isolation film
14 : 퓨즈14: fuse
16 : 층간 절연막16: interlayer insulation film
18 : 컨택트홀18: contact hole
20 : 콘택트 플러그20: contact plug
22 : 메탈 배선22: metal wiring
24 : 폴리 실리콘막24: polysilicon film
26 : 금속 실리사이드막26: metal silicide film
28 : 절연막28: insulating film
30 : 퓨즈 소자30: fuse element
32, 34 : 센스용 트랜지스터32, 34: transistor for sense
36 : 퓨즈 절단용 트랜지스터36: Fuse Cutting Transistor
40 : SOI기판40: SOI substrate
42 : 매립 절연막42: buried insulation film
44 : SOI층44: SOI layer
본 발명은 퓨즈 소자 및 그 절단 방법에 관한 것으로, 특히 전기적으로 절단하여 회로를 재구성할 수 있는 퓨즈 소자 및 그 절단 방법에 관한 것이다.BACKGROUND OF THE
DRAM이나 SRAM 등의 메모리 디바이스나 로직 디바이스 등의 반도체 장치는 다수의 소자로 구성되지만, 제조 공정 상의 여러가지 요인에 의해 일부의 회로나 메모리 셀이 정상 동작하지 않는 경우가 있다. 이 경우, 일부의 회로나 메모리 셀의 불량에 의해 장치 전체를 불량으로 취급한다면, 제조 수율을 저하시켜 나아가서는 제조 비용의 증가에도 영향을 준다. 이 때문에, 최근의 반도체 장치에서는 불 량 회로나 불량 메모리 셀을 미리 준비해 둔 용장(冗長) 회로나 용장 메모리 셀로 전환하여 양품(良品)으로 함으로써, 불량품을 구제하는 것이 행하여지고 있다.Although a semiconductor device such as a memory device such as a DRAM or an SRAM, a logic device or the like is composed of a plurality of elements, some circuits and memory cells may not operate normally due to various factors in the manufacturing process. In this case, if the entire apparatus is treated as defective due to a defect in some circuits or memory cells, the manufacturing yield is lowered, which also affects an increase in manufacturing cost. For this reason, in recent semiconductor devices, defective products are repaired by converting them into redundant circuits or redundant memory cells in which defective circuits or defective memory cells are prepared in advance.
또한, 다른 기능을 갖는 복수의 회로를 일체로 하여 구성한 후에 장치 기능을 전환하는 반도체 장치나, 소정의 회로를 구성한 후에 장치 특성을 조정하는 반도체 장치도 존재한다.There are also semiconductor devices for switching device functions after forming a plurality of circuits having different functions integrally, or semiconductor devices for adjusting device characteristics after configuring a predetermined circuit.
종래, 이러한 반도체 장치의 재구축은 반도체 장치에 미리 복수의 퓨즈 소자를 구비한 퓨즈 회로를 실장해 두고, 동작 시험 등의 뒤에 상기 퓨즈를 절단함으로써 행하여지고 있다.Background Art Conventionally, such a reconstruction of a semiconductor device is performed by mounting a fuse circuit having a plurality of fuse elements in a semiconductor device in advance and cutting the fuse after an operation test or the like.
퓨즈를 절단하는 방법으로서는, 퓨즈를 구성하는 폴리 실리콘층에 고전류를 흘려서 자기 발열시켜 퓨즈를 용단(溶斷)하는 방법이나, 폴리 실리콘층과 실리사이드층의 적층막으로 이루어지는 퓨즈에 전류를 흘림으로써 실리사이드를 응집시켜서 퓨즈의 저항을 증대시키는 방법(예를 들면 특허문헌 1 참조) 등이 알려져 있다. As a method of cutting a fuse, a method of melting a fuse by self-heating by flowing a high current through the polysilicon layer constituting the fuse, or silicide by flowing a current through a fuse made of a laminated film of the polysilicon layer and the silicide layer And a method of increasing the resistance of the fuse by agglomerating (for example, refer to Patent Document 1).
[특허문헌 1] 일본국 특표평 11-512879호 공보.[Patent Document 1] Japanese Patent Laid-Open No. 11-512879.
그러나, 퓨즈에 전류를 흘려서 용단하는 방법은, 폴리 실리콘을 용단하기 위해서 대전류가 필요하고, 이것을 제어하는 트랜지스터나 전류를 공급하는 배선 등이 커져 버려, 퓨즈 회로의 축소화가 곤란하였다. 또한, 용단 시에 폴리 실리콘층의 폭발이 일어나 퓨즈 상의 층간 절연막에 크랙이 들어가는 경우가 있다. 크랙이 성장하면, 최악일 경우, 퓨즈 근방에 있는 배선층까지 크랙이 연장되어 배선층을 단선시키는 등의 문제를 야기한다. 층간 절연막의 크랙을 방지하기 위해서는 가드 링을 설치하는 것이 유효하지만, 퓨즈 회로의 면적이 커져버린다.However, in the method of melting the current by flowing the fuse, a large current is required to melt the polysilicon, and a transistor for controlling this, a wiring for supplying the current, etc. become large, and it is difficult to reduce the fuse circuit. In addition, an explosion of the polysilicon layer may occur during melting, and cracks may enter the interlayer insulating film on the fuse. When the crack grows, in the worst case, the crack extends to the wiring layer near the fuse, causing problems such as disconnection of the wiring layer. In order to prevent the crack of an interlayer insulation film, it is effective to provide a guard ring, but the area of a fuse circuit becomes large.
또한, 실리사이드를 응집시키는 방법에서는, 실리사이드층을 사용하여 퓨즈를 구성하는 것이 불가결하다. 또한, 응집하는 것은 실리사이드층뿐이며, 하층에는 폴리 실리콘층이 그대로 잔존한다. 이 때문에, 퓨즈 부분의 저항 상승은 10배 정도가 되어 퓨즈의 절단 판정이 곤란하였다.In the method of agglomerating silicides, it is essential to construct a fuse using a silicide layer. Incidentally, only the silicide layer aggregates, and the polysilicon layer remains as it is in the lower layer. For this reason, the resistance increase of the fuse part was about 10 times, and it was difficult to determine the fuse break.
본 발명의 목적은 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있는 동시에, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있는 퓨즈 소자 및 그 절단 방법을 제공하는 것에 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a fuse element and a method of cutting the same, which can prevent cracking of the interlayer insulating film without increasing the fuse circuit and at the same time obtain a large resistance change before and after cutting the fuse.
본 발명의 하나의 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 것을 특징으로 하는 퓨즈 소자가 제공된다.According to one aspect of the present invention, a wiring portion including a silicon layer is connected to one end side of the wiring portion, a first contact portion containing a metal material, and the other end side of the wiring portion, Provided is a fuse device having a second contact portion that includes.
또한, 본 발명의 다른 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자로서, 절단 후에는 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내에 이동해 있어, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되어 있는 것을 특징으로 하는 퓨즈 소자가 제공된다. According to another aspect of the present invention, a wiring portion including a silicon layer is connected to one end side of the wiring portion, and is connected to a first contact portion containing a metal material and the other end side of the wiring portion. A fuse element having a second contact portion comprising a, wherein after cutting, at least a part of the metal material constituting the second contact portion is moved in the wiring portion, and the wiring portion and the second contact portion are electrically separated from each other. Provided is a fuse element characterized in that.
또한, 본 발명의 또 다른 관점에 의하면, 실리콘층과 상기 실리콘층 위에 형 성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자로서, 절단 후에는 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하고 있어, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 퓨즈 소자가 제공된다.According to still another aspect of the present invention, there is provided a wiring portion including a silicon layer and a metal silicide layer formed on the silicon layer, a first contact portion connected to one end of the wiring portion, and the other end side of the wiring portion. A fuse device having a connected second contact portion, wherein after cutting, at least a part of the metal material constituting the metal silicide layer is moved toward the first contact portion, and the second contact portion is in contact with the silicon layer. A fuse element is provided.
또한, 본 발명의 또 다른의 관점에 의하면, 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서, 상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 제 2 콘택트부의 상기 금속 재료를 상기 실리콘층 중으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법이 제공된다.According to still another aspect of the present invention, there is provided a wiring portion including a silicon layer, a first contact portion connected to one end side of the wiring portion, and a second material connected to the other end side of the wiring portion. A method of cutting a fuse element having two contact portions, wherein the current flows from the first contact portion to the second contact portion through the wiring portion and migrates the metal material of the second contact portion into the silicon layer. And a connection resistance between the second contact portion and the second contact portion is provided.
또한 본 발명의 또 다른의 관점에 의하면, 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 갖는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서, 상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 금속 실리사이드층을 구성하는 금속 재료를 상기 제 1 콘택트부 측으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법이 제공된다. According to still another aspect of the present invention, there is provided a wiring portion having a silicon layer and a metal silicide layer formed on the silicon layer, a first contact portion connected to one end side of the wiring portion, and an other end side of the wiring portion. A method of cutting a fuse element having a second contact portion, wherein a current flows from the first contact portion to the second contact portion through the wiring portion, thereby migrating a metal material constituting the metal silicide layer to the first contact portion side. And a connection resistance between the wiring portion and the second contact portion is changed.
[제 1 실시예][First Embodiment]
본 발명의 제 1 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 1 내지 도 6을 사용하여 설명한다. A fuse element and a cutting method thereof according to a first embodiment of the present invention will be described with reference to Figs.
도 1은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 2는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이며, 도 3은 퓨즈 회로의 일레를 나타내는 회로도이고, 도 4는 본 실시예에 의한 퓨즈 절단 방법을 나타내는 개략적인 단면도이며, 도 5 및 도 6은 본 실시예에 의한 퓨즈 소자의 제조 방법을 나타내는 공정 단면도이다.FIG. 1 is a plan view showing the structure of a fuse element according to the present embodiment, FIG. 2 is a schematic cross-sectional view showing the structure of the fuse element according to the present embodiment, FIG. 3 is a circuit diagram showing an example of a fuse circuit, and FIG. Is a schematic sectional drawing which shows the fuse cutting method by this Example, and FIG. 5 and FIG. 6 are process sectional drawing which shows the manufacturing method of the fuse element by this Example.
처음에, 본 실시예에 의한 퓨즈 소자의 구조에 대해서 도 1 및 도 2를 사용하여 설명한다.First, the structure of the fuse element according to the present embodiment will be described with reference to FIGS. 1 and 2.
실리콘 기판(10)의 주(主) 표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘으로 이루어지는 배선부(14)가 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b) (제 1 콘택트부), 배선부(14) 및 콘택트 플러그(20a)(제 2 콘택트부)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다. An
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다. 또 한, 메탈 배선(22a)은 음극 측의 배선이며, 메탈 배선(22b)은 양극 측의 배선인 것으로 한다.On the
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)와, 배선부(14)의 일단 측에 접속된 콘택트 플러그(20b)(제 1 콘택트부)와, 배선부(14)의 타단 측에 접속된 콘택트 플러그(20a)(제 2 콘택트부)를 갖는 것에 주된 특징이 있다. 본 실시예에 의한 퓨즈 소자는 배선부와 콘택트부 사이의 접속 저항을 변화시키는 것이며, 배선부와 콘택트부를 가짐으로써 퓨즈로서 기능한다. 이 점이, 폴리 실리콘 배선이나 폴리 사이드 배선 자체의 저항치를 변화시키는 종래의 퓨즈 소자와는 다르다.As described above, the fuse element according to the present embodiment includes the
도 1 및 도 2에 나타내는 퓨즈 소자는, 예를 들면 도 3에 나타낸 바와 같은 퓨즈 기입용 회로에 일체로 구성되어 있고, 필요에 따라서 프로그래밍된다. 도 3에 나타낸 바와 같이, 퓨즈 소자(30)의 양단에는 센스용 트랜지스터(32, 34)가 각각 접속되어 있다. 퓨즈 소자(30)와 센스용 트랜지스터(32)의 접속 단자는 퓨즈 절단용 트랜지스터(36)를 통하여 접지되어 있다. 퓨즈 소자(30)와 센스용 트랜지스터(32)의 접속 단자는 퓨즈를 절단할 때에 소정의 전압을 인가하는 퓨즈 절단용 제어 회로가 접속되어 있다.The fuse element shown in FIG. 1 and FIG. 2 is integrated with the fuse write circuit as shown in FIG. 3, for example, and is programmed as needed. As shown in FIG. 3,
다음에, 본 실시예에 의한 퓨즈 절단 방법에 대해서 도 3 및 도 4를 사용하여 설명한다. 또한, 본원 명세서에서, 퓨즈를 「절단」한다는 것은 퓨즈를 프로그래밍하는 것을 의미하는 것이며, 전기적으로 완전히 분리하는 것 외에 접속 저항을 높게 하는 것도 포함한다.Next, the fuse cutting method according to the present embodiment will be described with reference to FIGS. 3 and 4. In addition, in this specification, "cutting" a fuse means programming a fuse, and also includes making connection resistance high, in addition to electrically disconnecting a fuse.
퓨즈 절단 시에는 퓨즈 소자(30)의 양단에 접속된 센스용 트랜지스터(32, 34)를 오프 상태로 한다. 이 상태에서, 예를 들면 500μsec 정도 동안, 퓨즈 절단용 트랜지스터(36)의 게이트 단자에 제어 전압을 인가하고, 퓨즈 절단용 트랜지스터(36)를 온 상태로 한다.At the time of fuse disconnection, the
이때, 퓨즈 절단용 제어 회로로부터 소정의 전압을 출력함으로써, 퓨즈 절단용 제어 회로로부터 퓨즈 소자(30) 및 퓨즈 절단용 트랜지스터(36)를 통하여 접지 전위로 향하는 전류 경로가 형성되어, 퓨즈 소자(30)에 전류가 흐른다. At this time, by outputting a predetermined voltage from the control circuit for cutting fuse, a current path is formed from the control circuit for cutting fuse to the ground potential through the
퓨즈 소자에 메탈 배선(22b)으로부터 메탈 배선(22a)으로 향하는 전류를 흘림으로써, 단면적이 좁은 콘택트 플러그(20a)와 배선부(14)의 콘택트부에서는 저항 가열에 의해 온도가 상승한다. 본원 발명자들이 시뮬레이션을 행한 결과에서는, O.1㎛ 지름의 콘택트부에 전류치 4mA의 전류를 흘렸을 경우, 콘택트부의 온도는 순간적으로 100O℃ 정도로 되어 있는 것도 추찰(推察)되었다.By flowing a current from the
이러한 고온 상태가 되면, 음극 측의 콘택트 플러그(20a)를 구성하는 텅스텐(W)의 일렉트로 마이그레이션이 발생하여, 배선부(14) 내로 이동한다(도 4 참조). 본원 발명자 등이 단면 TEM 관찰 및 EDX 분석을 행한 결과, 500μsec의 구동에 의해 음극 측의 콘택트 플러그(20a) 중 텅스텐이 모두 배선부(14) 중으로 이동하는 것이 판명되었다.In such a high temperature state, electromigration of tungsten (W) constituting the
이러한 텅스텐의 마이그레이션에 의해, 음극 측의 콘택트 플러그(20a)와 배선부(14)는 단선(斷線) 상태가 되고, 메탈 배선(22a)과 메탈 배선(22b) 사이의 전기적 접속은 절단된다. 이에 따라, 퓨즈 소자의 절단이 완료한다. 본원 발명자 등이 퓨즈 절단 전후에서의 저항치의 변화를 측정한 결과, 퓨즈 절단 후의 저항치 는 약 6자리수 정도 상승하고 있었다.By the migration of tungsten, the
퓨즈 절단용 제어 회로로부터 출력하는 전압은, 콘택트 플러그(20a)와 배선부(14) 사이의 콘택트부를 흐르는 전류의 전류 밀도가 5×106A·㎝-2 이상, 5×108A·㎝-2 이하가 되도록, 퓨즈 절단용 트랜지스터(36)의 사이즈, 배선부(14)의 길이, 콘택트 면적 등에 따라 적당하게 설정한다. 전류 밀도를 5×106A·㎝-2 이상으로 하는 것은, 그 이하의 전류 밀도에서는 콘택트 플러그의 메탈 재료를 충분히 마이그레이션할 수 없기 때문이며, 전류 밀도를 5×108A·㎝-2 이하로 하는 것은, 그 이상의 전류 밀도에서는 배선부(14)가 용단되어 버려 층간 절연막(16) 등에 크랙이 들어가는 등의 불량이 발생할 우려가 있기 때문이다.As for the voltage output from the control circuit for fuse cutting, the current density of the current which flows through the contact part between the
또한, 퓨즈 절단 시에는 5초 이하의 펄스 전류를 사용하는 것이 바람직하다. 5초를 넘는 펄스 전류를 사용하면, 퓨즈 영역을 넘어서 주변 소자의 온도가 상승하여 특성 변동을 발생시킬 우려가 있기 때문이다.In addition, it is preferable to use a pulse current of 5 seconds or less when cutting the fuse. This is because if a pulse current of more than 5 seconds is used, the temperature of the peripheral element may rise beyond the fuse region, causing characteristic fluctuations.
배선부(14)의 구성 재료는 폴리 실리콘의 외에 아모포스(amorphous) 실리콘이나 실리콘 게르마늄 등이어도 좋다.The constituent material of the
이상의 순서에 의한 퓨즈 소자의 절단은 500μsec 정도로 매우 짧은 시간에 완료하기 때문에, 온도 상승은 배선부(14)의 국소 영역만으로 억제할 수 있다. 이에 따라, 주변 소자에의 영향을 방지할 수 있다. 또한, 종래법과 같은 용융 폭발이 아닌 마이그레이션을 이용하고 있기 때문에, 층간 절연막(16)에 크랙이 발생하 지 않는다. 따라서, 가드링 등의 크랙 방지를 설치할 필요가 없어 퓨즈 소자의 사이즈를 축소할 수 있다. 또한, 크랙에 의한 퓨즈 소자 근방의 배선 절단 등의 위험도 없고, 퓨즈 소자의 신뢰성을 향상시킬 수 있다. 또한, 폴리 실리콘으로 이루어지는 배선부(14)와 콘택트 플러그(20)만으로 퓨즈 소자를 구성하기 때문에, 여분의 공정을 추가하지 않고 퓨즈 소자를 실현시킬 수 있어, 제조 비용을 저감할 수 있다.Since the cutting of the fuse element according to the above procedure is completed in a very short time of about 500 µsec, the temperature rise can be suppressed only in the local region of the
다음에, 본 실시예에 의한 퓨즈 소자의 제조 방법에 대해서 도 5 및 도 6을 사용하여 설명한다.Next, the manufacturing method of the fuse element which concerns on a present Example is demonstrated using FIG.
우선, 실리콘 기판(1O) 위에, 예를 들면 STI(Shallow Trench Isolation)법에 의해, 활성 영역을 확정하는 소자 분리막(12)을 형성한다(도 5(a)).First, an
다음에, 전체 면에 예를 들면 CVD법에 의해, 예를 들면 막두께 150㎚의 폴리 실리콘막을 퇴적한다. 또한, 폴리 실리콘막 대신에 아모포스 실리콘을 퇴적하여도 좋다. Next, a polysilicon film having a thickness of 150 nm is deposited on the entire surface, for example, by CVD. Alternatively, amorphous silicon may be deposited instead of the polysilicon film.
다음에, 포토리소그래피 및 드라이 에칭에 의해 폴리 실리콘막을 패터닝하고, 소자 분리막(12) 위에 폴리 실리콘막으로 이루어지는 배선부(14)를 형성한다(도 5(b)). 퓨즈의 사이즈는, 예를 들면 폭을 0.20㎛, 길이를 0.60㎛로 한다.Next, the polysilicon film is patterned by photolithography and dry etching, and the
또한, 본 실시예에 의한 퓨즈 소자에서, 배선부(14)를 소자 분리막(12) 위에 배치하고 있는 것은, 퓨즈 절단 시의 열효율을 향상하기 위해서이다. 즉, 배선부(14)를 소자 분리막(12) 위에 형성함으로써, 배선부(14)에 전류를 흘림으로써 발생한 열이 기판을 통하여 식는 것을 억제할 수 있기 때문에, 배선부(14)의 온도가 올 라가기 쉬어져 퓨즈를 용이하게 절단할 수 있다.In the fuse element according to the present embodiment, the
다음에, 배선부(14)가 형성된 실리콘 기판(10) 위에, 예를 들면 CVD법에 의해, 예를 들면 막두께 700㎚의 실리콘 산화막을 퇴적한다. 이 후, CMP법에 의해 평탄화를 행하고, 실리콘 기판 상에서 300㎚의 막두께가 되도록 한다. 이에 따라, 실리콘 산화막으로 이루어지는 층간 절연막(16)을 형성한다.Next, a silicon oxide film having a film thickness of 700 nm, for example, is deposited on the
또한, 배선부(14) 위에 형성되는 층간 절연막(16)은 SiO2, SiON, SiN, PSG, BPSG 등의 비교적 강도가 있는 절연막에 의해 구성하는 것이 바람직하다. 층간 절연막(16)을 강도가 낮은 저유전율막이나 다공질막에 의해 구성했을 경우, 본 실시예에 의한 퓨즈의 절단 방법을 적용했을 경우에도, 퓨즈의 절단 시에 크랙 등의 데미지가 들어가 배선을 절단하는 등의 불량을 야기할 우려가 있기 때문이다.The
다음에, 포토리소그래피 및 드라이에칭에 의해, 층간 절연막(16)에 배선부(14)의 양단부에 도달하는 컨택트홀(18a, 18b)을 형성한다(도 5(c)). 컨택트홀(18a, 18b)의 지름은, 예를 들면 0.1㎛로 한다.Next, by photolithography and dry etching,
다음에, 전체 면에 예를 들면 스퍼터법 또는 CVD법에 의해, 예를 들면 막두께 5㎚의 Ti막과 예를 들면 막두께 10㎚의 TiN막을 퇴적하고, Ti막 및 TiN막으로 이루어지는 밀착층을 형성한다.Next, a Ti film having a film thickness of 5 nm and a TiN film having a thickness of 10 nm, for example, are deposited on the entire surface by, for example, a sputtering method or a CVD method, and the adhesion layer is composed of a Ti film and a TiN film. To form.
다음에, 밀착층 위에 예를 들면 CVD법에 의해, 예를 들면 막두께 300㎚의 텅스텐막을 퇴적한다. Next, a tungsten film of, for example, a film thickness of 300 nm is deposited on the adhesion layer by, for example, the CVD method.
다음에, 예를 들면 CMP(Chemical Mechanical Polishing:화학적 기계적 연마) 법에 의해, 층간 절연막(16)의 표면이 노출할 때까지 텅스텐막 및 밀착층을 연마하고, 컨택트홀(18a)에 매립되는 밀착층 및 텅스텐막으로 이루어지는 콘택트 플러그(20a)와, 컨택트홀(18b)에 매립되는 밀착층 및 텅스텐막으로 이루어지는 콘택트 플러그(20b)를 형성한다(도 6(a)).Next, the tungsten film and the adhesion layer are polished until the surface of the
다음에, 콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에, 통상의 배선층의 제조 프로세스에 의해 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)을 형성한다(도 6(b)).Next, on the
메탈 배선(22a, 22b)은 도전막을 퇴적하여 패터닝함으로써 형성된, 예를 들면 알루미늄 등으로 이루어지는 배선이어도 좋고, 소위 다마신법에 의해 형성된, 예를 들면 구리 등으로 이루어지는 배선이어도 좋다. 다마신법을 사용할 경우, 콘택트 플러그(20)와 메탈 배선(22)을 일체로 형성하여도 좋다. 이 경우, 배선층의 구성 재료인 구리 등이 마이그레이션에 의해 이동하고, 이로써 퓨즈를 절단할 수 있다.The
이 후, 필요에 따라, 메탈 배선(22a, 22b)에 접속되는 상층의 배선층 등을 형성하고, 퓨즈 소자를 완성한다.Thereafter, as necessary, an upper wiring layer or the like connected to the
이와 같이, 본 실시예에 의하면, 폴리 실리콘막으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 폴리 실리콘 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다.As described above, according to the present embodiment, a wiring portion made of a polysilicon film, a first contact portion (
[제 2 실시예]Second Embodiment
본 발명의 제 2 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 7 및 도 8을 사용하여 설명한다. 또한, 도 1 내지 도 6에 나타내는 제 1 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.A fuse element and a cutting method thereof according to a second embodiment of the present invention will be described with reference to FIGS. 7 and 8. 1 to 6, the same components as those of the fuse element according to the first embodiment and the cutting method thereof are denoted by the same reference numerals to omit or simplify the description thereof.
도 7은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이고, 도 8은 본 실시예에 의한 다른 퓨즈의 절단 방법을 나타내는 개략적인 단면도이다. FIG. 7 is a schematic cross-sectional view showing the structure of a fuse element according to the present embodiment, and FIG. 8 is a schematic cross-sectional view showing a method of cutting another fuse according to the present embodiment.
처음에, 본 실시예에 의한 퓨즈 소자의 구조에 대해서 도 7을 사용하여 설명한다.First, the structure of the fuse element according to the present embodiment will be described with reference to FIG.
실리콘 기판(10)의 주표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층 간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다. A
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.On the
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)가 폴리 실리콘막(24)과 금속 실리사이드막(26)의 적층막으로 이루어지는 폴리 사이드 구조를 갖는 점을 제외하고, 제 1 실시예에 의한 퓨즈 소자와 같다. 제 1 실시예에 의한 퓨즈 절단 방법은 본 실시예의 퓨즈 소자와 같이 폴리 사이드 구조를 갖는 배선부(14)의 경우에도 적용할 수 있다.As described above, the fuse element according to the present embodiment is the first embodiment except that the
로직 반도체 장치 등의 고속 동작이 중요시되는 디바이스에서는, 게이트 저항을 내리기 위해서 폴리 사이드 구조의 게이트 전극을 사용하는 경우가 있다. 통상, 퓨즈 소자의 배선부(14)는 게이트 전극과 동시에 형성하기 때문에, 배선부(14)를 게이트 전극과 같은 폴리 사이드 구조로 구성한다면, 로직 반도체 장치의 제조 공정을 복잡하게 하지 않고 퓨즈 소자를 형성할 수 있다. 따라서, 폴리 사이드 구조의 배선부(14)를 절단 가능한 본 발명의 퓨즈 절단 방법은 매우 유효하다.In a device in which high speed operation such as a logic semiconductor device is important, a gate electrode having a polyside structure may be used to lower the gate resistance. In general, since the
폴리 사이드 구조의 배선부(14)의 경우, 폴리 실리콘막(24) 위에 금속 실리사이드막(26)이 형성되어 있어도, 콘택트 플러그(20a) 중의 텅스텐이 일렉트로 마이그레이션에 의해 폴리 실리콘막(24) 중으로 마이그레이션할 때에 장애가 되지 않 는다. 또한, 금속 실리사이드막(26)을 구성하는 금속 원소(예를 들면, 코발트 실리사이드의 경우, 코발트)도 또한 마이그레이션에 의해 양극 측으로 이동한다. 따라서, 폴리 사이드 구조의 배선부(14)의 경우에도, 콘택트 플러그(20a)와 배선부(14) 사이의 접속을 용이하게 절단할 수 있고, 퓨즈 절단 전후에서의 저항 변동을 크게할 수 있다.In the case of the
배선부(14)를 구성하는 폴리 실리콘막(24)에는 불순물을 첨가하지 않는 것이 바람직하다. 이렇게 함으로써, 퓨즈 절단 후의 저항치를 더 크게 할 수 있고, 회로 마진을 넓힐 수 있다.It is preferable that impurities are not added to the
또한, 폴리 사이드 구조의 배선부(14)를 사용할 경우, 퓨즈 절단용 트랜지스터(36)의 사이즈, 배선부(14)의 길이, 콘택트 면적 등을 적당하게 설정함으로써, 금속 실리사이드막(26)을 구성하는 금속 재료(예를 들면, 코발트 실리사이드의 경우, 코발트)의 마이그레이션만을 야기하는 것도 가능하다. 즉, 도 8에 나타낸 바와 같이, 음극 측의 금속 실리사이드막(26)이 양극 측으로 이동하여 콘택트 플러그(20a)로부터 이간함으로써, 음극 측의 콘택트 플러그(20a)와 배선부(14) 사이의 콘택트 저항이 상승하기 때문에, 퓨즈를 절단할 수 있다. In addition, when using the
금속 실리사이드의 금속 재료를 마이그레이션에 의해 이동시키는 경우, 음극 측의 콘택트 플러그(20a)와 접속하는 폴리 실리콘막(24)의 폭은 콘택트 플러그(20) 폭의 10배 이하인 것이 바람직하다.When the metal material of the metal silicide is moved by migration, the width of the
또한, 폴리 실리콘막(24) 상의 금속 실리사이드막(26)은 폴리 실리콘막(24) 위에 퇴적하게 하여도 좋고, 통상의 샐리사이드 프로세스 등에 의해 형성하게 하여 도 좋다.The
이와 같이, 본 실시예에 의하면, 폴리 사이드 구조의 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 폴리 실리콘 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 또한, 배선부의 금속 실리사이드막을 구성하는 금속 재료를 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다. As described above, according to this embodiment, the wiring portion of the polyside structure, the first contact portion (
[제 3 실시예]Third Embodiment
본 발명의 제 3 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 9 및 도 10을 사용하여 설명한다. 또한, 도 1 내지 도 8에 나타내는 제 1 및 제 2 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.A fuse element and a cutting method thereof according to a third embodiment of the present invention will be described with reference to FIGS. 9 and 10. In addition, components, such as the fuse element by the 1st and 2nd Example shown in FIGS. 1-8, and its cutting method, are attached | subjected with the same code | symbol, and description is abbreviate | omitted or concise.
도 9는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 10은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다.9 is a plan view showing the structure of a fuse element according to the present embodiment, and FIG. 10 is a schematic cross-sectional view showing the structure of the fuse element according to the present embodiment.
실리콘 기판(10)의 주표면에는 활성 영역을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)의 일단부(도면 우측)의 폭은 타단부(도면 좌측)의 폭보다도 넓게 되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 배선부(14)의 상기 일단부 측에는 상기 타단부 측보다도 많은 콘택트 플러그(20b)가 형성되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.A
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는 콘택트 플러그(20a)를 통하여 배선부(14)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.On the
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 대응하는 상기 일단부(도면 우측)의 폭이 배선부(14)의 음극 측에 대응하는 상기 타단부(도면 좌측)의 폭보다도 넓게 되어 있고, 배선부(14)에 접속하는 콘택트 플러그(20b)의 수가 배선부(14)에 접속하는 콘택트 플러그(20a)의 수보다도 많게 되어 있는 것에 특징이 있다.As described above, in the fuse element according to the present embodiment, the width of the one end portion (the right side of the figure) corresponding to the anode side of the
이렇게 하여 퓨즈 소자를 구성함으로써, 양극 측에서의 배선부(14)와 메탈 배선(22b) 사이의 콘택트 면적이 증가하여 접속 저항이 저감되고, 온도 상승을 억 제할 수 있다. By constructing the fuse element in this way, the contact area between the wiring
즉, 양극 측의 콘택트 수를 음극 측의 콘택트 수의 2배 이상으로 함으로써, 양극 측에 있는 콘택트의 저항은 1/2 이하가 된다. 발열량은 전류치를 I, 저항을 R로 하여, I2×R로 표시하므로, 콘택트를 2배로 하면 발열량은 1/2이 되어, 양극 측에서의 메탈 이동을 방지할 수 있다. 콘택트 수를 증가하는 대신에, 플러그(20b)의 면적을 증가함으로써, 배선부(14)와 콘택트 플러그(20b) 사이의 콘택트 면적을 증가시켜도 좋다. 또한, 양극 측의 배선부(14)의 폭을 2배 이상으로 하는 것에 의해서도 양극 측에서의 발열량을 1/2로 할 수 있다.That is, by making the number of contacts on the anode side at least twice the number of contacts on the cathode side, the resistance of the contacts on the anode side is 1/2 or less. The calorific value is represented by I 2 and R, with the current value I and the resistance R, and therefore, when the contact is doubled, the calorific value is 1/2, and the metal movement on the anode side can be prevented. Instead of increasing the number of contacts, the area of the
따라서, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b) 방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 불량이 발생하는 것을 방지할 수 있다.Therefore, tungsten constituting the
이와 같이, 본 실시예에 의하면, 양극 측 배선부의 폭을 음극 측 배선부의 폭보다도 넓히는 동시에, 배선부에 접속하는 양극 측의 콘택트 면적을 음극 측의 콘택트 면적보다도 넓게 함으로써, 양극 측에서의 배선부의 방열(放熱) 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.As described above, according to this embodiment, the width of the anode side wiring portion is made wider than the width of the cathode side wiring portion, and the contact area of the anode side to be connected to the wiring portion is made wider than the contact area of the cathode side, whereby Increase the efficiency. As a result, it is possible to prevent the metallic material from flowing into the peripheral element or the like from the contact plug on the anode side, leading to deterioration of characteristics.
[제 4 실시예][Example 4]
본 발명의 제 4 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 11 및 도 12를 사용하여 설명한다. 또한, 도 1 내지 도 10에 나타내는 제 1 내지 제 3 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.A fuse element and a cutting method thereof according to a fourth embodiment of the present invention will be described with reference to FIGS. 11 and 12. In addition, components, such as the fuse element by the 1st-3rd Example shown in FIGS. 1-10, and its cutting method, are attached | subjected with the same code | symbol, and description is abbreviate | omitted or concise.
도 11은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 12는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다. 11 is a plan view showing the structure of a fuse element according to the present embodiment, and FIG. 12 is a schematic cross-sectional view showing the structure of the fuse element according to the present embodiment.
실리콘 기판(10)의 주표면에는 활성 영역(12a)을 획정하는 소자 분리막(12)이 형성되어 있다. 소자 분리막(12) 위에는 폴리 실리콘막(24)과 금속 실리사이드막(26)이 적층되어 이루어지는 폴리 사이드 구조의 배선부(14)가 형성되어 있다. 배선부(14)는 그 일단부(도면 우측)가 절연막(28)을 통하여 실리콘 기판(10)의 활성 영역(12a) 위에 형성되어 있고, 타단부(도면 좌측)가 소자 분리막(12) 위에 형성되어 있다. 배선부(14)가 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 배선부(14)의 양단부에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b), 배선부(14) 및 콘택트 플러그(20a)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다. The
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그(20a)를 통하여 배선부(14)의 상기 타단부에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 배선부(14)의 상기 일단부에 접속된 메탈 배선(22b)이 형성되어 있다. On the
이와 같이, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 대응하는 일단부가 활성 영역(12a) 위에 연장하고 있는 것에 특징이 있다.As described above, the fuse element according to the present embodiment is characterized in that one end portion corresponding to the anode side of the
활성 영역(12a) 위에 연장하는 배선부(14)는 트랜지스터의 게이트 절연막과 동시에 형성된 얇은 절연막(28)을 통하여 실리콘 기판(10) 위에 형성된다. 이 때문에, 활성 영역(12a) 위에 배선부(14)를 형성함으로써, 소자 분리막(12) 위에 배선부(14)를 형성할 경우와 비교하여, 배선부(14)에서 발생한 열을 실리콘 기판(10) 방향으로 용이하게 발산할 수 있다.The
따라서, 이렇게 하여 퓨즈 소자를 구성함으로써, 배선부(14)의 양극 측에서의 방열 효율을 높일 수 있고, 온도 상승을 억제할 수 있다. 이에 따라, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b)방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 등의 불량이 발생하는 것을 방지할 수 있다.Therefore, by constituting the fuse element in this way, the heat radiation efficiency at the anode side of the
또한, 배선부(14)가 연장하는 활성 영역의 면적은 퓨즈 절단 시에 배선부(14)에서 발열한 열이 퍼지는 정도로 큰 것이 바람직하다. 일례로서는 배선부(14)의 폭 0.30㎛에 대하여 활성 영역(12a)의 폭을 0.50㎛로 한다. 또한, 음극 측의 온도 상승을 방해하지 않도록, 활성 영역(12a)은 배선부(14)의 중간보다도 양극 측에 위치시키는 것이 바람직하다.In addition, the area of the active region that the
이와 같이, 본 실시예에 의하면, 양극 측의 배선부를 활성 영역 위에 형성하므로, 양극 측의 방열 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.Thus, according to this embodiment, since the wiring part on the anode side is formed on the active region, the heat radiation efficiency on the anode side can be improved. As a result, it is possible to prevent the metallic material from flowing into the peripheral element or the like from the contact plug on the anode side, leading to deterioration of characteristics.
[제 5 실시예][Example 5]
본 발명의 제 5 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 13을 사용하여 설명한다. 또한, 도 1 내지 도 12에 나타내는 제 1 내지 제 4 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다. A fuse element and a cutting method thereof according to a fifth embodiment of the present invention will be described with reference to FIG. In addition, components, such as the fuse element by the 1st-4th Example shown in FIGS. 1-12, and its cutting method, are attached | subjected with the same code | symbol, and description is abbreviate | omitted or concise.
도 13은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이다.Fig. 13 is a plan view showing the structure of a fuse element according to the present embodiment.
본 실시예에 의한 퓨즈 소자는 메탈 배선(22)의 평면적인 형상이 다른 것 이외에는, 도 7 및 도 8에 나타내는 제 2 실시예에 의한 퓨즈 소자와 같다. 즉, 본 실시예에 의한 퓨즈 소자는 배선부(14)의 양극 측에 접속된 메탈 배선(22b)의 폭이 음극 측에 접속된 메탈 배선(22a)의 폭보다도 크게 되어 있는 것에 특징이 있다.The fuse element according to the present embodiment is the same as the fuse element according to the second embodiment shown in FIGS. 7 and 8 except that the planar shape of the
이렇게 하여 퓨즈 소자를 구성함으로써, 배선부(14)의 양극 측에서의 방열 효율을 높일 수 있고 온도 상승을 억제할 수 있다. 이에 따라, 양극 측의 콘택트 플러그(20b)를 구성하는 텅스텐이 메탈 배선(22b) 방향으로 이동하여 주변의 소자 등에 유입되어, 그 특성을 열화시키는 등의 불량이 발생하는 것을 방지할 수 있다.By constituting the fuse element in this way, the heat radiation efficiency at the anode side of the
음극 측의 메탈 배선(22a)의 폭은 퓨즈 절단 시의 전류에서 용단되지 않도록 콘택트 폭의 2배 정도인 것이 바람직하다. 다만, 너무 굵으면 콘택트에서의 발열이 메탈 배선(22a)을 통하여 발산되어 버리기 때문에, 5배 이하로 하는 것이 바람직하다. 한편, 양극 측의 메탈 배선(22b)의 폭은 양극에서의 메탈 이동을 방지하기 위해, 음극 측의 메탈 배선(22a) 폭의 2배 이상의 폭으로 하는 것이 바람직하다.It is preferable that the width of the
이와 같이, 본 실시예에 의하면, 양극 측의 메탈 배선의 폭을 음극 측의 메탈 배선의 폭보다도 넓게 함으로써, 양극 측에서의 배선부의 방열 효율을 높일 수 있다. 이에 따라, 양극 측의 콘택트 플러그로부터 금속 재료가 주변 소자 등에 유입되어 특성 열화를 초래하는 것을 방지할 수 있다.As described above, according to the present embodiment, the heat radiation efficiency of the wiring portion on the anode side can be increased by making the width of the metal wiring on the anode side wider than the width of the metal wiring on the cathode side. As a result, it is possible to prevent the metallic material from flowing into the peripheral element or the like from the contact plug on the anode side, leading to deterioration of characteristics.
[제 6 실시예][Example 6]
본 발명의 제 6 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 14 및 도 15를 사용하여 설명한다. 또한, 도 1 내지 도 13에 나타내는 제 1 내지 제 5 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.A fuse element and a cutting method thereof according to a sixth embodiment of the present invention will be described with reference to FIGS. 14 and 15. In addition, components, such as the fuse element by the 1st-5th embodiment shown in FIGS. 1-13, and its cutting method, are attached | subjected with the same code | symbol, and description is abbreviate | omitted or concise.
도 14는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 평면도이고, 도 15는 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면도이다. 14 is a plan view showing the structure of a fuse element according to the present embodiment, and FIG. 15 is a schematic cross-sectional view showing the structure of the fuse element according to the present embodiment.
실리콘 기판(10)의 주표면에는 활성 영역(12a)을 획정하는 소자 분리막(12)이 형성되어 있다. 활성 영역(12a)은 퓨즈 소자의 일부를 이루는 것이며, 도 14에 나타낸 바와 같이, 한 방향으로 긴 직사각형 모양의 평면 형상을 갖고 있다. 또한, 본원 명세서에서는 퓨즈 소자의 일부를 구성하는 활성 영역(12a)의 부분을 「배선부」라고 표현하는 경우도 있다.The
소자 분리막(12)이 형성된 실리콘 기판(10) 위에는 층간 절연막(16)이 형성되어 있다. 층간 절연막(16)에는 활성 영역(12a)의 단부(端部)에 접속된 콘택트 플러그(20a, 20b)가 매립되어 있다. 이렇게 해서, 콘택트 플러그(20b)(제 1 콘택트부), 활성 영역(12a)(배선부) 및 콘택트 플러그(20a)(제 2 콘택트부)가 직렬 접속되어 이루어지는 퓨즈 소자가 구성되어 있다.An interlayer insulating
콘택트 플러그(20a, 20b)가 매립된 층간 절연막(16) 위에는, 콘택트 플러그 (20a)를 통하여 활성 영역(12a)의 일단에 접속된 메탈 배선(22a)과, 콘택트 플러그(20b)를 통하여 활성 영역(12a)의 타단에 접속된 메탈 배선(22b)이 형성되어 있다.On the
이와 같이, 본 실시예의 퓨즈 소자는 활성 영역(12a)으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 콘택트 플러그(20b)(제 1 콘택트부)와, 배선부의 타단부에 접속된 콘택트 플러그(20a)(제 2 콘택트부)를 갖는 것에 주된 특징이 있다.As described above, the fuse element of the present embodiment includes a wiring portion formed of the
실리콘 기판(10)을 통한 전류 경로를 갖는 퓨즈 소자의 경우에도, 제 1 실시예의 경우와 같이, 소정의 값 이상의 전류 밀도로 전류를 흘림으로써, 콘택트 플러그(20a)로부터 실리콘 기판(10) 중으로의 텅스텐의 마이그레이션이 발생한다. 따라서, 이러한 텅스텐의 마이그레이션에 의해 음극 측의 콘택트 플러그(20a)는 단선 상태가 되고, 메탈 배선(22a)과 메탈 배선(22b) 사이의 전기적 접속을 절단할 수 있다.Also in the case of a fuse element having a current path through the
이와 같이, 본 실시예에 의하면, 활성 영역의 실리콘층으로 이루어지는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부(콘택트 플러그(20b))와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부(콘택트 플러그(20a))(으)로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서 제 2 콘택트부의 금속 재료를 실리콘층 중에 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시에 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전히 분리할 수 있으므로, 퓨즈 절단 전후에서 큰 저항 변화를 얻을 수 있다.As described above, according to the present embodiment, the wiring portion made of the silicon layer in the active region, the first contact portion (
[제 7 실시예][Seventh Embodiment]
본 발명의 제 7 실시예에 의한 퓨즈 소자 및 그 절단 방법에 대해서 도 16을 사용하여 설명한다. 또한, 도 1 내지 도 15에 나타내는 제 1 내지 제 6 실시예에 의한 퓨즈 소자 및 그 절단 방법과 같은 구성 요소에는 동일한 부호를 붙여 설명을 생략 또는 간결하게 한다.A fuse element and a cutting method thereof according to a seventh embodiment of the present invention will be described with reference to FIG. In addition, components, such as the fuse element which concerns on the 1st-6th embodiment shown in FIGS. 1-15, and its cutting method are attached | subjected with the same code | symbol, and description is abbreviate | omitted or concise.
도 16은 본 실시예에 의한 퓨즈 소자의 구조를 나타내는 개략적인 단면이다. 16 is a schematic cross-sectional view showing the structure of a fuse element according to the present embodiment.
본 실시예에 의한 퓨즈 소자는 기판으로서 SOI기판(40)을 사용하고 있는 것 이외에는 제 6 실시예에 의한 퓨즈 소자와 같다.The fuse element according to the present embodiment is the same as the fuse element according to the sixth embodiment except that the
SOI기판(40)은 그 표면에 매립 절연층(42)과, 매립 절연층(42) 위에 형성된 SOI층(44)을 갖고 있다. SOI층(44)에는 밑면에서 매립 절연층(42)에 접속된 소자 분리막(12)이 설치되어 있다. 소자 분리막(12)에 의해 획정된 활성 영역(12a)에는 제 6 실시예와 같은 퓨즈 소자가 형성되어 있다.The
SOI기판(40)을 사용하여 이와 같이 퓨즈 소자를 구성함으로써, 퓨즈 소자의 전류 경로가 되는 활성 영역(12a)은, 소자 분리막(12) 및 매립 절연층(42)에 의해 완전히 둘러싸인다. 따라서, 퓨즈 절단 시에 콘택트 플러그(20a)로부터 메탈이 활성 영역(12a) 내에 유입되어도, 그 메탈을 퓨즈 영역 내에 머물게 할 수 있다. 이에 따라, 메탈이 주변 소자까지 도달하여 특성 열화를 초래하는 것을 방지할 수 있다.By configuring the fuse element in this way using the
본 실시예에 의한 퓨즈 소자의 구조는, 특히 콘택트 메탈로서 실리콘 중의 확산 계수가 높은 재료, 예를 들면 구리를 사용하는 것과 같은 경우에 매우 유효하다.The structure of the fuse element according to the present embodiment is particularly effective in the case of using a material having a high diffusion coefficient in silicon as a contact metal, for example, copper.
이와 같이, 본 실시예에 의하면, 퓨즈 소자를 SOI기판 위에 형성하므로, 제 1 배선을 활성 영역의 실리콘층에 형성하는 경우에도, 실리콘층 내에 유입한 금속 재료가 주변 소자까지 도달하여 특성 열화를 초래하는 것을 방지할 수 있다.As described above, according to the present embodiment, since the fuse element is formed on the SOI substrate, even when the first wiring is formed in the silicon layer in the active region, the metal material flowing into the silicon layer reaches the peripheral element, resulting in deterioration of characteristics. Can be prevented.
[변형 실시예]Modified Example
본 발명은 상기 실시예에 한정되지 않고 여러 가지 변형이 가능하다.The present invention is not limited to the above embodiment, and various modifications are possible.
예를 들면, 상기 제 2 내지 제 5 실시예에서는, 배선부(14)를 폴리 실리콘막과 금속 실리사이드막이 적층된 폴리 사이드 구조로 하였지만, 제 1 실시예와 같은 폴리 실리콘 단층의 배선부(14)를 사용하여도 좋다.For example, in the second to fifth embodiments, the
또한, 상기 제 3 실시예에서는 제 2 실시예의 퓨즈 소자에서, 배선부(14)의 양극 측에 접속되는 콘택트 플러그(20b)의 수를 음극 측에 접속되는 콘택트 플러그(20a)의 수보다도 많게 하였지만, 제 4 내지 제 7 실시예의 퓨즈 소자에서 배선부(14) 또는 활성 영역(12a)의 양극 측에 접속되는 콘택트 플러그(20b)의 수를 음극 측에 접속되는 콘택트 플러그(20a)의 수보다도 많게 하여도 좋다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.In the third embodiment, in the fuse element of the second embodiment, the number of contact plugs 20b connected to the anode side of the
또한, 상기 제 4 실시예에서는 제 2 실시예의 퓨즈 소자에서, 배선부(14)의 양극 측의 일부분을 활성 영역(12a) 위에 형성했지만, 제 5 실시예의 퓨즈 소자에서 배선부(14)의 양극 측의 일부분을 활성 영역(12a) 위에 형성하도록 하여도 좋 다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.Further, in the fourth embodiment, a portion of the anode side of the
또한, 상기 제 5 실시예에서는 제 2 실시예의 퓨즈 소자에서, 양극 측의 메탈 배선(22b)의 폭을 음극 측의 메탈 배선(22a)의 폭보다도 넓게 했지만, 제 6 및 제 7 실시예의 퓨즈 소자에서 양극 측의 메탈 배선(22b)의 폭을 음극 측의 메탈 배선(22a)의 폭보다도 넓게 하여도 좋다. 이에 따라, 양극 측의 방열 효율을 더 높일 수 있다.Further, in the fifth embodiment, in the fuse element of the second embodiment, the width of the
또한, 상기 제 1 내지 제 7 실시예에서는 콘택트 플러그(20a, 20b)는 층간 절연막(16)에 매립된 텅스텐 플러그로 하였지만, 구리 등의 다른 배선 재료로 이루어지는 콘택트 플러그에 의해 구성하여도 좋다. 또한, 콘택트 플러그(20a, 20b)는 메탈 배선(22a, 22b)과 일체로 형성된 배선층의 비어부여도 좋다. 콘택트 플러그는 전류를 흘림으로써 마이그레이션 하는 메탈 재료, 예를 들면 텅스텐, 구리, 알루미늄 등을 포함하는 도전성 재료로 구성하면 좋다.In the first to seventh embodiments, the contact plugs 20a and 20b are tungsten plugs embedded in the
또한, 상기 제 6 및 제 7 실시예에서는 활성 영역(12a)에 의해 퓨즈 소자의 배선부의 일부를 구성했지만, 활성 영역(12a) 위에 금속 실리사이드막을 형성하고, 제 2 실시예에 기재한 바와 같이 이 금속 실리사이드막을 구성하는 메탈 재료를 마이그레이션하여 퓨즈 소자의 저항치를 변화시켜도 좋다.In the sixth and seventh embodiments, a part of the wiring portion of the fuse element is formed by the
또한, 콘택트 플러그에는 티탄(Ti), 질화 티탄(TiN), 텅스텐, 질화 텅스텐(WN), 탄탈(Ta), 질화 탄탈(TaN) 등의 배리어 메탈을 설치하여도 좋다.The contact plug may be provided with a barrier metal such as titanium (Ti), titanium nitride (TiN), tungsten, tungsten nitride (WN), tantalum (Ta), or tantalum nitride (TaN).
이상 상술한 바와 같이, 본 발명의 특징을 정리하면 이하와 같다.As described above, the features of the present invention are summarized as follows.
(부기 1) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되 고, 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 특에 접속되고, 금속 재료를 포함하는 제 2 콘택트부를 갖는 것을 특징으로 하는 퓨즈 소자.(Supplementary Note 1) A second part including a wiring part comprising a silicon layer, a first contact part connected to one end side of the wiring part, containing a metal material, and a second end characteristic of the wiring part, and comprising a metal material. A fuse element having a contact portion.
(부기 2) 부기 1 기재의 퓨즈 소자에 있어서, (Supplementary Note 2) In the fuse element according to
상기 배선부는 상기 실리콘층 위에 형성된 금속 실리사이드층을 더 갖는 것을 특징으로 하는 퓨즈 소자.And the wiring portion further comprises a metal silicide layer formed on the silicon layer.
(부기 3) 부기 1 또는 2 기재의 퓨즈 소자에 있어서, (Supplementary Note 3) In the fuse element according to
상기 제 1 콘택트부와의 접속 영역에서의 상기 배선부의 폭은, 상기 제 2 콘택트부와의 접속 영역에서의 상기 배선부의 폭보다도 넓은 것을 특징으로 하는 퓨즈 소자.The width | variety of the said wiring part in the connection area | region with the said 1st contact part is larger than the width | variety of the said wiring part in the connection area | region with the said 2nd contact part, The fuse element characterized by the above-mentioned.
(부기 4) 부기 1 내지 3 중 어느 하나에 기재된 퓨즈 소자에 있어서,(Supplementary Note 4) The fuse element according to any one of
상기 배선부와 상기 제 1 콘택트부의 콘택트 면적은, 상기 배선부와 상기 제 2 콘택트부의 콘택트 면적보다도 넓은 것을 특징으로 하는 퓨즈 소자.The contact area of the said wiring part and the said 1st contact part is larger than the contact area of the said wiring part and the said 2nd contact part, The fuse element characterized by the above-mentioned.
(부기 5) 부기 1 내지 4 중 어느 하나에 기재된 퓨즈 소자에 있어서,(Supplementary Note 5) The fuse element according to any one of
상기 배선부와 상기 제 1 콘택트부의 접속 영역 및 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성되어 있는 것을 특징으로 하는 퓨즈 소자.And the connection region of the wiring portion and the first contact portion and the connection region of the wiring portion and the second contact portion are formed on the element isolation film.
(부기 6) 부기 1 내지 4 중 어느 하나에 기재된 퓨즈 소자에 있어서,(Supplementary Note 6) The fuse element according to any one of
상기 배선부와 상기 제 1 콘택트부의 접속 영역은 활성 영역 위에 형성되어 있고, 상기 배선부와 상기 제 2 콘택트부의 접속 영역은 소자 분리막 위에 형성 되어 있는 것을 특징이라고 하는 퓨즈 소자.And a connection region of the wiring portion and the first contact portion is formed on an active region, and a connection region of the wiring portion and the second contact portion is formed on an element isolation film.
(부기 7) 부기 1내지 6 중 어느 하나에 기재된 퓨즈 소자에 있어서,(Supplementary Note 7) The fuse element according to any one of
상기 제 1 콘택트부에 접속된 제 1 배선의 폭이 상기 제 2 콘택트부에 접속된 제 2 배선의 폭보다도 넓은 것을 특징으로 하는 퓨즈 소자.A width | variety of the 1st wiring connected to the said 1st contact part is larger than the width of the 2nd wiring connected to the said 2nd contact part, The fuse element characterized by the above-mentioned.
(부기 8) 부기 1 내지 7 중 어느 하나에 기재된 퓨즈 소자에 있어서,(Supplementary Note 8) The fuse element according to any one of
상기 제 1 콘택트부에 접속된 제 1 배선은 상기 제 2 콘택트부에 접속된 제 2 배선보다도 두꺼운 것을 특징으로 하는 퓨즈 소자.And a first wiring connected to said first contact portion is thicker than a second wiring connected to said second contact portion.
(부기 9) 부기 7 또는 8 기재의 퓨즈 소자에 있어서,(Supplementary Note 9) In the fuse element according to
상기 제 1 배선과 상기 제 1 콘택트부 및 상기 제 2 배선과 상기 제 2 콘택트부는 일체로 형성되어 있는 것을 특징으로 하는 퓨즈 소자.And the first wiring, the first contact portion, and the second wiring and the second contact portion are integrally formed.
(부기 10) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속되고 금속 재료를 포함하는 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자로서,(Supplementary Note 10) A wiring portion including a silicon layer, a first contact portion connected to one end side of the wiring portion and including a metal material, and a second contact portion connected to the other end side of the wiring portion and including a metal material, As a fuse element,
절단 후에는, 상기 제 2 콘택트부를 구성하는 상기 금속 재료의 적어도 일부가 상기 배선부 내로 이동하여, 상기 배선부와 상기 제 2 콘택트부가 전기적으로 분리되어 있는 것을 특징으로 하는 퓨즈 소자.And after cutting, at least a part of the metal material constituting the second contact portion moves into the wiring portion, and the wiring portion and the second contact portion are electrically separated from each other.
(부기 11) 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자로서,(Appendix 11) A fuse having a wiring portion comprising a silicon layer and a metal silicide layer formed on the silicon layer, a first contact portion connected to one end of the wiring portion, and a second contact portion connected to the other end side of the wiring portion. As an element,
절단 후에는, 상기 금속 실리사이드층을 구성하는 금속 재료의 적어도 일부가 상기 제 1 콘택트부 측으로 이동하여, 상기 제 2 콘택트부가 상기 실리콘층에 접하고 있는 것을 특징으로 하는 퓨즈 소자.And after cutting, at least a part of the metal material constituting the metal silicide layer is moved toward the first contact portion, and the second contact portion is in contact with the silicon layer.
(부기 12) 실리콘층을 포함하는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서,(Supplementary note 12) A method for cutting a fuse element having a wiring portion including a silicon layer, a first contact portion connected to one end side of the wiring portion, and a second contact portion connected to the other end side of the wiring portion and containing a metal material. As
상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 제 2 콘택트부의 상기 금속 재료를 상기 실리콘층 중으로 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.A current flows from the first contact portion to the second contact portion through the wiring portion, and migrates the metal material of the second contact portion into the silicon layer, thereby connecting a connection resistance between the wiring portion and the second contact portion. A method of cutting a fuse element, characterized in that for changing.
(부기 13) 실리콘층과 상기 실리콘층 위에 형성된 금속 실리사이드층을 갖는 배선부와, 상기 배선부의 일단 측에 접속된 제 1 콘택트부와, 상기 배선부의 타단 측에 접속된 제 2 콘택트부를 갖는 퓨즈 소자의 절단 방법으로서,(Supplementary Note 13) Fuse element having a wiring portion having a silicon layer and a metal silicide layer formed on the silicon layer, a first contact portion connected to one end side of the wiring portion, and a second contact portion connected to the other end side of the wiring portion. As a cutting method of
상기 제 1 콘택트부로부터 상기 제 2 콘택트부에 상기 배선부를 통하여 전류를 흘리고, 상기 금속 실리사이드층을 구성하는 금속 재료를 상기 제 1 콘택트부에 마이그레이션시킴으로써, 상기 배선부와 상기 제 2 콘택트부 사이의 접속 저항을 변화시키는 것을 특징으로 하는 퓨즈 소자의 절단 방법.A current flows from the first contact portion to the second contact portion through the wiring portion, and the metal material constituting the metal silicide layer is migrated to the first contact portion, thereby providing a connection between the wiring portion and the second contact portion. A method of cutting a fuse element, characterized by varying the connection resistance.
(부기 14) 부기 12 또는 13 기재의 퓨즈의 절단 방법에 있어서,(Supplementary Note 14) In the method for cutting a fuse according to
상기 콘택트부에서의 전류 밀도가 5×106A·㎝-2 이상, 5×108A·㎝-2 이하가 되도록, 상기 제 1 배선으로부터 상기 제 2 배선으로 흘리는 전류치를 설정하는 것을 특징으로 하는 퓨즈의 절단 방법. A current value flowing from the first wiring to the second wiring is set so that the current density at the contact portion is 5 × 10 6 A · cm −2 or more and 5 × 10 8 A · cm −2 or less. How to cut a fuse.
(부기 15) 부기 12 내지 14 중 어느 하나에 기재된 퓨즈의 절단 방법에 있어서,(Supplementary Note 15) In the method for cutting a fuse according to any one of
상기 제 1 배선으로부터 상기 제 2 배선에 흘리는 전류를 5초 이하의 펄스 전류로 하는 것을 특징으로 하는 퓨즈의 절단 방법. And a current that flows from the first wiring to the second wiring is a pulse current of 5 seconds or less.
본 발명에 의하면, 실리콘층을 포함하는 배선부와, 배선부의 일단 측에 접속된 제 1 콘택트부와, 배선부의 타단 측에 접속되고 금속 재료를 포함하는 제 2 콘택트부로 이루어지는 퓨즈 소자를 구성하고, 제 1 콘택트부 측으로부터 제 2 콘택트부 측에 전류를 흘려서, 제 2 콘택트부의 금속 재료를 실리콘층 중으로 마이그레이션시킴으로써 퓨즈 소자를 절단하므로, 퓨즈 절단 시의 주변 소자에 부여하는 데미지를 대폭으로 억제할 수 있다. 이에 따라, 퓨즈 회로를 크게 하지 않고, 층간 절연막의 크랙을 방지할 수 있다. 또한, 콘택트부의 금속 재료를 마이그레이션시킴으로써, 제 1 배선과 제 2 배선의 접속을 완전하게 분리할 수 있으므로, 퓨즈 절단 전후에 있어서 큰 저항 변화를 얻을 수 있다. According to the present invention, there is provided a fuse element comprising a wiring portion including a silicon layer, a first contact portion connected to one end side of the wiring portion, and a second contact portion connected to the other end side of the wiring portion and containing a metal material, Since current flows from the first contact portion side to the second contact portion side and the metal material of the second contact portion is migrated into the silicon layer to cut the fuse element, damage to the peripheral element at the time of fuse cutting can be greatly suppressed. have. Thereby, the crack of an interlayer insulation film can be prevented without making a fuse circuit large. In addition, by migrating the metal material of the contact portion, the connection between the first wiring and the second wiring can be completely separated, so that a large resistance change can be obtained before and after the fuse is cut.
Claims (18)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00255977 | 2005-09-05 | ||
JP2005255977A JP4480649B2 (en) | 2005-09-05 | 2005-09-05 | Fuse element and cutting method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070025917A KR20070025917A (en) | 2007-03-08 |
KR100808997B1 true KR100808997B1 (en) | 2008-03-05 |
Family
ID=37859009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060012908A KR100808997B1 (en) | 2005-09-05 | 2006-02-10 | Fuse and method disconnecting the fuse |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070090486A1 (en) |
JP (1) | JP4480649B2 (en) |
KR (1) | KR100808997B1 (en) |
CN (1) | CN100495697C (en) |
TW (1) | TWI311808B (en) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4861060B2 (en) * | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | Semiconductor device and electrical fuse cutting method |
JP5142565B2 (en) | 2007-03-20 | 2013-02-13 | 三洋電機株式会社 | Manufacturing method of solar cell |
US20080258255A1 (en) * | 2007-04-23 | 2008-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration Aggravated Electrical Fuse Structure |
KR101354585B1 (en) * | 2007-08-07 | 2014-01-22 | 삼성전자주식회사 | Semiconductor Device And Method Of Forming The Same |
JP4575407B2 (en) | 2007-08-08 | 2010-11-04 | 株式会社東芝 | Storage device |
KR101219437B1 (en) | 2007-09-03 | 2013-01-11 | 삼성전자주식회사 | electrical fuse device |
WO2009104343A1 (en) * | 2008-02-21 | 2009-08-27 | 株式会社ルネサステクノロジ | Semiconductor device and method for manufacturing semiconductor device |
US7642176B2 (en) * | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
US9263384B2 (en) * | 2008-05-13 | 2016-02-16 | Infineon Technologies Ag | Programmable devices and methods of manufacture thereof |
JP5430879B2 (en) | 2008-06-03 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | Electrical fuse, semiconductor device, and electrical fuse cutting method |
US8003474B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Electrically programmable fuse and fabrication method |
US8294239B2 (en) * | 2008-09-25 | 2012-10-23 | Freescale Semiconductor, Inc. | Effective eFuse structure |
JP5638188B2 (en) * | 2008-10-17 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
US20100117190A1 (en) * | 2008-11-13 | 2010-05-13 | Harry Chuang | Fuse structure for intergrated circuit devices |
JP5518322B2 (en) * | 2008-12-02 | 2014-06-11 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
CN101752344B (en) * | 2008-12-08 | 2012-11-21 | 联华电子股份有限公司 | Contact plug electric fuse structure and method for manufacturing contact plug electric fuse device |
US20110074538A1 (en) * | 2009-09-25 | 2011-03-31 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
US8344428B2 (en) | 2009-11-30 | 2013-01-01 | International Business Machines Corporation | Nanopillar E-fuse structure and process |
JP5581520B2 (en) | 2010-04-08 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
US8896088B2 (en) * | 2011-04-27 | 2014-11-25 | International Business Machines Corporation | Reliable electrical fuse with localized programming |
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
JP5853720B2 (en) | 2012-01-20 | 2016-02-09 | 株式会社ソシオネクスト | Electrical fuse |
US8847350B2 (en) * | 2012-08-30 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-via fuse |
KR20150032609A (en) | 2013-09-16 | 2015-03-27 | 삼성전자주식회사 | Fuse structure and method of blowing the same |
CN105097772A (en) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Electrical programmable fuse structure and electronic device |
WO2016010366A1 (en) * | 2014-07-15 | 2016-01-21 | 황보연 | Character identity trading intermediary apparatus and method therefor |
JP2017045839A (en) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP6780349B2 (en) * | 2016-07-29 | 2020-11-04 | セイコーエプソン株式会社 | Semiconductor devices and their manufacturing methods |
JP2018055742A (en) * | 2016-09-28 | 2018-04-05 | エイブリック株式会社 | Nonvolatile semiconductor storage device |
JP7266467B2 (en) * | 2019-06-14 | 2023-04-28 | ローム株式会社 | FUSE ELEMENT, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING FUSE ELEMENT |
CN113410209B (en) * | 2021-06-09 | 2023-07-18 | 合肥中感微电子有限公司 | Trimming circuit |
US20230138308A1 (en) * | 2021-10-29 | 2023-05-04 | Texas Instruments Incorporated | Efuse programming feedback circuits and methods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11512879A (en) * | 1995-09-29 | 1999-11-02 | インテル・コーポレーション | Silicide aggregation fuse device |
KR20050072167A (en) * | 2004-01-02 | 2005-07-11 | 삼성전자주식회사 | Apparatus for saving fuse and method for manufacturing fuse |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3474530A (en) * | 1967-02-03 | 1969-10-28 | Ibm | Mass production of electronic devices |
US3675090A (en) * | 1968-11-04 | 1972-07-04 | Energy Conversion Devices Inc | Film deposited semiconductor devices |
US3717852A (en) * | 1971-09-17 | 1973-02-20 | Ibm | Electronically rewritable read-only memory using via connections |
US4471376A (en) * | 1981-01-14 | 1984-09-11 | Harris Corporation | Amorphous devices and interconnect system and method of fabrication |
US4420766A (en) * | 1981-02-09 | 1983-12-13 | Harris Corporation | Reversibly programmable polycrystalline silicon memory element |
JPS58123759A (en) * | 1982-01-18 | 1983-07-23 | Fujitsu Ltd | Semiconductor memory storage |
JPS60201598A (en) * | 1984-03-23 | 1985-10-12 | Fujitsu Ltd | Semiconductor integrated circuit |
US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
JPS6477141A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Semiconductor device |
US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
US6828652B2 (en) * | 2002-05-07 | 2004-12-07 | Infineon Technologies Ag | Fuse structure for semiconductor device |
DE10260818B4 (en) * | 2002-12-23 | 2015-07-23 | Infineon Technologies Ag | Method of adjusting resistance in an integrated circuit and circuit design |
JP4127678B2 (en) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | Semiconductor device and programming method thereof |
JP4284242B2 (en) * | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
US7298639B2 (en) * | 2005-05-04 | 2007-11-20 | International Business Machines Corporation | Reprogrammable electrical fuse |
-
2005
- 2005-09-05 JP JP2005255977A patent/JP4480649B2/en active Active
-
2006
- 2006-01-23 US US11/336,829 patent/US20070090486A1/en not_active Abandoned
- 2006-01-25 TW TW095102824A patent/TWI311808B/en not_active IP Right Cessation
- 2006-02-10 KR KR1020060012908A patent/KR100808997B1/en active IP Right Grant
- 2006-02-16 CN CNB2006100085170A patent/CN100495697C/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11512879A (en) * | 1995-09-29 | 1999-11-02 | インテル・コーポレーション | Silicide aggregation fuse device |
KR20050072167A (en) * | 2004-01-02 | 2005-07-11 | 삼성전자주식회사 | Apparatus for saving fuse and method for manufacturing fuse |
Also Published As
Publication number | Publication date |
---|---|
CN100495697C (en) | 2009-06-03 |
CN1929125A (en) | 2007-03-14 |
KR20070025917A (en) | 2007-03-08 |
JP4480649B2 (en) | 2010-06-16 |
JP2007073576A (en) | 2007-03-22 |
TW200713558A (en) | 2007-04-01 |
TWI311808B (en) | 2009-07-01 |
US20070090486A1 (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100808997B1 (en) | Fuse and method disconnecting the fuse | |
JP3256603B2 (en) | Semiconductor device and manufacturing method thereof | |
KR0162073B1 (en) | Programmable low impedance interconnect circuit element | |
US8035191B2 (en) | Contact efuse structure | |
KR100461247B1 (en) | Structures and methods of anti-fuse formation in soi | |
JP3095811B2 (en) | Electrically programmable non-fusible element, semiconductor device including the element, and method of forming the element | |
US6534841B1 (en) | Continuous antifuse material in memory structure | |
CN101061584B (en) | An electrically programmable fuse and its manufacture method | |
US7651893B2 (en) | Metal electrical fuse structure | |
US20090243032A1 (en) | Electrical fuse structure | |
US8237457B2 (en) | Replacement-gate-compatible programmable electrical antifuse | |
JPH06302775A (en) | Semiconductor device and manufacture thereof | |
WO2006121828A2 (en) | One time programmable memory cell | |
KR100875165B1 (en) | Semi-conductor device, and method for fabricating thereof | |
CN101752344A (en) | Contact plug electric fuse structure and method for manufacturing contact plug electric fuse device | |
CN101785092B (en) | Contact fuse which does not touch a metal layer | |
TWI453898B (en) | Contact efuse structure, method of making a contact efuse device containing the same, and method of making a read only memory containing the same | |
JP5696620B2 (en) | FUSE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
JP2003115537A (en) | Antifuse element, semiconductor device and method of programming the same | |
US7759669B2 (en) | Phase change memory element with phase-change electrodes | |
CN112599495A (en) | Semiconductor fuse structure and method for manufacturing the same | |
US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
US20180090542A1 (en) | Phase-change memory cell | |
US8164156B2 (en) | Fuse structure for high integrated semiconductor device | |
CN110556380B (en) | Fuse unit, fuse bit cell structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 12 |