CN101785092B - 不触及金属层的接触熔断器 - Google Patents
不触及金属层的接触熔断器 Download PDFInfo
- Publication number
- CN101785092B CN101785092B CN2006800273017A CN200680027301A CN101785092B CN 101785092 B CN101785092 B CN 101785092B CN 2006800273017 A CN2006800273017 A CN 2006800273017A CN 200680027301 A CN200680027301 A CN 200680027301A CN 101785092 B CN101785092 B CN 101785092B
- Authority
- CN
- China
- Prior art keywords
- fuse
- layer
- semiconductor regions
- metal level
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 173
- 239000002184 metal Substances 0.000 title claims abstract description 173
- 239000004065 semiconductor Substances 0.000 claims abstract description 165
- 230000008878 coupling Effects 0.000 claims description 28
- 238000010168 coupling process Methods 0.000 claims description 28
- 238000005859 coupling reaction Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004377 microelectronic Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 3
- 239000010410 layer Substances 0.000 description 204
- 239000000463 material Substances 0.000 description 11
- 238000007664 blowing Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- VMJRMGHWUWFWOB-UHFFFAOYSA-N nickel tantalum Chemical compound [Ni].[Ta] VMJRMGHWUWFWOB-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XGZGDYQRJKMWNM-UHFFFAOYSA-N tantalum tungsten Chemical compound [Ta][W][Ta] XGZGDYQRJKMWNM-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
本发明提出了一种半导体器件熔断器(100)，其包括金属层(105)和将金属层和熔断器层(115)电耦合起来的第一半导体层(110)，其中所述熔断器层与所述金属层隔离开。半导体器件熔断器进一步包括与熔断器层形成烧断接合界面(125)的第二熔断器层(120)。烧断接合界面被配置成当预定义功率通过第二半导体层传输到熔断器层时形成断路。
Description
技术领域
本发明一般涉及用于集成电路的熔断器。
背景技术
熔断器与增加的频率相结合以提高制造生产量或设计专用集成电路。熔断器被选择性地烧断，或者进行编程，以允许多余部件替代电路中的损坏部件，或者改装集成电路以完成特殊操作。为了对用于特殊任务的集成电路进行编程，嵌入电路中的熔断器，根据预定义的设计，或者保持完好无缺以维持电路导通，或者熔断造成断路。
目前大量熔断器被用于实现日益增加的复杂集成电路编程。一种特殊设计的实现可能要求烧断集成电路管芯上成千的熔断器。为了获取大量的适合于编程的器件，熔断器必须以非常高的量被烧断(例如：99.99％)。在用以制造带有逐渐变小且更快的晶体管部件的集成电路的材料和工艺方面的日益细化对熔断器设计提出了不断的新挑战。
例如，熔断器典型地由用于制造晶体管或其它有源或无源器件元件的同一些材料构成。改变多晶硅或金属硅化物的类型或者其厚度、用于晶体管构造的其它参数的掺杂变化并因此改变熔断器器件的构造，可以显著地降低大量烧断熔断器的能力。在有些情况下，高烧断量(highblow yield)可以通过改变施加在熔断器上的功率数量或时间得到恢复。在其它情况下，必须设计不同熔断器的结构。这两种措施都增加制造成本并延误集成电路生产。
因此，本领域所需要的是半导体器件熔断器，其能够独立于晶体管制造材料和工艺所作的改变而可靠地编程。
发明内容
为了解决现有技术以上讨论的缺陷，本发明在一个实施例中提供了半导体熔断器器件。熔断器器件包括将金属层电耦合到熔断器层的第一半导体层。熔断器层与金属层间隔开。熔断器器件也包括与熔断器层形成烧断接合界面的第二半导体层。烧断接合界面被配置成当预定义功率通过第二半导体层传输到熔断器层时形成断路。
本发明的另一方面是一种制造半导体熔断器器件的方法。第一和第二半导体层形成在衬底上。熔断器层被沉积在该衬底上方，熔断器层的一部分在第一半导体层上。熔断器层与第二半导体层之间形成上述的烧断接合界面。金属层被沉积在第一熔断器层上方，其中所述金属层通过第一半导体层与熔断器层电耦合，且金属层与熔断器层间隔开。
本发明另一实施例是集成电路。该集成电路包括上述半导体器件熔断器和微电子器件。该半导体器件熔断器被配置成可编程来与微电子器件互连，并形成操作器件。
附图说明
图1介绍了根据本发明构造的示例性半导体器件熔断器的连通图；
图2介绍了根据本发明构造的另一个示例性半导体器件熔断器的平面图；
图3介绍了图2所示的示例性半导体器件熔断器的横截面视图；
图4介绍了图2所示的示例性半导体器件熔断器的另一横截面视图；
图5-10示出根据本发明的原则，制造一个示例性半导体器件的示例性方法中所选步骤的横截面视图和平面图；
图11介绍了根据本发明构造的又一示例性半导体器件熔断器的平面图；
图12介绍了图11所示的示例性半导体器件熔断器的横截面视图；以及
图13介绍了本发明的一个集成电路的横截面视图。
具体实施方式
作为本发明的部分，可以发现结合金属接触到熔断器器件会产生能够高度可靠地被烧断的熔断器。再则，假如金属接触的结构保持基本不变，这种熔断器对于晶体管制造工艺的变化具有鲁棒性(robust)。然而，存在一个顾虑是烧断直接连到金属层的金属接触会损害金属层，导致负面影响。
例如，烧断直接耦合到线性阻挡型(barrier-lined)金属层的金属接触可能毁坏金属层的钽阻挡层。被毁坏的阻挡层可以允许金属层中自由铜扩散到硅衬底或包含硅的金属内或层间电介质中，结果降低了集成电路有源器件的长期可靠性。本发明通过提供一种能调节金属接触的可靠烧断属性的半导体器件熔断器来消除这些问题或顾虑，同时减少烧断熔断器可能损害金属层的风险。
本发明的一个实施例是半导体器件熔断器。图1介绍了根据本发明构造的，示例性半导体器件熔断器100的连通图。半导体器件熔断器100包括金属层105和第一半导体层110。第一半导体层110电耦合金属层105到熔断器层115。熔断器层115与金属层105间隔开。一旦熔断器100烧断，分离开金属层105和熔断器层115从而降低了毁坏金属层115的风险
半导体器件熔断器100进一步包括第二半导体层120，其与熔断器层115形成烧断接合界面125。烧断接合界面125被配置成当预定义的功率通过第二半导体层120传输到熔断器层115时形成断路。本领域一个普通技术人员都将熟悉如何选择合适的功率加以传输，以便烧断接合界面125的能量密度超量，随之发生熔断或者蒸发。
在某些情况下，金属层105优选地包括被钽阻挡层包围的铜层。本领域一个普通技术人员会熟悉其它适合于金属层105的材料。例如，金属层105可替换地包括被钽-钨或钽-镍阻挡层包围的铝层。金属层105的其它实施例可以包含金或铂。
有利的是第一半导体层110位于金属层105和熔断器层115之间以便施加功率于熔断器层115不会导致金属层105过热。在本发明的上下文中，过热被定义为温度增加量足以改变金属层105的结构。熔断金属层105的阻挡层是一个过热怎样能够改变金属层105的结构的示例。第一和第二半导体层110和120可以由相同或不同半导体材料构成。适合于半导体层110和120的材料示例包含掺杂的硅或多晶硅；其它合适材料对本领域的那些普通技术人员会非常明显。优选地，第一和第二半导体层110和120彼此电绝缘，例如通过彼此隔离而实现电绝缘。
熔断层115的优选实施例包含钨。然而，熔断器115也能包含钨合金，或在集成电路中常规用于形成常规金属接触的其它金属。烧断接合界面125指的是熔断器层115接触第二半导体层120的位置。合适的功率通过第二半导体层120传输到熔断器层115，以熔断或蒸发在界面125处的部分第二半导体层120或熔断器层115，从而导致熔断器层115和第二半导体层120之间形成断路。
为了有助于确保断路形成在烧断接合界面125处，希望的是，将熔断器100不同部件的全部界面的电阻值配置成低于烧断接合界面125的电阻值。在一些优选的实施例中，通过使得这些界面面积比烧断接合界面125的面积更大从而获得较低电阻值。例如，优选的是烧断接合界面125的面积小于第一半导体层110和熔断器层115之间的界面130的面积。更优选地，烧断接合界面125的面积至少是界面130的面积的约1/5。优选地，第一半导体层110和金属层105之间以及第二半导体层120和附加金属层140之间有金属接触135。为了降低它们的电阻值，希望的是，第一和第二半导体层110和120与金属接触135之间的界面145的面积大于烧断接合界面125的面积，而且优选地至少大于约5倍。在金属接触135和金属层105及140之间的界面150上应用类似的相关面积的考虑。
本发明的半导体器件熔断器中一些优选实施例进一步包含多余特征，例如附加金属层，以及金属层和半导体层之间的金属接触等。这些和其它有利特征在图2-4中示出。图2示出另一个示例性半导体器件熔断器200的平面图，而图3和图4示出器件熔断器200沿图2中表述的线3-3和4-4的相应的横截面视图。与图1中所用相同的参照数字用于描述图2-4中示出的器件熔断器200的类似结构。
在如图2-4示出的一些案例中，至少一个金属接触135位于金属层105和第一半导体层110之间。在这些实施例中，金属层105与熔断器层115的电耦合是通过位于金属层105和第一半导体层110之间的一个或多个金属接触。通过将金属层105与第一半导体层110分开，金属接触135有益地减少金属层105的金属原子污染第一半导体层105的可能性。金属接触135也有益地进一步将熔断器层115与金属层105分离开。
如图3所示，为了有助于确保断路形成在烧断接合界面125处，希望的是，要减少与烧断接触界面125相比金属接触135和金属层105之间的界面210的电阻。类似的结构可以用于减少与烧断接合界面125相比金属接触135和第一半导体层110之间的界面212的电阻。在一些优选实施例中，例如，烧断接合界面125的面积小于或优选地是至少约5倍小的金属接触135和金属层105之间界面210的面积或者金属接触135和第一半导体层110之间的界面212的面积。在如图2-4示出的一些优选实施例中，多个金属接触135用于进一步增加与烧断接合界面125相比这些界面210和212的总面积。例如，在一些案例中，通过多个金属接触135形成的界面210和212的总面积比烧断接合界面125的面积大10到20倍。
正如图2和图3进一步示出的，半导体器件熔断器100可以包括电耦合第二金属层220和熔断器115的另一半导体层215。耦合如另一半导体层215和第二金属层220的多余特征到熔断器层115进一步有益地减少了与烧断接合界面125的电阻相比熔断器100的界面130、210和212的电阻值。鉴于上面讨论的原因，使用金属接触135促进半导体层215和第二金属层220之间的电耦合是有优势的。优选地另一半导体层215和第二金属层220由基本相同的金属构成，并且被配置成类似于金属层105和第一半导体层110。当然，若是需要的话，可以使用不同材料和结构。在图2-4所描述的实施例中，金属层105和第二金属层220接地。
如图2和4所示，第二半导体层120可以与附加金属层140相连。在一些案例下，金属层105和附加金属层140被配置成与集成电路上有源或无源器件元件互连。此外有利的是使用金属接触135可促进第二半导体层120和附加金属层140之间的电耦合。在一些优选实施例中，金属层140耦合到电源(图2)上，该电源被配置成通过第二半导体层120传送或不传送预定义功率给熔断器层115。
类似于以上讨论，为了确保断路形成在烧断接合界面125处，希望的是最小化金属层140和第二半导体层120之间以及位于其间的任何金属接触135的电阻值。例如，在熔断器器件100的一些优选实施例中，烧断接合界面125的面积小于金属接触135和附加金属层140以及第二半导体层120之间的界面230和232(或者当多个接触135被使用时，界面230和232的总面积)的面积。
为了增加这些界面230和232的面积，对熔断器器件100有利的是包含诸如附加金属层140和匹配的附加金属层235的多余特征，所述附加金属层140和匹配的附加金属层235各自耦合到第二半导体层120和匹配的半导体层240。在一些优选实施例中，附加金属层235耦合到电源245，该电源245被配置成通过匹配的半导体层240传输或不传输预定义的功率给熔断器层115(图2)。在另一些优选实施例中，电源245和耦合到第二半导体层120的电源227相同。在另一些优选实施例中，第二半导体层120和匹配的半导体层240直接彼此相连并因此形成一个相连半导体层250。
如图2-4进一步示出，金属层105和第一半导体层110对，以及另一半导体层215和第二金属层220对，以及它们相应的接触135，能够对称地配置成围绕熔断器层115。第二半导体层120和附加金属层140对，匹配的附加金属层235和半导体层240对，以及它们相应的接触135，也能够对称地配置成围绕熔断器115。
这些对称配置有益地减少了熔断器构造期间烧断接合界面的面积会由半导体层110、120、215、240和熔断器层115之间的微小未对准而改变的可能性。在烧断接合界面125的面积中的器件对器件(device-to-device)变化是不希望的，因为其可能改变所要求形成断路的功率量，并且因而减少当编程集成电路时烧断多个器件熔断器100的量。
在一些优选实施例中，例如图2所示，也可以希望相连半导体层250的中心部分255比外围部分260和262更窄。中心部分255相当于距离熔断器层115最近的相连半导体层250的区域。在一些案例中，中心部分255的长度265是约2倍长的烧断接合界面125长度270。这些配置容忍半导体层120和140或者相连半导体层250相对熔断器层115的位置变化。
例如，考虑一种方案，其中熔断器器件200以下述方式形成，熔断器层115并不准确地在相连半导体层250的中心。只要熔断器层115仍然与窄的部分250重叠，烧断接合界面125的面积将不受未对准的影响。
此外，如图3所示，希望的是，熔断器层115基本长于第一半导体层110和其它半导体层215之间的间隔275。在一些案例中，熔断器层的长度280比间隔275至少长大约50％，且更优选地长100％。这些配置可容忍半导体层110和215相对熔断器层115的位置变化。例如，会产生熔断器层115并不准确地在半导体层110和215上方的中心处的情况。假设熔断器层115仍然与半导体层110和215重叠，相对于烧断接合界面125面积，有熔断器层的界面130的全部面积将不受未对准的影响。
本发明的另一方面是制造半导体熔断器器件的方法。以上讨论的半导体熔断器器件中任何一个都能由该方法制造。图5-10示出根据本发明的原则，图2-4示出的制造半导体熔断器件200的示例性方法中，选择步骤的横截面图。图1-4所用的同样的参照数字也应用于描述图5-10所示器件熔断器200的类似结构。
首先转向图5，示出的是相应于图2中的视图线3-3的横截面视图，其中是衬底525上形成半导体层110、120和215之后部分构造的熔断器器件200。图6示出相应于图2的视图线4-4的类似横断面视图。
衬底525可以包括任何常规的用于半导体器件制造的半导体衬底材料。例如，在某些优选实施例中，衬底525是硅晶片，例如单晶硅。在其它示例中，衬底525可以包括不同层，例如电或热地使熔断器器件200绝缘于集成电路(未显示)的其它元件的绝缘层。
图5，在某些优选实施例中，半导体层110、120、215由在衬底525上面沉积着如多晶硅这样的半导体材料的覆盖物(blanket)形成，并图案化半导体材料以形成层110、120和215。优选地，半导体层110、120和215彼此分离。本领域一名普通技术人员会熟悉可能使用的常规沉积和图案化技术，诸如低压化学气相沉积(LPCVD)和光刻法。同样的工序能够用于形成第二半导体层120和匹配的半导体硅层240，或者相连层250，如图6所描述的。
如图5-6进一步所示，在一些优选实施例中，诸如氧化硅的绝缘层530，使用如原硅酸四乙酯(tetraethyl orthosilicate-TEOS)的CVD沉积物的常规工序，被沉积在半导体层110、120、215、240和250上。
继续参考图5-6，图7表示相应于图2中视图线3-3的横截面图，其中是沉积熔断器层115在衬底525上之后的半导体熔断器器件200。图8显示出相应于图2中视图线4-4的类似的横截面视图。
如图7示出的，熔断器层115的一部分705形成在第一半导体层110和另一半导体层215上，熔断器层115与第二半导体层120形成烧断接合界面125。本领域一个普通技术人员会熟悉形成熔断器层115的不同技术。例如在一些案例中，射频等离子体蚀刻用于形成绝缘层530中的孔720。孔720通过CVD或者物理气相沉积(PVD)使用钨或其它材料填充以形成熔断器层115。
正如上面讨论的，烧断接合界面125被配置成当预定义功率通过第二半导体层120被传输到熔断器层115时形成断路。也如以上讨论的，为了确保断路形成在烧断接合界面125处，优选的是使烧断接合界面125的面积小于在第一或其它半导体层110、215上熔断器层115的一部分705的面积。
如图7进一步示出，在一些优选实施例中，一个或多个金属接触1 35形成在半导体层110和215上。类似地，如图8所示，金属接触135形成在半导体层120和240上。有利的是，可使用与用于形成熔断器层115相似的工序和材料来形成金属接触135。甚至更优选地，金属接触135与熔断器层115同时形成。例如，用于形成孔720的相同等离子蚀刻步骤也可以形成金属接触135的孔740。同样地，使用诸如钨的金属填充孔720的CVD或PVD步骤，也可以填充孔740以形成金属接触135。在一些优选实施例中，熔断器层115和金属接触135的金属沉积之后，化学机械抛光(Chemical Mechanical Polishing，CMP)被执行来平面化绝缘层530并移除孔720和740外部的任何金属。熔断器层115和金属接触135因此电绝缘。如图7-8进一步示出，第二绝缘层750，例如氧化硅层，可以被沉积在熔断器层115和金属接触135上。
现在转向图9，同时参照图5-8，介绍的是沉积金属层105在半导体层110上后的示例性半导体熔断器器件200。任何常规工序都能用于沉积金属层105。在一些优选实施例中，通过干蚀刻形成金属层105来形成在第二绝缘层750内的孔910。然后，PVD或者其它常规工序可以被执行来相似地在孔910中沉积例如钽的阻挡层920，并在阻挡层920上沉积例如铜的金属种子层930。优选地，第二金属层940，例如铜，通过例如电化学沉积或无电化学沉积等湿法处理被沉积在金属种子层930上。图9也描述了熔断器200在平面化之后，使用诸如CMP的常规工序，移除阻挡层920、金属种子层930和额外金属层940位于孔910外部的部分。
金属层105通过第一半导体层110电耦合熔断器层115，金属层105与熔断器层115隔开。在图9所示的一些优选实施例中，金属层被沉积在金属接触135上。金属接触135利于金属层105和熔断器115之间的电耦合和断开。
如图9进一步示出，类似的程序可以被应用于沉积第二金属层220在第二半导体层120上，从而第二金属层120电耦合熔断器层115。优选地，第二金属层220被沉积在金属接触135上以利于第二金属层220和熔断器层115之间的电耦合和断开。类似的工序可随之发生来沉积金属层140和235在半导体层120和240上方，且优选地在接触135上，如图10所示。
现在转向图11，示出的是半导体熔断器器件1100可替换实施例的平面图。图12示出相应于图11中视图线3-3的横截面图。
转向图12，第一和第二半导体层1210和1220位于衬底1225上方，第一和第二半导体层1210和1220在绝缘层1230内。一个或多个金属接触1235形成在第一和第二半导体层1210和1220上。熔断器层1250的一部分1240在第一半导体层1210上，且熔断器层1250与第二半导体层1220形成烧断接合界面1255。烧断接合界面1255被配置成当预定义功率通过第二半导体层1220传输到熔断器层1250时形成断路。为了有助于确保断路形成在烧断接合界面1255处，优选地是使烧断接合界面1255的面积小于在第一半导体层1210上的熔断器层1250的一部分1240的面积。
如图12进一步描述，金属层1260在第一半导体层1210上方且在第二绝缘层1255内。金属层1260通过第一半导体层1210电耦合熔断器层1250，且金属层1260与熔断器层1250分离。金属层1260在一个或多个金属接触1235上。金属接触1235利于金属层1260和熔断器层1250之间的电耦合和断开。
如图12进一步示出，第二金属层1270在第二半导体层1220上方。第二金属层1250电耦合熔断器层1250。优选地第二金属层750在金属接触630上，以促进金属接触750和熔断器层600之间的电耦合和断开。
如图11示出的，多个金属接触1235可以用于耦合金属层1260和1270到它们各自底层半导体层1210和1220上。第二绝缘层1265在图11中未描述以便底层结构可以更清楚地得以显示。金属接触1235和熔断器1250的多个不同设计和外形会被本领域一名普通技术人员容易地理解。例如，如图11示出的，熔断器层1250可以是T型，而在其它实施例中，一些或所有金属接触1235可以具有四边形外形。
本发明的又一方面是集成电路。图13介绍了本发明示例性集成电路的横截面视图。
集成电路1300包括衬底1302，其上形成微电子器件1305和一个或多个半导体器件熔断器1310。如图13示出，微电子器件1305的一些实施例包括一个金属氧化半导体(MOS)晶体管。微电子器件1305的其它实施例包括nMOS或pMOS晶体管、CMOS、biCMOS器件、双极晶体管、结型场效应晶体管或者其它类型的有源或无源集成电路元件，以及它们的组合。
以上描述的半导体熔断器器件和其制造方法中任何一个都可以被并入集成电路1300中多个半导体器件熔断器1310的结构。每一个器件熔断器1310包括一个金属层1315以及电耦合金属层1315和熔断器层1325的第一半导体层1320，其中熔断器层1325与金属层1315分离。
器件熔断器1300进一步包括第二半导体层1330，其与熔断器层1325形成烧断接合界面1335。烧断接合界面1335被配置成当预定义功率通过第二半导体层1330传输到熔断器层1325时形成断路。为了利于在烧断接合界面1335形成断路，优选的是烧断接合界面1335的面积小于第一半导体层1320和熔断器层1325之间接合面1337的面积。
如图13进一步示出集成电路1300的优选实施例，其进一步包括多个绝缘层1340、1342和1344，这些绝缘层被配置成使半导体器件熔断器1300电或热地绝缘于集成电路1300的其它器件，例如微电子器件1305。绝缘层1340、1342和1344也可以被配置成与熔断器器件1310的不同元件电绝缘或隔开。例如，对于图13所示的实施例，绝缘层1340被配置成使第一和第二半导体层1320和1330彼此电绝缘。
如前面讨论的，半导体器件熔断器1300的一些优选实施例包括一个第二金属层1350，其通过第二半导体层1330电耦合熔断器层1325。在其它优选实施例中，为了利于电耦合，一个或多个金属接触1355位于第一半导体层1320和金属层1315之间或者第二半导体层1330和第二金属层1350之间。当然，继承电路1300可以进一步包括附加金属接触1360和金属层1365来与微电子器件1305互连并形成操作器件。
每一个半导体器件熔断器1310被配置成可编程，因此与微电子器件1305互连形成操作器件，例如可编程只读存储器(PROM)。例如，在一些实施例中，金属层1315和第二金属层1350包括集成电路1315中金属化的第一层的一部分。在这样的案例中，金属层1315和第二金属层1350被配置成与微电子器件1305互连。当然，如果需要，半导体器件熔断器1310也可以位于金属化的更高层并且和集成电路绝缘。
在一些示例中，半导体器件熔断器1300通过使烧断接合界面1335完好无缺并因而保持微电子器件1305之间的互连而被编程。在其它示例中，半导体器件熔断器1300通过发送功率脉冲到烧断接合界面1335来形成断路并因而中断微电子器件1305之间的互连而被编程。
尽管本发明被详细描述，本领域那些普通技术人员应该理解，在不违背最广泛形式上本发明的范围的情况下，他们可以在本发明中做不同的改变、替代和变更。
Claims (10)
1.一种包括半导体器件熔断器的集成电路的制造方法，包括：
在衬底上方形成在同一层中间隔开的第一和第二半导体区域；
在所述衬底上方沉积熔断器层，其中所述熔断器层的一部分在所述第一和第二半导体区域上并且在二者之间延伸，且所述熔断器层在所述第二半导体区域上的所述部分与所述第二半导体区域形成烧断接合界面；以及
在所述第一半导体区域上方沉积金属层，其中所述金属层通过所述第一半导体区域电耦合所述熔断器层，且所述金属层与所述熔断器层分离；
其中所述烧断接合界面被配置成当预定义功率从所述第二半导体区域传输到所述熔断器层时形成断路。
2.根据权利要求1所述的方法，其中沉积所述熔断器层包括在所述第一和第二半导体区域上方沉积绝缘层，在所述绝缘层内形成孔，并且用金属填充该孔。
3.根据权利要求1所述的方法，进一步包括，在沉积所述金属层之前，形成到所述第一半导体区域的金属接触，且其中沉积所述金属层进一步包括在所述金属接触上沉积所述金属层。
4.根据权利要求3所述的方法，其中形成所述金属接触包括在所述第一半导体区域上方沉积绝缘层，在所述绝缘层内形成孔，并且用金属填充该孔。
5.根据权利要求1所述的方法，其中沉积所述金属层包括在所述第一半导体区域上方沉积绝缘层，在所述绝缘层内形成孔，在所述孔内沉积阻挡层，以及在所述阻挡层上沉积金属。
6.一种包括半导体器件熔断器的集成电路，所述半导体器件熔断器包括：
第一半导体区域；
第二半导体区域，所述第二半导体区域被形成为与所述第一半导体区域在同一层中间隔开；
熔断器层，所述熔断器层被形成为部分在所述第一和第二半导体区域上并且在二者之间延伸；以及
金属层，其与所述熔断器层间隔开；
其中所述第一半导体区域电耦合所述金属层到所述熔断器层，并且所述第二半导体区域与所述熔断器层形成烧断接合界面，
其中所述熔断器层在所述第二半导体区域上的所述部分形成烧断接合界面，所述烧断接合界面被配置成当预定义功率通过所述第二半导体区域传输到所述熔断器层时形成断路。
7.根据权利要求6所述的集成电路，其中所述烧断接合界面的面积小于所述第一半导体区域和所述熔断器层之间界面的面积。
8.根据权利要求6所述的集成电路，进一步包括第二金属层，该第二金属层通过所述第二半导体区域电耦合所述熔断器层。
9.根据权利要求8所述的集成电路，其中所述金属层和所述第二金属层被配置成与两个微电子器件互连。
10.根据权利要求6所述的集成电路，其中所述半导体器件熔断器被配置成被编程以由此与微电子器件互连并形成操作器件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/192,825 US8093716B2 (en) | 2005-07-29 | 2005-07-29 | Contact fuse which does not touch a metal layer |
| US11/192,825 | 2005-07-29 | ||
| PCT/US2006/030300 WO2007016685A2 (en) | 2005-07-29 | 2006-07-31 | Contact fuse which does not touch a metal layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101785092A CN101785092A (zh) | 2010-07-21 |
| CN101785092B true CN101785092B (zh) | 2012-06-27 |
Family
ID=37693397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800273017A Active CN101785092B (zh) | 2005-07-29 | 2006-07-31 | 不触及金属层的接触熔断器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8093716B2 (zh) |
| JP (1) | JP4456651B2 (zh) |
| KR (1) | KR100945961B1 (zh) |
| CN (1) | CN101785092B (zh) |
| WO (1) | WO2007016685A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9892221B2 (en) | 2009-02-20 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system of generating a layout including a fuse layout pattern |
| US9646929B2 (en) | 2013-06-13 | 2017-05-09 | GlobalFoundries, Inc. | Making an efuse |
| DE102015104686B4 (de) | 2014-09-10 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und system zum erzeugen eines layouts |
| JP2018207110A (ja) * | 2017-06-06 | 2018-12-27 | 東京エレクトロン株式会社 | 二重金属電力レールを有する集積回路の製造方法 |
| CN111785703B (zh) * | 2020-06-30 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 包含熔断器的器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714949A (en) * | 1984-09-28 | 1987-12-22 | Texas Instruments Incorporated | Electrostatic discharge protection using thin nickel fuse |
| US5903041A (en) * | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
| CN1054944C (zh) * | 1994-08-10 | 2000-07-26 | 国际商业机器公司 | 可编程熔丝结构和编程熔丝结构的方法 |
| US6867441B1 (en) * | 2003-10-08 | 2005-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal fuse structure for saving layout area |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| US5760674A (en) * | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
| US6222244B1 (en) * | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| KR100334865B1 (ko) * | 1998-12-30 | 2002-09-25 | 주식회사 하이닉스반도체 | 반도체소자의퓨즈형성방법 |
| US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| JP3762732B2 (ja) * | 2002-09-27 | 2006-04-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6933591B1 (en) * | 2003-10-16 | 2005-08-23 | Altera Corporation | Electrically-programmable integrated circuit fuses and sensing circuits |
| JP4127678B2 (ja) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
| US7193292B2 (en) * | 2004-12-02 | 2007-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Fuse structure with charge protection circuit |
-
2005
- 2005-07-29 US US11/192,825 patent/US8093716B2/en active Active
-
2006
- 2006-07-31 CN CN2006800273017A patent/CN101785092B/zh active Active
- 2006-07-31 KR KR1020087004921A patent/KR100945961B1/ko active IP Right Grant
- 2006-07-31 WO PCT/US2006/030300 patent/WO2007016685A2/en active Application Filing
- 2006-07-31 JP JP2008524285A patent/JP4456651B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714949A (en) * | 1984-09-28 | 1987-12-22 | Texas Instruments Incorporated | Electrostatic discharge protection using thin nickel fuse |
| US5903041A (en) * | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
| CN1054944C (zh) * | 1994-08-10 | 2000-07-26 | 国际商业机器公司 | 可编程熔丝结构和编程熔丝结构的方法 |
| US6867441B1 (en) * | 2003-10-08 | 2005-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal fuse structure for saving layout area |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4456651B2 (ja) | 2010-04-28 |
| KR100945961B1 (ko) | 2010-03-09 |
| KR20080037691A (ko) | 2008-04-30 |
| WO2007016685A2 (en) | 2007-02-08 |
| CN101785092A (zh) | 2010-07-21 |
| JP2009506521A (ja) | 2009-02-12 |
| WO2007016685A3 (en) | 2010-03-11 |
| US8093716B2 (en) | 2012-01-10 |
| US20070023859A1 (en) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100808997B1 (ko) | 퓨즈 소자 및 그 절단 방법 | |
| US8089105B2 (en) | Fuse link structures using film stress for programming and methods of manufacture | |
| KR101379115B1 (ko) | 퓨즈-타입 쓰루 실리콘 비아를 갖는 3ｄ 칩-스택 | |
| US6661330B1 (en) | Electrical fuse for semiconductor integrated circuits | |
| US7397106B2 (en) | Laser fuse with efficient heat dissipation | |
| US7651893B2 (en) | Metal electrical fuse structure | |
| JP5442580B2 (ja) | 電気ヒューズ構造とその形成方法 | |
| EP1146558B1 (en) | Semiconductor device with damascene wiring structure and method of its fabrication | |
| JPS62281365A (ja) | プログラマブル低インピーダンス・アンチ・ヒューズ素子 | |
| CN102315183A (zh) | 具有应力松弛机制的包括通孔的半导体器件 | |
| CN101785092B (zh) | 不触及金属层的接触熔断器 | |
| CN102157491A (zh) | 半导体结构及其制备方法 | |
| TWI708356B (zh) | 在多重圖案化製程期間之電熔絲形成 | |
| US20160155699A1 (en) | Mimcap structure in a semiconductor device package | |
| CN104347589B (zh) | 一种反熔丝结构 | |
| CN102903701A (zh) | 半导体器件和用于制造半导体的方法 | |
| CN102347309B (zh) | 电熔丝结构及其形成方法 | |
| US11101213B2 (en) | EFuse structure with multiple links | |
| JP2003115537A (ja) | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 | |
| US11309244B2 (en) | Electrical fuse structure and method of formation | |
| CN110556380B (zh) | 熔丝单元、熔丝位单元结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |