JP5442580B2 - 電気ヒューズ構造とその形成方法 - Google Patents
電気ヒューズ構造とその形成方法 Download PDFInfo
- Publication number
- JP5442580B2 JP5442580B2 JP2010243373A JP2010243373A JP5442580B2 JP 5442580 B2 JP5442580 B2 JP 5442580B2 JP 2010243373 A JP2010243373 A JP 2010243373A JP 2010243373 A JP2010243373 A JP 2010243373A JP 5442580 B2 JP5442580 B2 JP 5442580B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- fuse
- connector
- contact
- fuse link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 49
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- -1 etc. Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、ヒューズ構造とその形成方法に関するものであって、特に、半導体装置中の電気ヒューズ（electrical fuse）とその形成方法に関するものである。
半導体工業において、ヒューズ素子は、様々な目的のために、幅広く集積回路に用いられ、例えば、メモリ修復、アナログレジスタトリミング、及び、チップ識別等に使用されている。例えば、同じチップ上で、余分なセルにより、欠陥のあるメモリセルを代替し、メモリの製造歩留まりを大幅に増加させることができる。レーザー光線で切断されるヒューズは、レーザーヒューズと称され、電流を流すことによって切断されるか、或いは、飛ばされるヒューズは、電気ヒューズ、或いは、e-ヒューズと称される。多重の潜在的用途を有する集積回路内で、選択的に、ヒューズを切断することにより、一般の集積回路設計が更に経済的に製造でき、且つ、各種カスタム使用に適合する。
e-ヒューズは、集積回路の設計の際に組み込まれ、ヒューズは選択的に切断され、例えば、十分な量の電流を流すことにより、ヒューズリンクに電子的な移動、又は、溶解を生じさせ、これにより、より多くの抵抗経路、或いは、開回路を生成する。しかし、大電流がヒューズを流れると、従来のヒューズでは、陰極におけるコンタクトに問題が生じる。このコンタクトは、一般的に、ヒューズリンクの軸と一直線上に配置されていると共に、ヒューズリンクに最も近い位置に置かれ、非常に小さいコンタクト面積を有している。コンタクトは、ヒューズリンクに最も接近した位置に設けられ、且つ、ヒューズリンクの軸上に設けられているので、ヒューズリンクとコンタクト間の抵抗は、ヒューズリンクと陰極中の別のコンタクト間のどの抵抗よりも非常に低い。よって、この低抵抗のために、大部分の電流はこのコンタクトを通して流れることになる。
大きい電流がコンタクトに流れると、コンタクト内の金属の電子がヒューズリンクに移動(migration)する。その後、大きい電流が、より大きな抵抗経路や開回路を生成しようとするとき、金属の電子移動によって、ヒューズリンクが再度、短絡回路を形成する。この問題は、チップの高温ストレージ (HTS)、或いは、焼成プロセスの後、増加する。従って、更に堅固なヒューズ構造で、従来技術の欠点を解決することが必要である。
本発明は、電気ヒューズ構造とその形成方法を提供し、上述の問題を解決することを目的とする。
具体例によると、ヒューズ構造は、陽極、陰極、陽極と陰極間に挿入されるヒューズリンク、及び、陰極に結合される陰極コネクタを含んでいる。陰極コネクタは、それぞれ、アクティブ装置に結合されるコンタクトの最小フィーチャーサイズ（minimum feature size）の約二倍以上である。
別の具体例によると、ヒューズ構造は、陽極、結合されるコネクタを有する陰極、及び、陰極と陽極間のヒューズリンクを含んでいる。各コネクタの断面積は、アクティブ装置を結合するコネクタの断面積以上である。
更に別の具体例によると、ヒューズ構造は、陰極、ヒューズリンク、陽極、陰極上の誘電体、陰極上の誘電体中の開口、及び、開口中に設置される金属コネクタを含んでいる。ヒューズリンクは、陰極と陽極間に設置される。開口は陰極の一部を露出し、各開口の陰極の上表面に平行な断面積は、最小フィーチャーサイズより大きい。
本発明によれば、堅固なヒューズが提供される。
図１は、陰極 12、ヒューズリンク 14、及び、陽極 16からなる本発明の実施形態に係るヒューズ構造 10 を示す。ヒューズ構造10は、金属、例えば、銅 、或いは、類似物の金属材料、或いは、シリサイドポリシリコン、例えば、ニッケルモノシリサイド(NiSi)、ケイ化チタン (TiSi2)、コバルトシリサイド(CoSix)、プラチナシリサイド (PtSi2)等からなる。陰極 12 は、長方形の上表面を有し、且つ、上表面に結合された２つのコンタクト 18 を有する。陽極 16 は、漏斗形状の上表面を有し、且つ、上表面に結合されるコンタクト 20 を有する。コンタクト 18及び 20 は、銅、タングステン、或いは、類似の金属によって構成されてもよく、また、例えば、 TiN、 TaN等によって構成され、コンタクト18及び20をライニング（裏打ち）する拡散バリア層を含んでいてもよい。ヒューズリンク14 の幅(矢印 22に対して垂直な方向の幅)は、陰極 12 と陽極 16の幅よりかなり小さい。ここでは、コンタクト18及び20と呼ぶが、これらのコンタクトは、ビア、及び/又は、コンタクトでもよい。
チップのその他の部分中のアクティブ装置、例えば、トランジスタゲートに結合されるコンタクトと比較して、陰極12内で、陰極12の上表面に結合されたコンタクト18の表面面積は大きく、コンタクト 18は、矢印22で示されるヒューズリンク14を通過する縦軸上には無く（即ち、縦軸上に並んでおらず）、或いは、交叉していない。例えば、点線26 は、ヒューズリンク 14 の辺縁に沿った縦軸を示し、陰極 12内の一領域を定義し、この領域には、結合されるコンタクトがない。
図1の具体例を更に具体的に説明するために、32 nm世代のテクノロジノードについて寸法の例を説明するが、本発明は、ここで説明される具体例の寸法に限定されない。本技術領域を熟知する当業者なら、寸法は、異なるテクノロジノードに基づいて変化することが理解できる。32 nm世代のテクノロジノード装置の具体例において、陽極 16中のコンタクト 20は、コンタクトかビアで、約 40 nmの表面領域幅、約 40 nmの長さを有する。よって、コンタクト 20 の領域は正方形形状である。コンタクト 20 は最小フィーチャーサイズ(minimum feature size)にすることができ、最小フィーチャーサイズは、具体例のテクノロジノードに対応し、例えば、ゲート電極、コンタクト、或いは、金属線である。例えば、32nmのテクノロジノードでは、コンタクトサイズの限界寸法は、約 15 nm 〜 約 40 nmであり、ビアサイズの限界寸法は、約 20 nm 〜 約 50 nmである。よって、コンタクト 20 は、コンタクトの最小フィーチャーサイズ以上で、コンタクトはチップの別の部分のアクティブ素子、例えば、トランジスタゲートを結合し、或いは、 更に、コンタクトの最小フィーチャーサイズの約1倍〜約2倍で、コンタクトは、チップの別の部分のアクティブ装置を結合する。異なるテクノロジノードの最小フィーチャーサイズは、異なる限界サイズを有する。
ヒューズリンク 14 は、長さが約240 nm で、幅が約 40 nm 〜 約 60 nmである。よって、ヒューズリンク 14 幅は、ゲート電極の最小フィーチャーサイズ以上であるか、或いは、更に、ゲート電極の最小フィーチャーサイズの約1倍〜約2倍である。また、ヒューズリンク 14 の幅は、金属線の幅の最小フィーチャーサイズ以上であるか、或いは、 更に、金属線の幅の最小フィーチャーサイズの約1倍〜約2倍である。陰極 12中のコンタクト18は、約 120 nm表面積幅と、約 120 nmの長さを有する。よって、コンタクト 18 の面積は正方形形状で、コンタクトの最小フィーチャーサイズの約2倍以上で、コンタクトは、チップの別の部分のアクティブ装置を結合するか、或いは、更に、アクティブ装置を結合するコンタクトの最小フィーチャーサイズの約2倍〜約4倍である。これらのサイズは、例えば、異なるテクノロジノード、或いは、異なる要望、及び、設計要求に基づいて変化する。
矢印 22 は、電流がヒューズ構造10に供給される時の電子の流動方向も示す。よって、本技術領域を熟知する当業者なら、両コンタクト18 はヒューズリンク14 と等距離にあり、ヒューズリンク14と各コンタクト18 間の抵抗も等しくなることが理解できる。等しい抵抗によって、ヒューズリンク14 を流れる電流は、ほぼ均等に、各コンタクト18に分配される。これによって、従来技術の単一コンタクトを分離状態にするかも知れない大電流を減少させることができる。更に、コンタクト 18のコンタクト面積は大きく、電流がヒューズ構造に供給される時、単一コンタクト 18中の電流密度を減少させる。単一コンタクト 18を流れる電流と電流密度を減少させることによって、ヒューズ構造は、より強固な電子移動に対する容量を持つことになり、コンタクト 18中、或いは、上の金属は、あまりヒューズリンク 14 に移動せず、ヒューズ構造 10をショートさせない。
図２〜図４は、別の具体例を説明する。更に多くのコンタクトを冗長的に設ける必要がある時、図２〜図４の具体例が必要である。図２は、陰極32からなるヒューズ構造 30 を示す。陰極32は、１×４アレイの内側コンタクト３４ａと外側コンタクト34bからなり、内側コンタクト34ａと外側コンタクト34ｂは、コンタクト 34と称され、ビアでもよい。コンタクト 34 は、ヒューズリンク14の線上になく、ヒューズリンクの縦軸からオフセットした状態にある。内側コンタクト 34aは、ヒューズリンク 14の縦軸から等距離で設置されるか、或いは、点線26により定義される領域から等間隔で設置され、外側コンタクト 34b も、縦軸から等間隔で設置される。コンタクト 34 は大きいコンタクト表面積を有する。コンタクト 34 の長さは約120 nm、幅は 約 60 nm であるが、その他のサイズも使用できる。
図３は、陰極42を含むヒューズ構造 40 を示す。陰極 42 は、２×２アレイのコンタクト 44からなり、ビアでもよい。コンタクト44 は、ヒューズリンク 14の線上には無く、大きいコンタクト表面積を有する。ヒューズリンク 14 に近接する２つのコンタクト44は、ヒューズリンク 14の縦軸から等間隔に設置され、ヒューズリンク14から遠い2つのコンタクト44も、縦軸から等間隔で設置される。コンタクトは、それぞれ、長さが約60 nm 、幅が約 120 nm であるが、その他のサイズも、この実施例の範囲内で使用を考慮してもよい。
図４は、陰極52を含むヒューズ構造 50を示す。陰極 52 は、２×４アレイのコンタクト54からなるが、ビアでもよい。コンタクト 54 はヒューズリンク14の線上にはなく、大きいコンタクト表面積を有する。複数対の対応するコンタクト54 は、ヒューズリンク14の縦軸から等間隔で設置される。コンタクト54 は、ヒューズリンク 14の縦軸の反対側に対称に設置される。コンタクト 54 は長さが約60 nm で、幅が 約 60 nm であるが、サイズは変化してもよい。
図５Ａ〜図５Ｆは、具体例によるヒューズ構造の形成方法を例を示す図である。これらの図は、ヒューズ構造の陰極、例えば、図１の陰極 12の線A-Aに沿った断面を示す。図５Ａ中、例えば、シリコン、シリコンゲルマニウム等の半導体基板102が提供される。半導体基板102内に凹部がエッチングによって形成され、誘電体が凹部中に形成され、シャロートレンチアイソレーション(STI) 104が形成される。誘電体は、半導体基板102を酸化したり、半導体基板102上に誘電体を蒸着したり、或いは、その他の同類の技術により形成される。
図５Ｂにおいて、金属、或いは、ポリシリコン層106 が、例えば、ブランケット蒸着等を用いて、半導体基板 102上に蒸着される。金属が用いられる場合、金属層 106 は銅や類似の材料からなる。その後、フォトレジスト108 が、金属、或いは、ポリシリコン層106 上に形成され、フォトレジスト108はSTI 104上に位置付けられる。フォトレジスト108の上表面は、図１〜図４で示される上表面と同じようにパターン化される。フォトレジスト108 中の点線は、後続のヒューズ構造中のヒューズリンクの幅を示す。
図５Ｃにおいて、エッチプロセスが実行され、フォトレジスト108 のパターンが、金属層、或いは、ポリシリコン 層 106上に転写、設置される。金属、或いは、ポリシリコン 層 106 中の点線は、陰極に結合されるヒューズリンクの幅を示す。金属か、或いは、ポリシリコン層106にポリシリコンが用いられる場合、その後、ポリシリコンは、金属、例えば、チタン、コバルト、ニッケル、プラチナ等を蒸着し、アニールすることによりシリサイド化され、ケイ化チタン、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、或いは、その他の類似のシリサイドを生成しても良い。その後、層間絶縁膜 (ILD)等の誘電体層 110が半導体基板102上に蒸着される。フォトレジスト 112が誘電体層 110 上に蒸着され、パターン化され、残り金属、或いは、ポリシリコン層106上の誘電体層110の一部を、開口114を介して露出させる。
図５Ｄにおいて、エッチプロセスが実行されて、開口 114のパターンを誘電体層 110に転写して、開口 116を形成する。その後、別のフォトレジスト118 が、誘電体層 110 上に形成され、パターン化された開口120を形成する。その後、等方性エッチが実行されて、誘電体層110中に開口を形成し、開口 116中に形成されるコンタクトが互いに結合される。このプロセスは、デュアルダマシンプロセス（dual damascene process）を使用することを記載している。しかし、具体例は、 このプロセスに限定されず、本技術領域を理解する者なら、単一ダマシンプロセス、或いは、他の同様のプロセスの効果が理解できる。
図５Ｅにおいて、共形の拡散バリア層 122 が構造上に蒸着され、金属124が拡散バリア 層 122上に蒸着される。拡散バリア層122は既知のバリア層、例えば、窒化チタン、窒化タンタル、或いは、類似の材料である。金属124 は、銅、タングステン等である。
図５Ｆにおいて、余分な金属124 が除去され、誘電体110上で、且つ、開口内にはない拡散バリア層122も、例えば、化学機械研磨(CMP) により除去される。これにより、コンタクト 126 が陰極となる金属或いはポリシリコン 層 106を結合するように、形成され、線 128がコンタクト 126 を結合するように形成されると共に、後続の金属層間絶縁膜（IMD）層中のビアに結合される一領域を形成する。よって、形成されたコンタクト 126 は大きいコンタクト面積を有し、点線で示されるヒューズリンクの線上にはない。このプロセスは、図１で示されるヒューズ構造 10 のレイアウトを生成するが、本技術領域を熟知する者なら、プロセスに対しあらゆる必要な修正を行って、別の具体例、例えば、図２〜図４を形成することができることが理解できる。
図６Ａ〜図６Ｆは、本発明の具体例によるヒューズ構造の形成方法の別の例を示す図である。これらの図は、ヒューズ構造の陰極、例えば、図１中の陰極 12 の線A-Aに沿った断面を示す。図６Ａにおいて、例えば、二酸化ケイ素、窒化ケイ素、或いは、類似物からなる第一誘電体層202 が設けられている。第一誘電体層202 は半導体基板、例えば、半導体チップ中の層間絶縁層（ILD）、或いは、金属層間絶縁層、即ち、intermetal dielectric（IMD)層上に形成される。フォトレジスト204は、開口206により、第一誘電体層202上にパターン化される。開口206 は、図１〜図４で示される上表面と同じようにパターン化される。フォトレジスト204 中の垂直点線は、後続のヒューズ構造中のヒューズリンクの幅を示し、水平の点線は、開口206の他の領域周辺のフォトレジスト204の上表面を示す。
図６Ｂにおいて、第一誘電体層202がエッチされ、開口206が誘電体層202に設けられる。金属、或いは、ポリシリコン層208 が、例えば、ブランケット蒸着（blanket deposition）を用いて、第一誘電体層202上に形成される。金属が用いられる場合、層208 は、銅、或いは、類似物からなる。その後、余分な金属、或いは、ポリシリコンが、例えば、化学機械研磨 (CMP)により除去される。ポリシリコンが層208として用いられる場合、金属、例えば、チタン、コバルト、ニッケル、プラチナ等がポリシリコン上で蒸着され、アニールされて、シリサイド、例えば、ケイ化チタン、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、或いは、その他の類似のシリサイドを形成する。
図６Ｃにおいて、第二誘電体層210が、第一誘電体層 202 と金属、或いは、ポリシリコン層208上に蒸着される。第二誘電体層 210 は、後に、 ILD 、或いは、 IMD 層になる。フォトレジスト 212 が第二誘電体層 210 上に蒸着されて、パターン化され、開口214により、残りの金属、或いは、ポリシリコン層208上の誘電体層210の一部を露出する。
図６Ｄにおいて、エッチプロセスが実行されて、開口 214のパターンを第二誘電体層 210に転写して、開口 218を形成する。その後、開口220を備えた別のフォトレジスト216 が、第二誘電体層210 上に形成される。その後、等方性エッチ（isotropic etch）が実行され、第二誘電体層 210中に開口を形成し、開口 218中に形成されるコンタクトが互いに結合する。よって、このプロセスは、デュアルダマシンプロセス（dual damascene process）の使用を示唆している。しかし、具体例はこのプロセスに限定されず、本技術領域を熟知する当業者なら、単一ダマシンプロセス、或いは、その他の同類のプロセスの効果が理解できる。
図６Ｅにおいて、共形の拡散バリア層 222が構造上に蒸着され、金属224が拡散バリア層 222上に蒸着される。拡散バリア層222は、既知のバリア層、例えば、窒化チタン、窒化タンタル等である。金属224 は、銅、タングステン等である。
図６Ｆにおいて、余分な金属224 が除去され、形成された開口内に位置しない第二誘電体層 210上の拡散バリア層 222が、例えば、化学機械研磨(CMP)により除去される。これにより、ビア226 が、陰極になる金属或いはポリシリコン 層 208に結合され、線 228を形成して、ビア226を共に結合して、後続のIMD 層中のビアを結合する一領域を形成する。よって、形成されるビア226は大きいコンタクト面積を有し、点線で示されたヒューズリンクの線上にはない。このプロセスは、図1で示されるヒューズ構造10のレイアウトを形成するが、本技術領域を熟知する当業者なら、このプロセスに必要な修正を実行して、図２〜図４で示される別の具体例を形成することができることが理解できる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当業者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
10、30、40、50…ヒューズ構造
12、32、42、52…陰極
14…ヒューズリンク
16…陽極
18、20、34、44、54、126、22…コンタクト
22、26…縦軸
102…半導体基板
104…シャロートレンチアイソレーション
106、208…金属、或いは、ポリシリコン層
110…誘電体層
114、116、120、206、214、218、220…開口
122、222…拡散バリア層
124、224…金属
128、228…線
202…第一誘電層
210…第二誘電層
12、32、42、52…陰極
14…ヒューズリンク
16…陽極
18、20、34、44、54、126、22…コンタクト
22、26…縦軸
102…半導体基板
104…シャロートレンチアイソレーション
106、208…金属、或いは、ポリシリコン層
110…誘電体層
114、116、120、206、214、218、220…開口
122、222…拡散バリア層
124、224…金属
128、228…線
202…第一誘電層
210…第二誘電層
Claims (10)
- 陽極と、
陰極と、
前記陽極と前記陰極間に挿入されるヒューズリンク、及び、
前記陰極に結合される陰極コネクタと、
を含み、
前記陰極コネクタは、それぞれ、アクティブ装置に結合されるコンタクトの最小フィーチャーサイズの２倍以上であり、且つ、
前記陰極コネクタは、前記ヒューズリンクを挟んで対向する側に設けられ、前記陰極の領域における前記ヒューズリンクの延長線上には配置しないことを特徴とするヒューズ構造。 - 前記陰極コネクタは、前記アクティブ装置を結合する前記コンタクトの前記最小フィーチャーサイズの２倍〜４倍であることを特徴とする請求項１に記載のヒューズ構造。
- 更に、前記陽極に結合される陽極コネクタを含み、前記陽極コネクタは、前記アクティブ装置に結合される前記コンタクトの前記最小フィーチャーサイズの１倍以上であることを特徴とする請求項１に記載のヒューズ構造。
- 前記陽極コネクタは、前記アクティブ装置に結合される前記コンタクトの前記最小フィーチャーサイズの１倍〜２倍であることを特徴とする請求項３に記載のヒューズ構造。
- 前記ヒューズリンクの幅は、ゲート電極、或いは、金属線の幅の最小フィーチャーサイズの１倍以上であることを特徴とする請求項１に記載のヒューズ構造。
- 前記ヒューズリンクの前記幅は、前記ゲート電極、或いは、前記金属線の前記幅の前記最小フィーチャーサイズの１倍〜２倍であることを特徴とする請求項５に記載のヒューズ構造。
- 前記ヒューズリンクの線上に設けられた前記陰極の領域内に、前記陰極に結合されるコネクタはなく、前記ヒューズリンクは、前記ヒューズリンクの上表面の第一辺縁に沿った第一縦軸と、前記ヒューズリンクの前記上表面の第二辺縁に沿った第二縦軸と、を有し、前記第一縦軸と前記第二縦軸は、前記ヒューズリンクの線上にある前記陰極の領域を規定していることを特徴とする請求項１に記載のヒューズ構造。
- 前記コネクタは、複数対の対応するコネクタからなり、前記複数対のコネクタは前記第一縦軸及び前記第二縦軸と交叉する交叉領域により等分され、前記複数対のコネクタと前記交叉領域間の距離は等しいことを特徴とする請求項７に記載のヒューズ構造。
- 前記陰極に結合される前記陰極コネクタは、前記陰極に結合されるコネクタのアレイからなることを特徴とする請求項１に記載のヒューズ構造。
- 陰極と、
陽極と、
前記陰極と前記陽極との間に結合されたヒューズリンクと、
前記陰極上の誘電体と、
前記陰極上の前記誘電体中に設置された開口を備え、
前記開口は、前記陰極の一部を露出させると共に、前記陰極上の表面に平行な面で断面した場合、最小フィーチャーサイズより２倍大きい面積を有し、
更に、前記開口中に設置される金属コネクタと、
前記開口中で、前記誘電体と前記金属コネクタ間に設置される拡散バリア層を備え、
前記金属コネクタは、前記ヒューズリンクを挟んで対向する側に設けられ、前記陰極の領域における前記ヒューズリンクの延長線上には配置しないことを特徴とする構造。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25679209P | 2009-10-30 | 2009-10-30 | |
| US61/256,792 | 2009-10-30 | ||
| US30858810P | 2010-02-26 | 2010-02-26 | |
| US61/308,588 | 2010-02-26 | ||
| US12/771,768 US8686536B2 (en) | 2009-10-30 | 2010-04-30 | Electrical fuse structure and method of formation |
| US12/771,768 | 2010-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011097061A JP2011097061A (ja) | 2011-05-12 |
| JP5442580B2 true JP5442580B2 (ja) | 2014-03-12 |
Family
ID=43924484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010243373A Active JP5442580B2 (ja) | 2009-10-30 | 2010-10-29 | 電気ヒューズ構造とその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8686536B2 (ja) |
| JP (1) | JP5442580B2 (ja) |
| CN (2) | CN102074547A (ja) |
| TW (1) | TWI449146B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
| US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| US10249379B2 (en) * | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
| US8896088B2 (en) * | 2011-04-27 | 2014-11-25 | International Business Machines Corporation | Reliable electrical fuse with localized programming |
| US10134631B2 (en) | 2011-08-17 | 2018-11-20 | International Business Machines Corporation | Size-filtered multimetal structures |
| US20130043556A1 (en) | 2011-08-17 | 2013-02-21 | International Business Machines Corporation | Size-filtered multimetal structures |
| US8716831B2 (en) * | 2011-09-29 | 2014-05-06 | Broadcom Corporation | One time programmable structure using a gate last high-K metal gate process |
| KR101386703B1 (ko) * | 2012-09-28 | 2014-05-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 전기 퓨즈 및 그 제조방법 |
| CN103794549B (zh) * | 2012-10-31 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9773632B2 (en) * | 2015-09-08 | 2017-09-26 | Micron Technology, Inc. | Fuse element assemblies |
| US10935590B2 (en) | 2017-10-17 | 2021-03-02 | Infineon Technologies Ag | Electrically-verifiable fuses and method of fuse verification |
| CN108493182B (zh) * | 2018-03-08 | 2019-05-07 | 长鑫存储技术有限公司 | 电可编程熔丝结构以及半导体器件 |
| US11996837B2 (en) | 2021-08-20 | 2024-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse structure |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212102A (en) | 1990-08-22 | 1993-05-18 | National Semiconductor Corporation | Method of making polysilicon Schottky clamped transistor and vertical fuse devices |
| US5244836A (en) | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
| US5427979A (en) | 1993-10-18 | 1995-06-27 | Vlsi Technology, Inc. | Method for making multi-level antifuse structure |
| US5493146A (en) | 1994-07-14 | 1996-02-20 | Vlsi Technology, Inc. | Anti-fuse structure for reducing contamination of the anti-fuse material |
| KR960006068A (ko) | 1994-07-29 | 1996-02-23 | 가네꼬 히사시 | 반도체 장치 및 이의 제조 방법 |
| US5472901A (en) | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| US5618750A (en) | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
| US5538924A (en) | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| US5702982A (en) | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| KR100219507B1 (ko) | 1996-12-17 | 1999-09-01 | 윤종용 | 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 |
| US5953635A (en) | 1996-12-19 | 1999-09-14 | Intel Corporation | Interlayer dielectric with a composite dielectric stack |
| US5976943A (en) | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| US5970346A (en) | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US5989784A (en) | 1998-04-06 | 1999-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch recipe for embedded DRAM passivation with etch stopping layer scheme |
| US6027999A (en) | 1998-09-10 | 2000-02-22 | Chartered Semiconductor Manufacturing, Ltd. | Pad definition to achieve highly reflective plate without affecting bondability |
| US6162686A (en) | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| US6277674B1 (en) | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
| US6078088A (en) | 1999-01-05 | 2000-06-20 | Advanced Micro Devices, Inc. | Low dielectric semiconductor device with rigid lined interconnection system |
| CN1167128C (zh) * | 1999-04-14 | 2004-09-15 | 国际商业机器公司 | 电熔化熔断器及其阵列和排列 |
| US6242790B1 (en) | 1999-08-30 | 2001-06-05 | Advanced Micro Devices, Inc. | Using polysilicon fuse for IC programming |
| US6497631B1 (en) * | 1999-09-15 | 2002-12-24 | Wilson Sporting Goods Co. | Ball bat |
| US6433404B1 (en) | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
| US6642601B2 (en) | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
| US6436738B1 (en) | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
| US6670824B2 (en) | 2002-03-20 | 2003-12-30 | Agilent Technologies, Inc. | Integrated polysilicon fuse and diode |
| US6661330B1 (en) | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
| JP4594740B2 (ja) | 2003-04-11 | 2010-12-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラマブル半導体デバイス |
| JP4127678B2 (ja) | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
| US7109564B2 (en) | 2004-03-22 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low power fuse structure and method of making the same |
| JP4284242B2 (ja) * | 2004-06-29 | 2009-06-24 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US20050285222A1 (en) | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
| US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US20070262413A1 (en) | 2006-05-11 | 2007-11-15 | Booth Roger A Jr | E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks |
| KR100871697B1 (ko) * | 2007-01-17 | 2008-12-08 | 삼성전자주식회사 | 열발산 구조를 포함하는 전기 퓨즈 |
| US7732898B2 (en) | 2007-02-02 | 2010-06-08 | Infineon Technologies Ag | Electrical fuse and associated methods |
| US7825490B2 (en) | 2007-07-18 | 2010-11-02 | International Business Machines Corporation | Electrical fuse having a cavity thereupon |
| US20090243032A1 (en) * | 2008-03-27 | 2009-10-01 | Shi-Bai Chen | Electrical fuse structure |
| US7642176B2 (en) | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
| US9263384B2 (en) * | 2008-05-13 | 2016-02-16 | Infineon Technologies Ag | Programmable devices and methods of manufacture thereof |
| JP5430879B2 (ja) | 2008-06-03 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
| US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
-
2010
- 2010-04-30 US US12/771,768 patent/US8686536B2/en active Active
- 2010-09-13 TW TW099130824A patent/TWI449146B/zh active
- 2010-10-18 CN CN2010105147536A patent/CN102074547A/zh active Pending
- 2010-10-18 CN CN201610395613.9A patent/CN105957857A/zh active Pending
- 2010-10-29 JP JP2010243373A patent/JP5442580B2/ja active Active
-
2014
- 2014-03-31 US US14/231,231 patent/US9865536B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011097061A (ja) | 2011-05-12 |
| CN102074547A (zh) | 2011-05-25 |
| CN105957857A (zh) | 2016-09-21 |
| US9865536B2 (en) | 2018-01-09 |
| US20110101493A1 (en) | 2011-05-05 |
| TWI449146B (zh) | 2014-08-11 |
| US8686536B2 (en) | 2014-04-01 |
| US20140203396A1 (en) | 2014-07-24 |
| TW201115709A (en) | 2011-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442580B2 (ja) | 電気ヒューズ構造とその形成方法 | |
| US12033939B2 (en) | Electrical fuse structure and method of formation | |
| US7288804B2 (en) | Electrically programmable π-shaped fuse structures and methods of fabrication thereof | |
| US7786520B2 (en) | Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same | |
| KR100918161B1 (ko) | 수직 방향 나노-회로 및 수직 방향 나노-회로 형성 방법 | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| US7413980B2 (en) | Semiconductor device with improved contact fuse | |
| US7651893B2 (en) | Metal electrical fuse structure | |
| CN101034696B (zh) | 端部处于不同高度的电编程熔丝结构及其制造方法 | |
| US20090243032A1 (en) | Electrical fuse structure | |
| US8941110B2 (en) | E-fuses containing at least one underlying tungsten contact for programming | |
| US10811353B2 (en) | Sub-ground rule e-Fuse structure | |
| JP5963384B2 (ja) | 半導体装置 | |
| CN103688349A (zh) | 电熔丝及其制造方法 | |
| US11309244B2 (en) | Electrical fuse structure and method of formation | |
| JP2008078358A (ja) | 半導体装置及びその製造方法 | |
| KR101159996B1 (ko) | 전기적 퓨즈 구조 및 그의 형성 방법 | |
| TWI767850B (zh) | 反熔絲元件及其製造方法 | |
| JP2010245102A (ja) | 半導体装置及びその製造方法 | |
| KR20110079074A (ko) | 반도체 소자용 퓨즈 및 그 제조 방법 | |
| TW201112382A (en) | Electrical fuse structure and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5442580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |