JP4825559B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4825559B2 JP4825559B2 JP2006085469A JP2006085469A JP4825559B2 JP 4825559 B2 JP4825559 B2 JP 4825559B2 JP 2006085469 A JP2006085469 A JP 2006085469A JP 2006085469 A JP2006085469 A JP 2006085469A JP 4825559 B2 JP4825559 B2 JP 4825559B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fuse
- silicide
- contact
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
まず、この発明の実施の形態にかかるeヒューズの構成について説明する。図1は、この発明の実施の形態にかかるeヒューズを示す概略断面図である。図1において、ポリシリコン(Poly Si)層3内の上層側に形成されたシリサイド1に隣接する周辺に非シリサイド領域2を設ける。
つぎに、この発明の実施の形態にかかるeヒューズの製造方法について説明する。図5−1〜図5−6は、この発明の実施の形態にかかるeヒューズの製造工程を示す説明図である。
図6〜図10は、この発明の実施の形態にかかるeヒューズの平面図の別の一例を示す平面図である。図6は、第2コンタクト領域9の周辺を囲む領域、特に非ヒューズ領域側に対する両サイドの領域(以後「サイド領域」という)を非シリサイド領域2としている。これによって、サイド領域へ金属原子が移動した場合にも対応することができる。図6では、非ヒューズ領域とサイド領域の両方を非シリサイド領域2としているが、サイド領域のみであってもよい。図6において、非シリサイド領域2の幅をどのくらいにするかについては、設計時においてeヒューズの性能などを考慮して決定すればよい。
第2のコンタクト領域と、
前記第1のコンタクト領域と前記第2のコンタクト領域の間に設けられ、前記第1コンタクト領域と前記第2のコンタクト領域とを接続するヒューズ領域と、
を備えたeヒューズであって、
前記第2のコンタクト領域に隣接する周辺の少なくとも一部の領域を非シリサイド領域としたことを特徴とするeヒューズ。
第2のコンタクト領域と、
前記第1のコンタクト領域と前記第2のコンタクト領域の間に設けられ、前記第1コンタクト領域と前記第2のコンタクト領域とを接続するヒューズ領域と、
を備えたeヒューズであって、
前記ヒューズ領域に隣接する周辺の少なくとも一部の領域を非シリサイド領域としたことを特徴とするeヒューズ。
前記第1の工程において形成されたポリシリコン層の上の所定の位置に酸化シリコン層を形成する第2の工程と、
前記第2の工程に続いて、前記ポリシリコン層および前記酸化シリコン層の上に金属膜を形成する第3の工程と、
前記第3の工程において形成した金属膜に対してアニール処理を施し、前記ポリシリコン層の上層にシリサイドを形成する工程と、
を含んだことを特徴とするeヒューズの製造方法。
2 非シリサイド領域
3 ポリシリコン層
4−1,4−2 コンタクト(群)
5−1,5−2 配線部
6 ゲート酸化膜
7 第1コンタクト領域
8 ヒューズ領域
9 第2コンタクト領域
10 酸化シリコン(SiO2)
11 フォトレジスト
12 コバルト(Co)
Claims (4)
- 第1端と第2端とを有し、第1ポリシリコン層と前記第1ポリシリコン層上に設けられた第1シリサイド層とを有するヒューズ領域と、
前記第1端に接続され、第2ポリシリコン層と前記第2ポリシリコン層上に設けられた第2シリサイド層とを有し、前記ヒューズ領域を切断する際に前記ヒューズ領域に流れる電子流の上流側となる第1のコンタクト領域と、
前記第2端に接続され、第3ポリシリコン層と前記第3ポリシリコン層上に設けられた第3シリサイド層とを有し、前記ヒューズ領域を切断する際に前記ヒューズ領域に流れる電子流の下流側となる第2のコンタクト領域と、
前記第2のコンタクト領域に接続され、前記ヒューズ領域とは前記第2のコンタクト領域を挟んで対向する位置に設けられ、第4ポリシリコン層を有する非シリサイド領域とを有し、
前記非シリサイド領域は、前記第4ポリシリコン層上にシリサイドを有しないことを特徴とする半導体装置。 - 前記非シリサイド領域は、前記ヒューズ領域の長手方向に対する幅と略同一の幅の領域であることを特徴とする請求項1に記載の半導体装置。
- 前記非シリサイド領域は、前記ヒューズ領域の長手方向に対する幅と略同一の幅の領域で、かつ前記ヒューズ領域の延長上の領域であることを特徴とする請求項1に記載の半導体装置。
- 前記第1コンタクト領域および前記第2コンタクト領域の少なくともいずれかは多角形の形状であり、その一辺がヒューズ領域と接続されていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085469A JP4825559B2 (ja) | 2006-03-27 | 2006-03-27 | 半導体装置 |
US11/498,748 US20070222028A1 (en) | 2006-03-27 | 2006-08-04 | eFuse and method of manufacturing eFuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085469A JP4825559B2 (ja) | 2006-03-27 | 2006-03-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266061A JP2007266061A (ja) | 2007-10-11 |
JP4825559B2 true JP4825559B2 (ja) | 2011-11-30 |
Family
ID=38532471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085469A Expired - Fee Related JP4825559B2 (ja) | 2006-03-27 | 2006-03-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070222028A1 (ja) |
JP (1) | JP4825559B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8399959B2 (en) * | 2007-05-30 | 2013-03-19 | Broadcom Corporation | Programmable poly fuse |
JP5430879B2 (ja) | 2008-06-03 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
US8003474B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Electrically programmable fuse and fabrication method |
US20100117190A1 (en) * | 2008-11-13 | 2010-05-13 | Harry Chuang | Fuse structure for intergrated circuit devices |
US8865592B2 (en) * | 2009-02-03 | 2014-10-21 | Infineon Technologies Ag | Silicided semiconductor structure and method of forming the same |
US8178942B2 (en) * | 2009-04-03 | 2012-05-15 | Freescale Semiconductor, Inc. | Electrically alterable circuit for use in an integrated circuit device |
JP2010267803A (ja) | 2009-05-14 | 2010-11-25 | Toshiba Corp | 半導体装置 |
US8519507B2 (en) | 2009-06-29 | 2013-08-27 | International Business Machines Corporation | Electrically programmable fuse using anisometric contacts and fabrication method |
US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US8896088B2 (en) | 2011-04-27 | 2014-11-25 | International Business Machines Corporation | Reliable electrical fuse with localized programming |
CN103117269B (zh) * | 2011-11-16 | 2015-07-15 | 北大方正集团有限公司 | 一种熔丝组件、熔丝组件制造方法及设备 |
US8610243B2 (en) | 2011-12-09 | 2013-12-17 | Globalfoundries Inc. | Metal e-fuse with intermetallic compound programming mechanism and methods of making same |
US9293414B2 (en) | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
US9159667B2 (en) | 2013-07-26 | 2015-10-13 | Globalfoundries Inc. | Methods of forming an e-fuse for an integrated circuit product and the resulting e-fuse structure |
DE102013223648B3 (de) * | 2013-11-20 | 2015-01-08 | Phoenix Contact Gmbh & Co. Kg | Multikontaktelement für einen Varistor |
US10224278B2 (en) | 2016-09-01 | 2019-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device with anti-fuse component including electrode over corner of insulating member |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
US6337507B1 (en) * | 1995-09-29 | 2002-01-08 | Intel Corporation | Silicide agglomeration fuse device with notches to enhance programmability |
US6562724B1 (en) * | 1997-06-09 | 2003-05-13 | Texas Instruments Incorporated | Self-aligned stack formation |
US6433404B1 (en) * | 2000-02-07 | 2002-08-13 | Infineon Technologies Ag | Electrical fuses for semiconductor devices |
US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
US6323535B1 (en) * | 2000-06-16 | 2001-11-27 | Infineon Technologies North America Corp. | Electrical fuses employing reverse biasing to enhance programming |
US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
US6624499B2 (en) * | 2002-02-28 | 2003-09-23 | Infineon Technologies Ag | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient |
WO2004055893A1 (en) * | 2002-12-16 | 2004-07-01 | Koninklijke Philips Electronics N.V. | Poly-silicon stringer fuse |
US7106164B2 (en) * | 2003-12-03 | 2006-09-12 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved ESD tolerance |
JP2005167116A (ja) * | 2003-12-05 | 2005-06-23 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005183827A (ja) * | 2003-12-22 | 2005-07-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7067359B2 (en) * | 2004-03-26 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an electrical fuse for silicon-on-insulator devices |
US7239006B2 (en) * | 2004-04-14 | 2007-07-03 | International Business Machines Corporation | Resistor tuning |
JP2006108413A (ja) * | 2004-10-06 | 2006-04-20 | Matsushita Electric Ind Co Ltd | ヒューズ及びヒューズの書き込み方法 |
US7227207B2 (en) * | 2005-03-03 | 2007-06-05 | International Business Machines Corporation | Dense semiconductor fuse array |
US7382036B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Doped single crystal silicon silicided eFuse |
US7417300B2 (en) * | 2006-03-09 | 2008-08-26 | International Business Machines Corporation | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabrication thereof |
-
2006
- 2006-03-27 JP JP2006085469A patent/JP4825559B2/ja not_active Expired - Fee Related
- 2006-08-04 US US11/498,748 patent/US20070222028A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2007266061A (ja) | 2007-10-11 |
US20070222028A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825559B2 (ja) | 半導体装置 | |
CN101261979B (zh) | 集成电路结构 | |
US7491585B2 (en) | Electrical fuse and method of making | |
US9685404B2 (en) | Back-end electrically programmable fuse | |
US7651893B2 (en) | Metal electrical fuse structure | |
US12033939B2 (en) | Electrical fuse structure and method of formation | |
TWI453888B (zh) | 熔絲結構及其製造方法 | |
US20080029843A1 (en) | E-Fuse and Method for Fabricating E-Fuses Integrating Polysilicon Resistor Masks | |
US8686536B2 (en) | Electrical fuse structure and method of formation | |
US20090267723A1 (en) | Electrical fuse devices | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
US7205631B2 (en) | Poly-silicon stringer fuse | |
JP5270836B2 (ja) | 能動領域ボンディングの両立性のある高電流構造体 | |
US20070045772A1 (en) | Fuse structure for a semiconductor device | |
US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
US11309244B2 (en) | Electrical fuse structure and method of formation | |
JP2001044199A (ja) | 半導体装置のための配線構造および配線形成方法 | |
KR100652418B1 (ko) | 개선된 퓨즈라인 구조를 갖는 반도체 장치 | |
JP5041724B2 (ja) | 半導体装置 | |
CN100437938C (zh) | 导线的制造方法 | |
JP2001298093A (ja) | 半導体装置及びその製造方法 | |
JPH09266205A (ja) | 配線構造およびそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |