JP2005183827A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005183827A JP2005183827A JP2003425379A JP2003425379A JP2005183827A JP 2005183827 A JP2005183827 A JP 2005183827A JP 2003425379 A JP2003425379 A JP 2003425379A JP 2003425379 A JP2003425379 A JP 2003425379A JP 2005183827 A JP2005183827 A JP 2005183827A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- concentration diffusion
- conductivity type
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 93
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010936 titanium Substances 0.000 abstract description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052719 titanium Inorganic materials 0.000 abstract description 18
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 13
- 229910021341 titanium silicide Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Abstract
【課題】シリサイド構造を有する拡散層抵抗素子のジャンクションリークを防止する。
【解決手段】図２（ａ）に示すように、全面にチタン（Ｔｉ）をスパッタすることによりチタン層６を形成する。これにより、Ｐ＋型拡散層４はシリサイドブロック層５の開口部５ａ，５ｂを介してチタン層６と接触する。その後、図２（ｂ）に示すように熱処理を行うことにより、Ｐ＋型拡散層４と接触したチタン層６が部分的にシリサイド化され、Ｐ＋型拡散層４の表面にそれぞれチタンシリサイド層７ａ，７ｂが形成される。そして、図２（ｃ）に示すように、シリサイド化されていないチタン層６をウエットエッチングして除去する。
【選択図】 図２
【解決手段】図２（ａ）に示すように、全面にチタン（Ｔｉ）をスパッタすることによりチタン層６を形成する。これにより、Ｐ＋型拡散層４はシリサイドブロック層５の開口部５ａ，５ｂを介してチタン層６と接触する。その後、図２（ｂ）に示すように熱処理を行うことにより、Ｐ＋型拡散層４と接触したチタン層６が部分的にシリサイド化され、Ｐ＋型拡散層４の表面にそれぞれチタンシリサイド層７ａ，７ｂが形成される。そして、図２（ｃ）に示すように、シリサイド化されていないチタン層６をウエットエッチングして除去する。
【選択図】 図２
Description
本発明は、半導体装置及びその製造方法に関し、特に、シリサイド構造を含む拡散層抵抗素子の構造及びその製造方法に関する。
従来、半導体装置の微細化、高速化を目的として金属配線層と拡散層とのコンタクト抵抗の低減を図るため、シリサイド構造が用いられている。
図７はそのような拡散層抵抗素子の断面構造を示す図である。Ｎ型シリコン基板２１上に、活性領域を取り囲むようにＬＯＣＯＳ法やＳＴＩ法により素子分離領域２２ａ，２２ｂを形成する。活性領域にはＰ＋型拡散層２４を形成し、シリサイドブロック層２５の開口部にのみ、チタンシリサイド層（ＴｉＳｉｘ層）２７ａ，２７ｂを形成する。そして、チタンシリサイド層２７ａ，２７ｂに開口部を設けて金属配線層２９ａ，２９ｂを形成する。これにより、金属配線層２９ａと金属配線層２９ｂとの間にＰ＋型拡散層２４による拡散層抵抗素子が接続される。
図７はそのような拡散層抵抗素子の断面構造を示す図である。Ｎ型シリコン基板２１上に、活性領域を取り囲むようにＬＯＣＯＳ法やＳＴＩ法により素子分離領域２２ａ，２２ｂを形成する。活性領域にはＰ＋型拡散層２４を形成し、シリサイドブロック層２５の開口部にのみ、チタンシリサイド層（ＴｉＳｉｘ層）２７ａ，２７ｂを形成する。そして、チタンシリサイド層２７ａ，２７ｂに開口部を設けて金属配線層２９ａ，２９ｂを形成する。これにより、金属配線層２９ａと金属配線層２９ｂとの間にＰ＋型拡散層２４による拡散層抵抗素子が接続される。
図８は、シリサイド構造を有する他の拡散層抵抗素子の断面構造を示す図である。この拡散層抵抗素子は、中耐圧拡散層抵抗素子と呼ばれる、１０Ｖ程度の高い耐圧を有する拡散層抵抗素子である。Ｎ型シリコン基板３１上に、活性領域を取り囲むようにＬＯＣＯＳ法やＳＴＩ法により素子分離領域３２ａ，３２ｂを形成する。活性領域にはＰ−型拡散層３３を形成し、素子分離領域３２ａ，３２ｂから所定距離だけ離れてＰ−型拡散層３３の内側にそれよりも浅くＰ＋型拡散層３４を形成する。そして、図７に示すのと同様にシリサイドブロック層３５の開口部にのみ、チタンシリサイド層（ＴｉＳｉｘ層）３７ａ，３７ｂを形成する。そして、チタンシリサイド層３７ａ，３７ｂに開口部を設けて金属配線層３９ａ，３９ｂを形成する。これにより、金属配線層３９ａと金属配線層３９ｂとの間にＰ＋型拡散層３４による拡散層抵抗素子が接続される。中耐圧拡散層抵抗素子では、Ｐ＋型拡散層３４とＮ型シリコン基板３１との間にはＰ−型拡散層３３が形成されているため、Ｐ＋型拡散層に印加される１０Ｖ程度の電圧がＰ−型拡散層３３によって電界集中が緩和されることで、図７の拡散層抵抗素子の構造に比して高い耐圧を実現することができる。
なお、Ｐ＋型拡散層３４を素子分離領域３２ａ，３２ｂから所定距離だけ離れてＰ−型拡散層３３の内側に形成するのは、素子分離領域３２ａ、３２ｂとＰ−型拡散層３３の境界面の形状により、境界面付近のＰ−型拡散層３３にはＰ型不純物が適切に注入されない。したがって、この素子分離領域３２ａ、３２ｂとＰ−型拡散層３３との境界面付近の耐圧不足のために高い耐圧を得ることができないからである。
図８の拡散層抵抗素子の構造では、Ｐ＋型拡散層３４を素子分離領域３２ａ，３２ｂからオフセットさせているために、Ｐ−型拡散層３３がＮ型シリコン基板３１の表面に露出される。この状態で活性領域の表面のうちＰ＋型拡散層３４の抵抗素子として利用する部分のみシリサイドブロック層３５によりチタンシリサイド化を阻止して、チタンシリサイド形成を行うと、Ｐ−型拡散層３３上にもそれぞれチタンシリサイド層３７ａ，３７ｂが形成されることになる。すると、シリサイド反応時にチタンがＰ−型拡散層３３のＰ型不純物（例えば、ボロン）を吸収してしまうため、拡散層のジャンクションが浅くなり、ジャンクションリークが発生するという問題があった。
そこで、本発明は、シリサイド構造を有した中耐圧拡散層抵抗素子のジャンクションリークを防止することを目的とする。
本発明は、高濃度拡散層上にのみ、金属シリサイド層を形成し、低濃度拡散層上に金属シリサイド層を形成しないようにしたものである。
本発明によれば、シリサイド構造を有する拡散層抵抗素子のジャンクションリークを防止することができる。これにより、中耐圧拡散層抵抗素子と、シリサイド構造を有する微細ＭＯＳトランジスタとを同一のチップ上に集積化することが可能になる。
次に、本発明の実施例に係る半導体装置及びその製造方法ついて図面を参照しながら説明する。
（実施例１）
第１の実施例について図１乃至図４を参照しながら説明する。図１乃至図３はこの半導体装置の製造方法を示す断面図、図４はこの半導体装置の平面図である。図１（ａ）に示すように、Ｎ型シリコン基板１上に活性領域を取り囲むようにＬＯＣＯＳ法やＳＴＩ法により素子分離領域２ａ，２ｂを形成する。活性領域にはＰ−型拡散層３を形成し、Ｐ−型拡散層３の内側にそれよりも浅くＰ＋型拡散層４を形成する。具体的には、ボロンのようなＰ型不純物をＮ型シリコン基板１の活性領域の表面に低濃度にイオン注入し、その後熱拡散を行う。Ｐ−型拡散層３の不純物濃度は例えば１×１０１７／ｃｍ３程度であるが、これには限定されない。そして、素子分離領域２ａ，２ｂから所定距離だけ離れた領域に、選択的にボロンのようなＰ型不純物をＮ型シリコン基板１の表面に高濃度にイオン注入し、Ｐ＋型拡散層４を形成する。これにより、Ｐ＋型拡散層４と素子分離領域２ａ，２ｂの間には、Ｐ−型拡散層３がＮ型シリコン基板１の表面に露出する。
（実施例１）
第１の実施例について図１乃至図４を参照しながら説明する。図１乃至図３はこの半導体装置の製造方法を示す断面図、図４はこの半導体装置の平面図である。図１（ａ）に示すように、Ｎ型シリコン基板１上に活性領域を取り囲むようにＬＯＣＯＳ法やＳＴＩ法により素子分離領域２ａ，２ｂを形成する。活性領域にはＰ−型拡散層３を形成し、Ｐ−型拡散層３の内側にそれよりも浅くＰ＋型拡散層４を形成する。具体的には、ボロンのようなＰ型不純物をＮ型シリコン基板１の活性領域の表面に低濃度にイオン注入し、その後熱拡散を行う。Ｐ−型拡散層３の不純物濃度は例えば１×１０１７／ｃｍ３程度であるが、これには限定されない。そして、素子分離領域２ａ，２ｂから所定距離だけ離れた領域に、選択的にボロンのようなＰ型不純物をＮ型シリコン基板１の表面に高濃度にイオン注入し、Ｐ＋型拡散層４を形成する。これにより、Ｐ＋型拡散層４と素子分離領域２ａ，２ｂの間には、Ｐ−型拡散層３がＮ型シリコン基板１の表面に露出する。
次に、図１（ｂ）に示すように、例えばシリコン酸化膜から成るシリサイドブロック層５を全面に堆積し、図１（ｃ）に示すように、シリサイドブロック層５を選択的にエッチングすることにより、Ｐ＋型拡散層４上のシリサイドブロック層５に開口部５ａ，５ｂを設ける。このとき、Ｐ−型拡散層３上はシリサイドブロック層５を堆積させておく。
次に、図２（ａ）に示すように、全面にチタン（Ｔｉ）をスパッタすることによりチタン層６を形成する。これにより、Ｐ＋型拡散層４は開口部５ａ，５ｂを介してチタン層６と接触する。その後、図２（ｂ）に示すように熱処理を行うことにより、Ｐ＋型拡散層４と接触したチタン層６が部分的にシリサイド化され、Ｐ＋型拡散層４の表面にそれぞれチタンシリサイド層７ａ，７ｂが形成される。そして、図２（ｃ）に示すように、シリサイド化されていないチタン層６をウエットエッチングして除去する。なお、図２（ｃ）は、図４の平面図のＸ−Ｘ線に沿った断面に対応している。
次に、図３に示すように、全面に絶縁膜８を積層してからチタンシリサイド層７ａ，７ｂ上にコンタクトホールを開口し、金属配線層９ａ，９ｂを形成する。
これにより、金属配線層９ａと金属配線層９ｂとの間にＰ＋型拡散層４による中耐圧拡散層抵抗素子が接続される。
次に、本発明の第２の実施例について図５を参照しながら説明する。
（実施例２）
図１乃至図４と同一の構成部分については同一符号を付し、説明を省略する。図５（ａ）に示すように、図１（ａ）の工程を経た後に、Ｐ＋型拡散層４が形成されたＮ型シリコン基板１の全面にチタンをスパッタすることによりチタン層１０を形成する。
（実施例２）
図１乃至図４と同一の構成部分については同一符号を付し、説明を省略する。図５（ａ）に示すように、図１（ａ）の工程を経た後に、Ｐ＋型拡散層４が形成されたＮ型シリコン基板１の全面にチタンをスパッタすることによりチタン層１０を形成する。
次に、図５（ｂ）に示すように、チタン層１０を選択的にエッチングすることにより、Ｐ＋型拡散層４の表面にそれぞれチタン層１０ａ，１０ｂを残し、それ以外の領域上のチタン層１０を除去する。その後、図５（ｃ）に示すように、熱処理を行うことにより、チタン層１０ａ，１０ｂをシリサイド化し、チタンシリサイド層１１ａ，１１ｂを形成する。
次に、図５（ｄ）に示すように、全面に絶縁膜８を積層してからチタンシリサイド層１１ａ，１１ｂ上にコンタクトホールを開口し、金属配線層９ａ，９ｂを形成する。
これにより、金属配線層９ａと金属配線層９ｂとの間にＰ＋型拡散層４による中耐圧拡散層抵抗素子が接続される。
なお、第１の実施例において、シリサイドブロック層５としては、シリコン酸化膜以外の材料、例えばシリコン窒化膜を用いてもよい。また、第１及び第２の実施例において、チタンの代わりに他の高融点金属を用いてもよい。また、第１及び第２の実施例において、Ｐ−型拡散層３は必ずしも素子分離領域２ａ，２ｂに隣接している必要は無く、図６のようにＰ−型拡散層４と素子分離領域２ａ，２ｂとの間にＮ型シリコン基板１が存在していても良い。さらに、第１及び第２の実施例では、Ｐ＋型拡散層による拡散層抵抗素子を例として説明したが、本発明はＮ＋型拡散層抵抗素子にも同様に適用できる。
１ Ｎ型シリコン基板、２ａ，２ｂ 素子分離領域、３ Ｐ−型拡散層、４ Ｐ＋型拡散層、５ シリサイドブロック層、５ａ，５ｂ 開口部、６，１０ チタン層、７ａ，７ｂ，１１ａ，１１ｂ チタンシリサイド層、８ 絶縁膜、９ａ，９ｂ 金属配線層
Claims (5)
- 第１の導電型の半導体基板と、
前記半導体基板上に形成された前記第１の導電型とは異なる第２の導電型の高濃度拡散層と、
前記高濃度拡散層と前記半導体基板との間に形成された前記第２の導電型の低濃度拡散層と、
前記低濃度拡散層上に形成され、金属シリサイドの形成を阻止する金属シリサイドブロック層と、
前記低濃度拡散層上を除き、前記高濃度拡散層上に形成された金属シリサイド層と、を有することを特徴とする半導体装置。 - 第１の導電型の半導体基板と、
前記半導体基板上に形成された前記第１の導電型とは異なる第２の導電型の高濃度拡散層と、
前記高濃度拡散層と前記半導体基板との間に形成された前記第２の導電型の低濃度拡散層と、
前記低濃度拡散層上を除き、前記高濃度拡散層上に形成された金属シリサイド層と、を有することを特徴とする半導体装置。 - 第１の導電型の半導体基板上に前記第１の導電型とは異なる第２の導電型の低濃度拡散層を形成する工程と、
前記低濃度拡散層の内側に前記低濃度拡散層よりも浅く前記第２の導電型の高濃度拡散層を形成する工程と、
全面にシリサイドブロック層を形成する工程と、
前記高濃度拡散層上の前記シリサイドブロック層を選択的に除去して、前記高濃度拡散層の少なくとも一部を露出させる工程と、
全面に金属層を被着する工程と、
熱処理により前記高濃度拡散層と接触した前記金属層を反応させてシリサイド化し、前記高濃度拡散層上に金属シリサイド層を形成する工程と、
前記シリサイドブロック層上のシリサイド化していない前記金属層を選択的に除去する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記シリサイドブロック層は、シリコン酸化膜から成ること特徴とする請求項３に記載の半導体装置の製造方法。
- 第１の導電型の半導体基板上に前記第１の導電型とは異なる第２の導電型の低濃度拡散層を形成する工程と、
前記低濃度拡散層の内側に前記低濃度拡散層よりも浅く前記第２の導電型の高濃度拡散層を形成する工程と、
前記高濃度拡散層上に選択的に金属層を形成する工程と、
熱処理により前記高濃度拡散層と接触した前記金属層を反応させてシリサイド化し、前記高濃度拡散層上に金属シリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003425379A JP2005183827A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその製造方法 |
| CNA2004100882234A CN1638150A (zh) | 2003-12-22 | 2004-10-21 | 半导体装置及其制造方法 |
| TW093137593A TW200522375A (en) | 2003-12-22 | 2004-12-06 | Semiconductor device and method of the same |
| KR1020040109202A KR100627767B1 (ko) | 2003-12-22 | 2004-12-21 | 반도체 장치 및 그 제조 방법 |
| US11/019,105 US20050161767A1 (en) | 2003-12-22 | 2004-12-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003425379A JP2005183827A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005183827A true JP2005183827A (ja) | 2005-07-07 |
Family
ID=34785276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003425379A Withdrawn JP2005183827A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050161767A1 (ja) |
| JP (1) | JP2005183827A (ja) |
| KR (1) | KR100627767B1 (ja) |
| CN (1) | CN1638150A (ja) |
| TW (1) | TW200522375A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US8492801B2 (en) * | 2007-05-11 | 2013-07-23 | System General Corp. | Semiconductor structure with high breakdown voltage and resistance |
| CN101196955B (zh) * | 2007-12-26 | 2012-05-23 | 上海宏力半导体制造有限公司 | 用于增加sab ph制程冗余度的方法以及系统 |
| US8486796B2 (en) * | 2010-11-19 | 2013-07-16 | International Business Machines Corporation | Thin film resistors and methods of manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227327A (en) * | 1989-11-10 | 1993-07-13 | Seiko Epson Corporation | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits |
| US5134088A (en) * | 1990-04-27 | 1992-07-28 | Digital Equipment Corporation | Precision resistor in self-aligned silicided mos process |
| JP3297784B2 (ja) * | 1994-09-29 | 2002-07-02 | ソニー株式会社 | 拡散層抵抗の形成方法 |
| US6984869B2 (en) * | 2003-12-08 | 2006-01-10 | Lsi Logic Corporation | High performance diode implanted voltage controlled p-type diffusion resistor |
-
2003
- 2003-12-22 JP JP2003425379A patent/JP2005183827A/ja not_active Withdrawn
-
2004
- 2004-10-21 CN CNA2004100882234A patent/CN1638150A/zh active Pending
- 2004-12-06 TW TW093137593A patent/TW200522375A/zh unknown
- 2004-12-21 KR KR1020040109202A patent/KR100627767B1/ko not_active IP Right Cessation
- 2004-12-22 US US11/019,105 patent/US20050161767A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1638150A (zh) | 2005-07-13 |
| US20050161767A1 (en) | 2005-07-28 |
| KR100627767B1 (ko) | 2006-09-25 |
| KR20050063703A (ko) | 2005-06-28 |
| TW200522375A (en) | 2005-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223999B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2002141420A (ja) | 半導体装置及びその製造方法 | |
| US6720226B2 (en) | Semiconductor device and method for facticating the same | |
| KR100676347B1 (ko) | 에미터-베이스 접합이 보호된 바이폴라 접합 트랜지스터를포함하는 반도체 장치 | |
| JP2007165558A (ja) | 半導体装置およびその製造方法 | |
| US6774441B2 (en) | Semiconductor device having an MIS transistor | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| JP2007012824A (ja) | 半導体装置、及びその製造方法 | |
| JP2005183827A (ja) | 半導体装置及びその製造方法 | |
| KR19990065891A (ko) | 통합 반도체 소자의 제조방법 | |
| JP2006253499A (ja) | 半導体装置およびその製造方法 | |
| JP2007287813A (ja) | 半導体装置およびその製造方法 | |
| JP2002353330A (ja) | 半導体装置及びその製造方法 | |
| JP2006310524A (ja) | 半導体装置およびその製造方法 | |
| JP2006186180A (ja) | 半導体装置およびその製造方法 | |
| JP2010067912A (ja) | 半導体装置及びその製造方法 | |
| JP5096055B2 (ja) | Ｃｍｏｓ型半導体集積回路の製造方法 | |
| KR100552859B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1168094A (ja) | 半導体集積回路装置の製造方法 | |
| JP2967754B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007184387A (ja) | 半導体装置およびその製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| KR100678296B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006080218A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100565452B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070306 |